CN103427663A - 功率变换器和矩阵变换器 - Google Patents

功率变换器和矩阵变换器 Download PDF

Info

Publication number
CN103427663A
CN103427663A CN2013101855905A CN201310185590A CN103427663A CN 103427663 A CN103427663 A CN 103427663A CN 2013101855905 A CN2013101855905 A CN 2013101855905A CN 201310185590 A CN201310185590 A CN 201310185590A CN 103427663 A CN103427663 A CN 103427663A
Authority
CN
China
Prior art keywords
driver
receiver
circuit
power transistor
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101855905A
Other languages
English (en)
Other versions
CN103427663B (zh
Inventor
归山隼一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103427663A publication Critical patent/CN103427663A/zh
Application granted granted Critical
Publication of CN103427663B publication Critical patent/CN103427663B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/297—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal for conversion of frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Ac-Ac Conversion (AREA)

Abstract

本公开提出了一种功率变换器和矩阵变换器。本公开减少了用于功率变换器的IC的数目。功率变换器包括n个功率晶体管和驱动器IC，每个功率晶体管具有连接至公用线的发射极端子或者源极端子。驱动器IC的每一个都包括n个预驱动器和接收器电路，所述n个预驱动器驱动相应的n个功率晶体管，并且所述接收器电路与所述n个预驱动器单片集成。接收器电路通过AC耦合与发射器电路耦合，并且响应于从所述发射器电路接收的信号输出控制所述n个预驱动器的控制信号。

Description

功率变换器和矩阵变换器
相关申请的交叉引用
包括说明书、附图和摘要的于2012年5月16日提交的日本专利申请No.2012-112709的公开内容通过引用整体结合于此。
技术领域
本发明涉及功率变换器，并且更具体地涉及用于驱动功率变换器中的功率晶体管的驱动电路组的配置。
背景技术
在矩阵变换器、逆变器和其他功率变换器中，存在频繁使用的功率晶体管(例如，IGBT(隔离栅双极晶体管)、或者MOSFET(金属氧化物半导体场效应晶体管)，其可以传导大电流并阻隔高电压。在功率变换器中，预驱动器通常用于驱动每个功率晶体管的栅极端子。用于控制功率晶体管的导通/断开操作的信号从控制电路供应给预驱动器，并且预驱动器响应于控制信号驱动功率晶体管的栅极端子。
如普通技术人员众所周知的，在用于驱动功率晶体管的预驱动器和控制电路之间需要获得电气隔离，也就是说电路接地需要彼此之间分离。用于使预驱动器和控制电路彼此隔离的最典型的技术是使用光耦合器。由于光耦合器将信号作为光信号(不是电信号)传输，预驱动器和控制电路可以借助于光耦合器彼此电气隔离。
然而，因为光耦合器需要通道之间的光隔离，很难将光耦合器的几个通道集成至IC(集成电路)中。因此，光耦合器的使用使得用于功率变换器的IC的数目增加。例如，在使用一对功率晶体管作为双向开关的三相矩阵变换器中，提供18个功率晶体管。在三相矩阵变换器中，需要18个光耦合器和18个预驱动器IC。由于用于电源的IC的数目增加更多，所以安装面积增加更多，并且成本也增加更多。
同时，已知一种技术，其中为了使预驱动器和控制电路彼此电气隔离的目的，用脉冲变压器代替光耦合器(例如，参考日本未经审查专利申请公开No.2009-219294)。同时，日本未经审查专利申请公开No.2010-263671公开了一种技术，其中用安装在印刷电路板上的一对线圈代替脉冲变压器。进一步地，日本未经审查专利申请公开No.Hei5(1993)-344751公开了一种技术，其中为了减少电源的数目，将脉冲变压器用于上臂的功率晶体管，然而没有将脉冲变压器用于下臂的功率晶体管。
然而，这些技术不足以克服用于功率变换器的IC数目增加这种问题。
发明内容
因此，相关技术受到用于功率变换器的IC数目增加这种问题的影响。
从本说明书的描述和附图中，其它问题和新颖特征将变得显而易见。
根据本发明的一个方面，功率变换器包括n个功率晶体管和驱动器，功率晶体管各自具有连接到公用线的发射极端子或者源极端子。驱动器包括n个预驱动器和接收器，预驱动器驱动相应的n个功率晶体管，接收器与n个预驱动器单片集成。接收器通过AC耦合与发射器耦合，并且响应于从发射器接收的传输信号输出控制n个预驱动器的控制信号。
根据本发明的另一个方面，驱动器包括n个预驱动器和接收器，n个预驱动器驱动相应的n个功率晶体管，每个功率晶体管具有连接到公用线的发射极端子或者源极端子，接收器与n个预驱动器单片集成。接收器通过AC耦合与发射器耦合，并且响应于从发射器接收的传输信号生成控制n个预驱动器的控制信号。
根据本发明的上述方面，可以减少用于功率变换器的IC的数目。
附图说明
图1是根据第一实施例图示被配置为矩阵变换器的功率变换器的配置的电路图；
图2是图示图1的矩阵变换器中的驱动器IC的配置的方框图；
图3是图示图1的矩阵变换器中的驱动器IC的配置的方框图；
图4是根据第一实施例图示矩阵变换器的另一配置的电路图；
图5是根据第二实施例图示功率变换器中的驱动器IC的配置的方框图；
图6是根据第三实施例概念地图示功率变换器中的驱动器IC的配置的透视图；
图7A是根据第三实施例图示功率变换器中的驱动器IC的配置的方框图；
图7B是根据第三实施例图示功率变换器中的驱动器IC的另一配置的方框图；
图7C是图示图7B中的驱动器IC的操作的定时图；
图8是根据第三实施例图示功率变换器中的驱动器IC的又一配置的方框图；
图9是根据第四实施例图示功率变换器中的驱动器IC的配置的方框图；
图10是概念地图示上述实施例的修改的示例中的驱动器IC的配置的透视图；
图11A是根据第五实施例概念地图示功率变换器中的驱动器IC的配置的透视图；
图11B是根据第五实施例概念地图示功率变换器中的驱动器IC的配置的横截面视图；
图12是根据第五实施例概念地图示功率变换器中的驱动器IC的另一配置的横截面视图；
图13是根据第六实施例图示功率变换器中的驱动器IC的配置的平面图；
图14是图示在一个实施例中被配置为逆变器的功率变换器的配置的电路图；
图15是图示在一个实施例中被配置为多电平逆变器的功率变换器的配置的电路图；以及
图16是图示在一个实施例中被配置为同步整流器电路的功率变换器的配置的电路图。
具体实施方式
在根据这个实施例的功率变换器中，n个功率晶体管(例如，IGBT或者MOSFET)由一个驱动器IC驱动，每个功率晶体管具有连接到公用线的发射极端子或者源极端子。驱动器IC与n个预驱动器和隔离器集成，隔离器借助于AC耦合(电感器耦合或者电容器耦合)传输信号。在IC中，用于AC耦合的所占据的面积(片上电感器或者电容器)比用于光隔离通道所占据面积小得多。因此，片上AC耦合设备使得可能将多个隔离通道集成到单个IC芯片中，并且其更适合于矩阵变换器或者采用许多功率晶体管的其它功率变换器。n个预驱动器由隔离器与驱动器IC的输入端隔离。
在驱动器IC中，隔离器的发射器和接收器可以与分开的半导体衬底集成。在这种情况下，发射器与第一半导体衬底集成，并且接收器和n个预驱动器与第二半导体衬底单片集成。应该注意这样的配置，其中n个预驱动器和隔离器的接收器可以与同一半导体衬底集成，因为使用AC耦合的隔离器可以通过CMOS过程形成。在这种情况下，第一半导体衬底的电路接地和第二半导体衬底的电路接地彼此电气隔离。n个功率晶体管的每个发射极端子(当IGBT用作功率晶体管时)或者每个源极端子(当MOSFET用作功率晶体管时)连接至第二半导体衬底的电路接地。
同时，发射器、接收器与n个预驱动器可以与同一半导体衬底单片集成。在这种情况下，为了将电路接地彼此分开，与发射器集成的第一半导体区域和与接收器和n个预驱动器集成的第二半导体区域彼此隔离。n个功率晶体管的每个发射极端子或者每个源极端子连接至第二半导体区域的电路接地。
根据这样配置的功率变换器，功率晶体管可以由较少数目的驱动器IC驱动，并且可以有效降低成本。更详细地，在N输入M输出功率变换器中，每个功率晶体管的发射极端子或者源极端子连接至N个输入或者M个输出中的任何一个。因此，发射极电势或者源极电势的数目是N+M。更详细地，存在具有相应的发射极电势或者源极电势VX1、VX2、...、VXN的M个功率晶体管和具有相应的发射极电势或者源极电势VY1、VY2、...、VYM的N个功率晶体管。因此，具有N个输出的M个驱动器IC和具有M个输出的N个驱动器IC可以驱动功率变换器中包括的功率晶体管。
例如，在N输入M输出矩阵变换器中，提供N×M×2个功率晶体管作为双向开关。当M×N×2个功率晶体管由被光耦合器彼此隔离的预驱动器驱动时，需要N×M×2个光耦合器和N×M×2个预驱动器IC。这是因为通道之间需要光隔离，因此导致较低的集成度并阻止将多个隔离通道集成到单个芯片中。另一方面，在根据这个实施例的功率变换器的配置中，M×N×2个功率晶体管可以由N+M个驱动器IC驱动。在更详细的示例中，对于具有三个输入和三个输出的三相矩阵变换器，提供18个功率变换器。在这种情况下，在使用由光耦合器彼此隔离的预驱动器的功率变换器的配置中，需要18个光耦合器和18个预驱动器IC。另一方面，在根据这个实施例的功率变换器的配置中，18个功率晶体管可以由6(＝3+3)个驱动器IC驱动。
在下文中，将详细描述上述功率变换器的各种实施例。
第一实施例
图1是根据第一实施例图示功率变换器的配置的电路图。根据第一实施例的功率变换器被配置为三相矩阵变换器1，其输入和输出都是三相AC。三相矩阵变换器1包括晶体管矩阵2。晶体管矩阵2包括用于在输入和输出之间实施变换的功率晶体管5、6，分别连接至U相位、V相位和W相位输入的输入线7U、7V、7W，以及分别连接至U相位、V相位和W相位输出的输出线8U、8V、8W。在图1中，实施从j相位输入到k相位输出的变换的功率晶体管由符号5jk指示，并且实施从k相位输出到j相位输入的变换的功率晶体管由符号6jk指示。在这个示例中，j是U、V和W中的任何一个，并且k是U、V和W种的任何一个。例如，功率晶体管5UV是实施从U相位输入到V相位输出的变换的功率晶体管，并且功率晶体管6UV是实施从V相位输出到U相位输入的变换的功率晶体管。在这个实施例中，晶体管矩阵2具有18个功率晶体管。在这个实施例中，IGBT用作功率晶体管5和6。
可以用三相电压和三相电流中的任何一个施加或供应输入线7U、7V和7W。当施加三相电压于输入线7U、7V和7W时(也就是说，当分别施加U相电压、V相电压和W相电压到输入线7U、7V和7W时)，三相矩阵变换器1作用为电压类型矩阵变换器。同样，当将三相电流供应至输入线7U、7V和7W时，三相矩阵变换器1作用为电流类型矩阵变换器。
三相矩阵变换器1进一步包括六个驱动器IC3U、3V、3W、4U、4V和4W。这六个驱动器IC驱动上述18个功率晶体管5和6。也就是说，在这个实施例中，相应的驱动器IC(3、4)被配置为驱动这三个功率晶体管(5、6)的栅极端子。详细地，将控制信号SOUj、SOVj和SOWj供应到驱动器IC3j，并且分别响应于控制信号SOUj、SOVj和SOWj驱动功率晶体管5Uj、5Vj和5Wj的栅极端子。在这个示例中，j是U、V和W中的任何一个。同样，将控制信号SIkU、S1kV和SIkW供应到驱动器IC4k，并且响应于控制信号SIkU、SIkV和SIkW驱动功率晶体管6kU、6kV和6kW的栅极端子。
注意这样的配置，其中每个驱动器IC驱动三个功率晶体管的栅极端子，这三个功率晶体管的每一个都具有连接至同一线(公用线)的发射极。例如，驱动器IC3U驱动三个功率晶体管5UU、5VU和5WU，这三个功率晶体管中的每一个都具有共同连接至输入线8U的发射极。同样，驱动器IC4U驱动三个功率晶体管6kU、6kV和6kW，这三个功率晶体管中的每一个都具有共同连接至输入线7U的发射极。
每个驱动器IC3U、3V、3W、4U、4V、4W包括隔离器11和三个预驱动器12。在图2中，隔离器11具有将供给至其的控制信号传输至对应的预驱动器12而同时使输入和输出彼此电气隔离的功能。例如，驱动器IC3U的隔离器11将控制信号SOUU、SOVU和SOWU传输至预驱动器12以用于分别驱动功率晶体管5UU、5VU和5WU。每个预驱动器12响应于供给至其的控制信号驱动对应的功率晶体管的栅极端子。
图2是根据第一实施例图示驱动器IC3j(j是U、V和W中的任何一个)的配置的方框图。如图2中所图示的，隔离器11包括发射器电路13、线圈14a、14b以及接收器电路15。线圈14a、14b配置AC耦合(图2中的电感器耦合)，并且从每个发射器电路13传输信号至每个接收器电路15，同时借助于AC耦合隔离发射器电路13和接收器电路15。也就是说，一对发射器电路13和接收器电路15通过线圈14a和14b配置通信链路。从控制电路10供应至发射器电路13的控制信号SOUj、SOVj和SOWj分别通过发射器电路13、线圈14a、14b以及接收器电路15被传输至预驱动器12U、12V和12W。在这个示例中，预驱动器12U、12V和12W被配置为分别驱动功率晶体管5Uj、5Vj和5Wj。注意这样的配置，其中功率晶体管5Uj、5Vj和5Wj的发射极共同连接至输出线8j。
在这个实施例中，配置相应的驱动器IC3j的电路组集成至第一半导体衬底16和第二半导体衬底17的两个半导体衬底中。更具体地，在这个实施例中，发射器电路13和线圈14a、14b集成在第一半导体衬底16上，并且接收器电路15和预驱动器12U、12V、12W集成在第二半导体衬底17上。第一半导体衬底16和第二半导体衬底17集成至同一封装中。向控制电路10和第一半导体衬底16施加来自同一电源18的电源电压VDD1，并且向第二半导体衬底17施加来自电源19的电源电压VDD2。
另一方面，控制电路10和第一半导体衬底16上的相应的电路的电路接地GND1和第二半导体衬底17上的相应的电路的电路接地GND2彼此电气隔离。此外，第二半导体衬底17的电路接地GND2连接至输出线8j。注意这样的配置，其中利用上述配置，功率晶体管5Uj、5Vj和5Wj(由在第二半导体衬底17上集成的预驱动器12U、12V和12W驱动)的发射极共同连接至第二半导体衬底17的电路接地GND2。作为结果，从预驱动器12U、12V和12W施加到功率晶体管5Uj、5Vj和5Wj的栅极端子的驱动电压与功率晶体管5Uj、5Vj和5Wj的发射极和栅极之间的电压匹配。这意味着可以根据被施加到其栅极端子的驱动电压安全地控制功率晶体管5Uj、5Vj和5Wj的导通/关断操作。
如图3中所图示的，驱动器IC4k(k是U、V和W中的任何一个)在配置上与驱动器IC3j相同，除了将要输入的控制信号和由预驱动器12U、12V和12W输出的驱动电压的输出目标不同于驱动器IC3j中的。类似地，驱动器IC4k具有两个半导体衬底(第一半导体衬底16和第二半导体衬底17)。发射器电路13和线圈14a、14b集成在第一半导体衬底16上，并且接收器电路15和预驱动器12U、12V、12W集成在第二半导体衬底17上。预驱动器12U、12V和12W分别驱动功率晶体管6kj、6kV和6kW的栅极端子。注意这样的配置，其中功率晶体管6kj、6kV和6kW的发射极共同连接至输入线7k，并且输入线7k连接至第二半导体衬底17的电路接地GND2。
在根据这个实施例的矩阵变换器1中，各自具有共同连接至输出线8j的发射极端子的功率晶体管5Uj、5Vj和5Wj由被集成至驱动器IC3j中的预驱动器12驱动。同样，各自具有共同连接至输入线7k的发射极端子的功率晶体管6kU、6kV和6kW由被集成至驱动器IC4k中的预驱动器12驱动。利用上述配置，在根据这个实施例的矩阵变换器1中，18个功率晶体管(5、6)可以由六个驱动器IC(3、4)驱动。在使用光耦合器的配置中，从为了驱动18个功率晶体管的目的需要18个光耦合器和18个预驱动器IC的角度，容易理解根据这个实施例的三相矩阵变换器1的优势。
矩阵变换器1的输入的数目和/或输出的数目可以多种变化。在这个情况中，如上所述，在N输入M输出的矩阵变换器中，矩阵变换器的功率晶体管可以由(M+N)个驱动器IC驱动。例如，如图4中所图示的，3输入2输出的矩阵变换器1A包括12(＝3×2×2)个功率晶体管(5、6)。这12个功率晶体管由5(＝3+2)个驱动器IC(3、4)驱动。驱动器IC3j驱动各自具有共同连接至输出线8j的发射极端子的功率晶体管5Uj、5Vj和5Wj，并且驱动器IC4k驱动具有共同连接至输入线7k的发射极端子的功率晶体管6kU和6kV。
第二实施例
图5是根据第二实施例图示功率变换器中的驱动器IC3j的配置的方框图。在这个实施例中，保护电路22附加地集成至第二半导体衬底17上，在第二半导体衬底17上集成驱动功率晶体管5Uj、5Vj和5Wj的预驱动器12U、12V和12W。保护电路22具有防止功率晶体管5Uj、5Vj和5Wj中的两个同时接通的功能。
详细地，保护电路22连接在接收器电路15U、15V、15W和预驱动器12U、12V、12W之间。在这个示例中，接收器电路15U、15V和15W被配置为通过发射器电路13和线圈14a、14b接收用于控制功率晶体管5Uj的控制信号SOUj。在这个示例中，当导通功率晶体管5Uj、5Vj和5Wj时，分别生成控制信号SOUj、SOVj和SOWj为值“1”，并且当关断功率晶体管5Uj、5Vj和5Wj时，分别生成控制信号SOUj、SOVj和SOWj为值“0”。保护电路22具有三个与门23U、23V和23W。与门23U的三个输入接收接收器电路15U的输出信号以及接收器电路15V和15W的输出信号的反相信号。与门23V的三个输入接收接收器电路15V的输出信号以及接收器电路15W和15U的输出信号的反相信号。进一步地，与门23W的三个输入接收接收器电路15W的输出信号以及接收器电路15U和15V的输出信号的反相信号。
在这样配置的保护电路22中，仅当控制信号SOUj是“1”并且控制信号SOVj和SOWj是“0”时预驱动器12U的输入变为“1”。因此，仅当功率晶体管5Vj和5Wj关断时功率晶体管5Uj导通。同样，仅当控制信号SOVj是“1”并且控制信号SOWj和SOUj是“0”时预驱动器12V的输入变为“1”，并且仅当控制信号SOWj是“1”并且控制信号SOUj和SOVj是“0”时预驱动器12W的输入变为“1”。因此，仅当功率晶体管5Uj、5Vj和5Wj的另两个功率晶体管关断时，一个功率晶体管才导通，从而实现保护功能。注意这样的事实，可以实现保护电路22的上述保护功能，因为预驱动器12U、12V和12W被集成至同一半导体衬底(第二半导体衬底17)上。
类似地，在驱动功率晶体管6kU、6kV和6kW的驱动器IC4k中，保护电路22被集成至第二半导体衬底17上，从而实现相同的保护功能。同样，在这种情况中，仅当功率晶体管6kU、6kV和6kW的另外两个功率晶体管关断时，一个功率晶体管导通。
第三实施例
图6是根据第三实施例图示功率变换器中的驱动器IC3j的配置的示意图。图7A是图示驱动器IC3j的配置的方框图。在第一和第二实施例中，由发射器电路13、线圈14a、14b和接收器电路15配置的通信链路的数目与将由相应的驱动器IC(3、4)驱动的功率晶体管(5、6)的数目相同。然而，通常，因为使用线圈的通信链路在半导体衬底上占用大面积(通常100平方μm或更多)，所以在这个配置中增加第一半导体衬底16(或者第二半导体衬底17)的面积。
为了处理这个问题，在根据第三实施例的驱动器IC3j和4k中，并-串转换电路和串-并转换电路用于减少在相应的驱动器IC3j和4k中集成的通信链路的数目。
详细地，参考图6，除了发射器电路13和线圈14a、14b以外，输入逻辑电路21a集成至驱动器IC3j的第一半导体衬底16上。如图7A中所图示的，输入逻辑电路21a包括与门24U、24V、24W，用于确保死区时间的延迟电路25U、25V和25W以及并-串转换电路26。
与门24U、24V和24W配置这样的电路，如同第二实施例中的保护电路22，该电路用于防止与门24U、24V和24W中的两个或更多输出同时变为“1”。更详细地，与门24U的输入接收控制信号SOUj以及控制信号SOVj和控制信号SOWj的反相信号。同样，与门24V的输入接收控制信号SOVj以及控制信号SOWj和控制信号SOUj的反相信号。进一步地，与门24W的输入接收控制信号SOWj以及控制信号SOUj和控制信号SOVj的反相信号。这个示例中，当导通功率晶体管5Uj、5Vj和5Wj时，生成控制信号SOUj、SOVj和SOWj为值“1”，当关断功率晶体管5Uj、5Vj和5Wj时，生成控制信号SOUj、SOVj和SOWj为值“0”。与门24U、24V、24W的输出信号通过用于确保死区时间的延迟电路25U、25V和25W被供应至并-串转换电路26。将从与门24U、24V和24W供应至并-串转换电路26的信号是分别与控制信号SOUj、SOVj和SOWj对应的信号，并且用作用于分别控制功率晶体管5Uj、5Vj和5Wj的导通/关断操作的控制信号。
并-串转换电路26使从与门24U、24V和24W接收的控制信号经历并-串转换以生成串行控制信号，并且将串行控制信号传输至隔离器11的发射器电路13。发射器电路将经历并-串转换的控制信号通过由线圈14a和14b配置的AC耦合(电感器耦合)传输至在第二半导体衬底17上集成的接收器电路15。
除了接收器电路15和预驱动器12U、12V和12W，在第二半导体衬底17上逐渐集成输出逻辑电路21b。输出逻辑电路21b包括串-并转换电路27和与门28U、28V、28W。串-并转换电路27使由接收器电路15接收的串行控制信号经历串-并转换以恢复用于控制功率晶体管5Uj、5Vj和5Wj的导通/关断操作的控制信号。在这种情况中，串-并转换电路27将与控制信号SOUj、SOVj和SOWj对应的信号分别输出至与门28U、28V和28W。
与门28U、28V和28W配置这样的电路，如同第二实施例中的保护电路22，该电路用于防止功率晶体管5Uj、5Vj和5Wj中的两个或更多同时导通。更详细地，与门28U的输入接收与从串-并转换电路27接收的控制信号SOUj相对应的控制信号，并且也接收预驱动器12V和12W的输出信号的反相信号。同样，与门28V的输入接收与从串-并转换电路27接收的控制信号SOVj相对应的控制信号，并且也接收预驱动器12W和12U的输出信号的反相信号。进一步地，与门28W的输入接收与从串-并转换电路27接收的控制信号SOWj相对应的控制信号，并且也接收预驱动器12U和12V的输出信号的反相信号。与门28U、28V和28W的输出信号被分别供应至预驱动器12U、12V和12W，并且使用与门28U、28V和28W的输出信号作为用于控制功率晶体管5Uj、5Vj和5Wj的导通/关断操作的控制信号。
如上所述，在这个实施例中，并-串转换电路26和串-并转换电路27被集成至驱动器IC3j中以减少通信链路(由发射器电路13、线圈14a、14b和接收器电路15配置)的数目。利用这个配置，有效地减少了第一半导体衬底16的面积。
同样，在驱动功率晶体管6kU、6kV和6kW的驱动器IC4k中，输入逻辑电路21a和输出逻辑电路21b(分别包括并-串转换电路26和串-并转换电路27)被集成在一起以实现相同功能。
在使用并-串转换电路26和串-并转换电路27的这个实施例中，出现这种问题，该问题为供应至预驱动器12U、12V和12W的控制信号的延迟彼此不同。例如，考虑这样的情形，其中首先将供应至预驱动器12U的控制信号从并-串转换电路26传输到串-并转换电路27，然后传输将供给至预驱动器12V的控制信号，并且最后传输将供给至预驱动器12W的控制信号。在这种情况中，将供给至预驱动器12U的控制信号的延迟变得较小，而将供给至预驱动器12W的控制信号的延迟变得较大。这可能引起这种问题，即相应的U相位、V相位和W相位之间的相位差没有保持在120°。
为了处理上述问题，如图7B中所图示的，可以提供延迟电路29U、29V和29W至串-并转换电路27的输出。根据将控制信号传输至预驱动器12U、12V和12W的序列确定延迟电路29U、29V和29W的延迟时间τ1、τ2和τ3。例如，考虑这样的情形，其中首先将待供应至预驱动器12U的控制信号从并-串转换电路26供应到串-并转换电路27，然后传输将供应至预驱动器12V的控制信号，并且最后传输将供应至预驱动器12W的控制信号。在这种情况中，将延迟电路29U的延迟时间τ1、τ2和τ3设置为满足关系τ1＞τ2＞τ3。
图7C是图示图7B中的配置的驱动器IC3j的操作的时间图。图7C图示延迟电路25U、25V和25W的输出信号SPIN U、SPIN V和SPIN W、待从并-串转换电路26传输到串-并转换电路27的传输信号SSERIAL、延迟电路29U、29V和29W的输入信号、延迟电路29U、29V和29W的输出信号SPOUT U、SPOUT V和SPOUT W的波形的示例。
一旦检测到延迟电路25U、25V和25W的输出信号SPIN U、SPIN V和SPIN W的任何一个的上升沿或者下降沿，并-串转换电路26就使延迟电路25U、25V和25W的输出信号SPIN U、SPIN V和SPIN W的值在上升沿之后立即受到并-串转换以生成输出信号传输信号SSERIAL，并且并-串转换电路26将传输信号SSERIAL传输至串-并转换电路27。在这个示例中，在图7C中图示的传输信号SSERIAL的波形中，符号“U”指示延迟电路25U的输出信号SPIN U的值，符号“V”指示延迟电路25V的输出信号SPIN V的值，并且符号“W”指示延迟电路25W的输出信号SPIN W的值。在这个实施例中，将延迟电路25U、25V和25W的输出信号SPIN U、SPIN V和SPIN W以规定的顺序传输至串-并转换电路27。
串-并转换电路27使从并-串转换电路26接收的信号受到串-并转换。在这个情况下，在串-并转换电路27的输出信号中(也就是说，延迟电路29U、29V和29W的输入信号)，在相应的U相位、V相位和W相位之间的延迟是不同的。从延迟电路25U的输出信号SPIN U上升到延迟电路29U的输入信号上升为止的延迟时间是最短的，从延迟电路25V的输出信号SPIN V上升到延迟电路29V的输入信号上升为止的延迟时间是第二短的，并且从延迟电路25W的输出信号SPIN W上升到延迟电路29W的输入信号上升为止的延迟时间最长。
在图7B的电路配置中，消除了相应的U相位、V相位和W相位之间的延迟的差异。详细地，调节延迟电路29U、29V和29W的延迟时间τ1、τ2和τ3，从而使得从延迟电路25U、25V和25W的相应的输出信号SPIN U、SPIN V和SPIN W的上升沿到延迟电路29U、29V和29W的相应的输出信号SPOUT U、SPOUT V和SPOUT W的上升沿为止的延迟时间tPD彼此相同。这消除了将供应至预驱动器12U、12V和12W的控制信号的延迟彼此不同的问题。
同时，在这个实施例中，借助于由线圈14a、14b配置的电感器耦合将控制信号从发射器电路13传送到接收器电路15。备选地，可以借助于电容器耦合代替电感器耦合传送控制信号。在这种情形中，如图8中所图示的，发射器电路13和接收器电路15通过电容器14c和14d彼此连接。同样，在其他实施例(包括第一实施例和第二实施例)中，可以借助于电容器耦合代替电感器耦合传送控制信号。
第四实施例
图9是根据第四实施例图示与功率变换器中的一个驱动器IC3j相对应的一部分的配置的方框图。在第一至第三实施例中，隔离器11被配置为将信号从第一半导体衬底16传输到第二半导体衬底17。另一方面，在第四实施例中，提供隔离器35以将信号从第二半导体衬底17传输到第一半导体衬底16以使得信号能够在第一半导体衬底16和第二半导体衬底17之间双向传输。详细地，隔离器35包括发射器电路36、线圈37a、37b和接收器电路38。发射器电路36集成在第二半导体衬底17上，并且线圈37a、37b和接收器电路38集成在第一半导体衬底16上。在这个实施例中，可以将信号从第二半导体衬底17传输到第一半导体衬底16。在这个实施例中，可以将信号从第二半导体衬底17传输到第一半导体衬底16。因为可以在CMOS工艺中形成使用AC耦合(电感器耦合或者电容器耦合)的隔离器11和35，所以可以以低成本实现使用多个通信链路的双向通信。
为了各种预期的目的可以使用将信号从第二半导体衬底17传输到第一半导体衬底16的功能。作为示例，这个实施例提供了这样的配置，其中检测到功率变换器的异常，并且将指示功率变换器的异常的故障信号SALM从第二半导体衬底17传送到第一半导体衬底16。
更具体地，功率晶体管5Uj、5Vj和5Wj的发射极端子被共同连接至节点N1，并且电阻性元件31被连接在节点N1和输出线8j之间。如后面将描述的，电阻性元件31用于检测在功率晶体管5Uj、5Vj和5Wj中的流动的电流的异常。当在功率晶体管5Uj、5Vj和5Wj中流动的电流过度上升时，由于跨电阻性元件31的电压降，节点N1的电势过度上升。因此，可以通过检测节点N1的电势监测在功率晶体管5Uj、5Vj和5Wj中流动的电流。
此外，提供了检测功率变换器的温度的温度传感器32。温度传感器32用于检测功率变换器的温度的异常上升。
进一步地，在第二半导体衬底17上集成故障检测器电路33和保护电路34。故障检测器电路33被配置为检测功率变换器的异常，并且在这个实施例中，故障检测器电路33包括比较器41、42和或门43。比较器41比较节点N1的电势与给定参考值，并且如果节点N1的电势高于参考值则将其输出设置至“1”。如果不是，比较器41将输出设置至“0”。比较器42比较由温度传感器32检测的温度与给定参考值，并且如果所检测的温度高于参考值则将其输出设置至“1”。如果不是，比较器42将输出设置至“0”。或门43输出指示比较器41和42的输出的或的信号。从或门43输出的信号被用作故障信号SALM。
当没有检测到异常时(在这个实施例中当故障信号SALM变为“1”时)，保护电路34具有使预驱动器12U、12V和12W的输出无效并且强制关断功率晶体管5Uj、5Vj和5Wj的功能。详细地，保护电路34提供了与门44U、44V和44W。与门44U接收故障信号SALM的反相信号和控制信号SOUj。同样，与门44V接收故障信号SALM的反相信号和控制信号SOVj，并且与门44W接收故障信号SALM的反相信号和控制信号SOWj。当故障信号SALM被设置为“1”时，不考虑控制信号SOUj、SOVj和SOWj，与门44U、44V和44W的输出变为“0”，并且全部功率晶体管5Uj、5Vj和5Wj导通。作为结果，保护根据这个实施例的功率变换器。
此外，通过由发射器电路36、线圈37a、37b和接收器电路38配置的通信链路将故障信号SALM从第二半导体衬底17传输至第一半导体衬底16。故障信号SALM从第一半导体衬底16输出，并且例如被传送至控制电路10。作为结果，根据这个实施例，控制电路10可以识别功率变换器的异常。
类似地，可以配置驱动功率晶体管6kU、6kV和6kW的驱动器IC4k，从而使得隔离器11可以在第一半导体衬底16和第二半导体衬底17之间双向传输信号。此外，驱动器IC4k可以被配置为借助于故障检测器电路33和保护电路34实现保护功能，并且驱动器IC4k也将故障信号SALM从第二半导体衬底17传输至第一半导体衬底16以从第一半导体衬底16向外部输出故障信号SALM。
在上述实施例中，在第一半导体衬底16上集成线圈14a和14b。备选地，可以在第二半导体衬底17上集成线圈14a和14b。同样，如图10中所图示的，可以在第一半导体衬底16上集成发射器电路13和线圈14a，并且可以在第二半导体衬底17上集成线圈14b、接收器电路15和预驱动器12。
第五实施例
图11A是根据第五实施例概念上图示功率变换器中的驱动器IC3j的配置的透视图。图11B是概念上图示驱动器IC3j的配置的横截面视图。在这个实施例中，发射器电路13、线圈14a、14b、接收器电路15和预驱动器12被单片集成(也就是说，集成至同一芯片)。为了实现上述配置，在这个实施例中，使用SOI(绝缘体上的半导体)技术。
如图11B中详细说明的，在SOI衬底50的内部中形成埋入的绝缘层51，并且SOI衬底50比埋入的绝缘层51更接近SOI衬底50的表面的部分被用作第一半导体区域52和第二半导体区域53。第一半导体区域52和第二半导体区域53由用绝缘体(例如，二氧化硅或者氮化硅)制成的STI(浅槽隔离)区域54彼此电气隔离，该STI区域从SOI衬底50的表面到达埋入的隔离层51。
在这个实施例中，在第一半导体区域52中集成输入焊盘(inputpad)55和发射器电路13。输入焊盘55连接至发射器电路13的输入，并且将用于控制功率晶体管5Uj、5Vj和5Wj的控制信号SOUj、SOVj和SOWj从输入焊盘55供应至发射器电路13。发射器电路13通过线圈14a和14b将相应的控制信号SOUj、SOVj和SOWj传输至接收器电路15。
在第二半导体区域53中集成线圈14a、14b、接收器电路15、预驱动器12和输出焊盘56。接收器电路15通过线圈14a和14b将从发射器电路13接收的控制信号SOUj、SOVj和SOWj传输至预驱动器12。预驱动器12响应于控制信号SOUj、SOVj和SOWj驱动功率晶体管5Uj、5Vj和5Wj的栅极。
在第五实施例中，在第一半导体区域52中集成接收器电路15，并且在与第一半导体区域52电气隔离的第二半导体区域53中集成接收器电路15和预驱动器12。利用上述配置，预驱动器12与驱动器IC3j的输入端(也就是说，输入焊盘55)隔离。在如此配置的第五实施例中，由于每个驱动器IC3j中只集成单个芯片，所以这个配置在成本的减少中进一步有利。
图11A和11B图示了这样的配置，其中在第二半导体区域53中集成线圈14a和14b。备选地，如图12中所图示的，可以在第一半导体区域52中集成线圈14a和14b。
类似地，在驱动功率晶体管6kU、6kV和6kW的驱动器IC4k中，发射器电路13、线圈14a、14b、接收器电路15和预驱动器12可以被集成在同一SOI衬底50上。类似地，在这种情形中，在第一半导体区域52中集成发射器电路13，并且在与第一半导体区域52电气隔离的第二半导体区域53中集成接收器电路15和预驱动器12。
第六实施例
图13是根据本发明的第六实施例图示功率变换器中的驱动器IC60的配置的示意图。在根据第六实施例的驱动器IC60中，在单个SOI衬底50A上单片集成用于实现在图1的三相矩阵变换器1中使用的六个驱动器IC3U、3V、3W、4U、4V和4W的功能的电路组。
详细地，在这个实施例中，在SOI衬底50A上形成第一半导体区域52和六个第二半导体区域53。第一半导体区域52和六个第二半导体区域53通过STI区域54a彼此电气隔离。此外，邻近的第二半导体区域53通过STI区域54b彼此电气隔离。
在第一半导体区域52中集成用于实现在图1的三相矩阵变换器1中使用的第六驱动器IC3U、3V、3W、4U、4V和4W的第一半导体衬底16的功能的电路组。更具体地，在第一半导体区域52中，隔离器11中的发射器电路13和线圈14a、14b和输入焊盘组55A隔离。输入焊盘组55A的一个焊盘是用于将电源电压VDD1施加给第一半导体区域52中的每个电路的功率焊盘(power pad)。输入焊盘组55A的另一个焊盘是用于第一半导体区域52的电路接地GND1的接地焊盘(ground pad)。输入焊盘组55A的其它剩余焊盘是用于将用于控制功率晶体管5和6的控制信号供给至相应的发射器电路13的焊盘。
另一方面，在每个第二半导体区域53中集成用于实现用于在图1的三相矩阵变换器1中使用的驱动器IC3U、3V、3W、4U、4V和4W的第二半导体衬底17的功能的电路组。更具体地，在每个第二半导体区域53中集成接收器电路15、预驱动器12、输出焊盘56、功率焊盘57和接地焊盘58。接收器电路15接收来自相应的发射器电路13的控制信号，并且将控制信号供给至相应的预驱动器12。相应的预驱动器12的输出与输出焊盘56连接，并且相应的预驱动器12驱动连接至对应的输出焊盘56的功率晶体管5和6的栅极端子。电源电压VDD2从电源施加至功率焊盘57。
在每个第二半导体区域53中集成驱动功率晶体管5或者6的栅极端子的预驱动器12，其中功率晶体管5或者6各自具有连接至公用线(输入线7或者输出线8)的发射极端子。也就是说，在不同的STI区域54中集成驱动功率晶体管5或者6的栅极端子的预驱动器12，其中功率晶体管5或者6各自具有连接至不同线的发射极端。此外，每个第二半导体区域53中的接地焊盘58连接至输入线7U、7V、7W和输出线8U、8V、8W的对应的线。作为结果，第二半导体区域53中的每个电路的电路接地GND2与输入线7U、7V、7W和输出线8U、8V、8W的任何电势匹配。
利用上述配置，减少了电源中集成的芯片的数目，并且可以进一步减少成本。
在这个实施例中，同一SOI衬底50A中所集成的第二半导体区域53的数目不限制于六个。在同一SOI衬底50A上集成多个第二半导体区域53以获得通过减少芯片数目引起的优势。例如，可以在第一SOI衬底上集成驱动功率晶体管5的栅极端子的三个驱动器IC3U、3V和3W的功能，并且可以在第二SOI衬底上集成驱动功率晶体管6的栅极端子的三个驱动器IC4U、4V和4W。在这种情形中，在第一SOI衬底和第二SOI衬底的每一个上集成一个第一半导体区域52和三个第二半导体区域53。
在上述提到的实施例中，提供了从AC输入生成AC输出的矩阵变换器。除了矩阵变换器，本发明也可以被应用于功率变换器，例如从DC输入生成AC输出的逆变器或者从AC输入生成DC输出的同步整流器电路。
例如，图14图示了从两电平DC输入生成两相AC输出的逆变器1B的配置。图14中的逆变器1B包括晶体管矩阵2B。晶体管矩阵2B包括用于在输入和输入之间实施变换的功率晶体管5AU、5AV、6BU、6BV、将电压电平不同的DC输入供给于其的输入线7A、7B和连接至U相位和V相位输出的输出线8U、8V。输入线7A和7B分别具有DC电势VA和VB。同样，输出线8U和8V的电势被图示为VU和VV。功率晶体管5AU和5AV分别实施从输入线7A到输出线8U和8V的变换。另一方面，功率晶体管6BU和6BV分别实施从输出线8U和8V到输入线7B的变换。
在图14的逆变器1B中，不同的发射极电势的数目是三(VU、VV、VB)。与这些发射极电势一致，提供三个驱动器IC3U、3V和4B。详细地，驱动器IC3U驱动功率晶体管5AU的栅极端子，并且驱动器IC3V驱动功率晶体管5AV的栅极端子。驱动器IC4B驱动两个功率晶体管6BU和6BV的栅极端子，其中每个功率晶体管6BU和6BV具有共同连接至输入线7B的发射极端。
驱动器IC4B中的第二半导体衬底17的电路接地GND2连接至输入线7B，并且被维持在电势VB。另一方面，驱动器IC3U中的第二半导体衬底17的电路接地GND3连接至输出线8U，并且被设置为电势VU，并且驱动器IC3V中的第二半导体衬底17的电路接地GND4连接至输出线8V，并且被设置为电势VV。作为驱动器IC4B、驱动器IC3U和驱动器IC3V的电源电压VDD2、VDD3和VDD4，例如，分别施加比电路接地GND2、GND3和GND4高出电压Vdd的电压。
图15图示了从四电平DC输入生成三相AC输出的逆变器1C的配置。图15中的逆变器1C包括晶体管矩阵2C。晶体管矩阵2B包括用于在输入和输出之间实施变换的功率晶体管5、6；将电压电平不同的DC输入供给于其的输入线7A、7B、7C、7D；和分别连接至U相位、V相位和W相位输出的输出线8U、8V、8W。在图15中，实施从输入线7j到输出线8k的变换的功率晶体管由符号5jk指示，并且实施从输出线8k到输入线7j的变换的功率晶体管由符号6jk指示。在这个示例中，j是A、B、C和D中的任一个，并且k是U、V和W中的任一个。输入线7A和7B分别具有DC电势VA和VB。同时，输出线8U、8V和8W分别具有交替变化的电势VU、VV和VW。
在图15的逆变器1C中，不同的发射极电势的数目是五(VU、VV、VW、VC、VD)，并且与这些发射极电势一致，提供五个驱动器IC3U、3V、3W、4C、4D。详细地，驱动器IC3U驱动功率晶体管5AU和5BU的栅极，其中功率晶体管5AU和5BU各自都具有共同连接至输出线8U的发射极端子。驱动器IC3U中的第二半导体衬底17的电路接地GND2连接至输出线8U。同时，驱动器IC3V驱动功率晶体管5AV和5BV的栅极，其中功率晶体管5AV和5BV各自具有共同连接至输出线8V的发射极端子。驱动器IC3V中的第二半导体衬底17的电路接地GND2连接至输出线8V。同样，驱动器IC3W驱动功率晶体管5AW和5BW的栅极，其中功率晶体管5AW和5BW各自具有共同连接至输出线8W的发射极端子。驱动器IC3W中的第二半导体衬底17的电路接地GND2连接至输出线8W。
另一方面，驱动器IC4C驱动功率晶体管6CU、6CV和6CV的栅极，其中功率晶体管6CU、6CV和6CV的每一个都具有通常连接至输入线7C的发射极端。驱动器IC4C中的第二半导体衬底17的电路接地GND2连接至输入线7C。进一步地，驱动器IC4C驱动功率晶体管6DU、6DV和6DV的栅极，其中功率晶体管6DU、6DV和6DV各自具有共同连接至输入线7D的发射极端子。驱动器IC4D中的第二半导体衬底17的电路接地GND2连接至输入线7D。
图16图示了用于从两相AC输入生成两电平DC输出的同步整流器电路1D的配置。图16的同步整流器电路1D包括晶体管矩阵2D。晶体管矩阵2D包括用于在输入和输出之间实施变换的功率晶体管6AU、6AV、5UA、5UB；分别连接至U相位和V相位输入的输入线7U、7V；以及连接至电压电平不同的DC输出的输出线8A、8B。输入线7U和7V的电势分别被图示为VU和VV。同时，输出线8A和8B分别具有DC电势VA和VB。功率晶体管6AU和6AV分别实施从输出线8A到输入线7U和7V的变换。另一方面，功率晶体管5UB和5VB分别实施从输入线7U和7V到输出线8B的变换。
在图16的逆变器1B中，不同的发射极电势的数目是三(VU、VV、VB)，并且与这些发射极电势一致，提供三个驱动器IC4U、4V和3B。详细地，驱动器IC4U驱动功率晶体管6AU的栅极端子，并且驱动器IC4V驱动功率晶体管6AV的栅极端子。另一方面，驱动器IC4B驱动两个功率晶体管5UB和5VB的栅极端子，其中功率晶体管5UB和5VB各自具有共同连接至输出线8B的发射极端子。
驱动器IC3B中的第二半导体衬底17的电路接地GND2连接至输出线8B，并且被维持在电势VB。另一方面，驱动器IC4U中的第二半导体衬底17的电路接地GND3连接至输入线7U，并且被设置在电势VU。同时，驱动器IC4V中的第二半导体衬底17的电路接地GND4连接至输入线7V，并且被设置至电势VV。作为驱动器IC3B、驱动器IC4U和驱动器IC4V的电源电压VDD2、VDD3和VDD4，例如，分别施加比电路接地GND2、GND3和GND4高出电压Vdd的电压。
上面已经参考实施例具体描述了由本发明人完成的本发明。然而，本发明并不被限制于上述实施例，而可以在不偏离本发明的精神的情况下对本发明进行各种修改。特别是，如上所述的实施例可以被组合实现而没有技术的不一致性。

Claims (14)

1.一种功率变换器，包括：
n个功率晶体管，每个功率晶体管具有连接至公用线的发射极端子或者源极端子；以及
驱动器，
其中所述驱动器包括：
n个预驱动器，驱动相应的所述n个功率晶体管的栅极端子；以及
接收器，与所述n个预驱动器单片集成，
其中所述接收器通过AC耦合与发射器耦合，并且响应于从所述发射器接收的信号输出控制所述n个预驱动器的控制信号。
2.根据权利要求1所述的功率变换器，
其中所述n个预驱动器和所述接收器的电路接地连接至所述公用线。
3.根据权利要求2所述的功率变换器，
其中所述发射器的电路接地与所述n个预驱动器和所述接收器的电路接地隔离。
4.根据权利要求1所述的功率变换器，
其中所述发射器使得并行输入的并行控制信号受到并-串转换以生成串行控制信号，以及
其中所述接收器通过所述AC耦合接收所述串行控制信号，并且使所述串行控制信号受到串-并转换以控制所述n个预驱动器。
5.根据权利要求1所述的功率变换器，
其中所述接收器包括保护电路，所述保护电路生成用于控制所述n个预驱动器的所述控制信号，从而使得所述n个功率晶体管中的两个或更多个功率晶体管不同时导通。
6.根据权利要求1所述的功率变换器，
其中所述驱动器进一步包括故障检测电路，所述故障检测电路检测所述功率变换器的异常以生成故障信号，以及
其中所述接收器包括保护电路，所述保护电路响应于所述故障信号使所述n个预驱动器的输出失效。
7.根据权利要求6所述的功率变换器，
其中所述驱动器进一步包括
第二发射器，与所述n个预驱动器和所述接收器单片集成，以及
第二接收器，与所述发射器单片集成，所述第二接收器通过AC耦合与所述第二发射器耦合，
其中所述第二发射器通过所述AC耦合将所述故障信号传输至所述第二接收器，以及
其中所述第二接收器向外部输出所述故障信号。
8.根据权利要求1所述的功率变换器，
其中所述发射器与第一半导体衬底集成，
其中所述n个预驱动器和所述接收器与不同于所述第一半导体衬底的第二半导体衬底集成，以及
其中所述第一半导体衬底和所述第二半导体衬底集成至同一封装。
9.根据权利要求1所述的功率变换器，
其中所述n个预驱动器、所述接收器和所述发射器与同一半导体衬底单片集成，
其中所述发射器与所述半导体衬底的第一半导体区域集成，
其中所述n个预驱动器和所述接收器与所述半导体衬底的第二半导体区域集成，以及
其中所述第一半导体区域和所述第二半导体区域由隔离器彼此隔离。
10.根据权利要求9所述的功率变换器，进一步包括：
m个第二预驱动器，驱动m个第二功率晶体管的相应的栅极端子；
第二发射器；以及
第二接收器，响应于从所述第二发射器接收的信号输出用于控制所述m个第二预驱动器的第二控制信号，
其中所述第二发射器集成在所述半导体衬底的所述第一半导体区域中，
其中所述m个预驱动器和所述第二接收器集成在所述半导体衬底的第三半导体区域中，以及
其中所述第三半导体区域和所述第一半导体区域通过隔离器与所述第一半导体区域和所述第二半导体区域隔离。
11.一种矩阵变换器，包括：
第一到第N输入线，连接至AC输入；
第一到第M输出线，连接至AC输出；
N×M个第一功率晶体管；
N×M个第二功率晶体管；
M个第一驱动器IC；以及
N个第二驱动器IC，
其中相应的第一到M输出线共同与所述N个第一功率晶体管的发射极端子或源极端子连接，所述N个第一功率晶体管实施从所述第一到第N输入线的变换，
其中相应的第一到N输入线共同与所述M个第二功率晶体管的发射极端子或源极端子连接，所述M个第二功率晶体管实施从所述第一到第M输出线的变换，
其中所述M个第一驱动器IC的每一个包括：
N个第一预驱动器，驱动所述N个第一功率晶体管的相应的栅极端子，其中所述N个第一功率晶体管具有共同连接至所述第一到第M输出线的对应的线的所述发射极端子或者所述源极端子，以及
第一接收器，与所述N个预驱动器单片集成，
其中所述N个第二驱动器IC的每一个包括：
M个第二预驱动器，驱动所述M个第二功率晶体管的相应的栅极端子，其中所述M个第二功率晶体管具有共同连接至所述第一到第N输入线的对应的线的所述发射极端子或者所述源极端子，以及
第二接收器，与所述M个预驱动器单片集成，
其中所述第一接收器通过AC耦合与所述第一发射器耦合，并且响应于从所述第一发射器接收的信号输出用于控制所述N个第一预驱动器的第一控制信号，以及
其中所述第二接收器通过AC耦合与所述第二发射器耦合，并且响应于从所述第二发射器接收的信号输出用于控制所述M个第二预驱动器的第二控制信号。
12.根据权利要求11所述的矩阵变换器，
其中所述M个第一驱动器IC的每一个中的所述N个第一预驱动器和所述第一接收器的相应的电路接地连接至所述第一到第M输出线的对应的线，以及
其中所述N个第二驱动器IC的每一个中的所述M个第二预驱动器和所述第二接收器的相应电路接地连接至所述第一到第N输入线的对应的线。
13.一种驱动器，包括：
n个预驱动器，驱动n个功率晶体管的相应的栅极端子，所述功率晶体管的每一个都具有连接至公用线的发射极端子和源极端子；以及
接收器，与所述n个预驱动器单片集成，
其中所述接收器通过AC耦合与发射器耦合，并且响应于从所述发射器接收的传输信号生成用于控制所述n个预驱动器的控制信号。
14.根据权利要求13所述的驱动器，
其中所述n个预驱动器和所述接收器的电路接地连接至所述公用线。
CN201310185590.5A 2012-05-16 2013-05-15 功率变换器和矩阵变换器 Expired - Fee Related CN103427663B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012112709A JP6013023B2 (ja) 2012-05-16 2012-05-16 電源回路及びマトリクスコンバータ
JP2012-112709 2012-05-16

Publications (2)

Publication Number Publication Date
CN103427663A true CN103427663A (zh) 2013-12-04
CN103427663B CN103427663B (zh) 2017-05-03

Family

ID=49581173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310185590.5A Expired - Fee Related CN103427663B (zh) 2012-05-16 2013-05-15 功率变换器和矩阵变换器

Country Status (4)

Country Link
US (1) US9520804B2 (zh)
JP (1) JP6013023B2 (zh)
CN (1) CN103427663B (zh)
TW (1) TWI591944B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106652427A (zh) * 2016-12-14 2017-05-10 南京长峰航天电子科技有限公司 电子阵列串行控制系统
CN106797354A (zh) * 2014-10-16 2017-05-31 索尼公司 发射器和通信系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015117593A (ja) * 2013-12-17 2015-06-25 株式会社ケーヒン エンジン停止始動制御装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517402A (en) 1992-06-04 1996-05-14 Sanden Corporation Inverter circuit with an improved inverter driving circuit
JPH05344751A (ja) 1992-06-11 1993-12-24 Sanden Corp インバータ駆動回路
JPH07213057A (ja) * 1994-01-19 1995-08-11 Nippon Telegr & Teleph Corp <Ntt> 絶縁形信号伝達用素子
US5892677A (en) * 1997-06-02 1999-04-06 Reliance Electric Industrial Company Adaptive overlapping communication control of modular AC-AC converter and integration with device module of multiple AC-AC switches
FR2818824B1 (fr) * 2000-12-21 2003-03-21 St Microelectronics Sa Commutateur integre a commande par transformateur rf
US6906500B2 (en) * 2002-11-14 2005-06-14 Fyre Storm, Inc. Method of operating a switching power converter
JP4074991B2 (ja) * 2003-03-18 2008-04-16 富士電機ホールディングス株式会社 交流−交流電力変換装置
JP4841957B2 (ja) * 2006-01-05 2011-12-21 株式会社日立製作所 スイッチング素子の駆動装置
JP2008141817A (ja) * 2006-11-30 2008-06-19 Asuka Electron Kk 無接点伝送装置
CN1988351A (zh) * 2006-12-07 2007-06-27 上海交通大学 级联多重化零式矩阵变换器
CN100536305C (zh) 2007-11-16 2009-09-02 华中科技大学 一种用于矩阵变换器的控制方法及其装置
JP4528841B2 (ja) 2008-03-12 2010-08-25 日立オートモティブシステムズ株式会社 電力変換装置
JP2010263671A (ja) * 2009-04-30 2010-11-18 Hitachi Automotive Systems Ltd 電力変換装置
US20110038286A1 (en) 2009-08-17 2011-02-17 Intersil Americas Inc. Using frequency divisional multiplexing for a high speed serializer/deserializer with back channel communication
JP4942804B2 (ja) * 2009-11-04 2012-05-30 三菱電機株式会社 半導体電力変換装置
CN101741272B (zh) * 2009-12-09 2012-06-13 燕山大学 高频链矩阵式逆变器自适应换流一体化调控方法
JP5406146B2 (ja) * 2010-08-31 2014-02-05 日立オートモティブシステムズ株式会社 電動駆動制御装置の過電流検出装置および過電流検出方法
JP5416673B2 (ja) * 2010-09-30 2014-02-12 株式会社日立製作所 信号伝送回路、スイッチング素子駆動回路及び電力変換装置
US8415986B2 (en) * 2010-12-28 2013-04-09 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
US8520348B2 (en) * 2011-12-22 2013-08-27 Lsi Corporation High-swing differential driver using low-voltage transistors
JP2013229812A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 送信回路及びそれを備えた半導体集積回路
US9219509B1 (en) * 2012-05-04 2015-12-22 Rambus Inc. System performance improvement using data reordering and/or inversion
US8854104B2 (en) * 2012-12-31 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage level shifter
US9582454B2 (en) * 2014-03-18 2017-02-28 Intel Corporation Reconfigurable transmitter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106797354A (zh) * 2014-10-16 2017-05-31 索尼公司 发射器和通信系统
CN106797354B (zh) * 2014-10-16 2020-06-09 索尼公司 发射器和通信系统
CN106652427A (zh) * 2016-12-14 2017-05-10 南京长峰航天电子科技有限公司 电子阵列串行控制系统

Also Published As

Publication number Publication date
US9520804B2 (en) 2016-12-13
US20130308355A1 (en) 2013-11-21
TWI591944B (zh) 2017-07-11
JP2013240227A (ja) 2013-11-28
CN103427663B (zh) 2017-05-03
TW201351853A (zh) 2013-12-16
JP6013023B2 (ja) 2016-10-25

Similar Documents

Publication Publication Date Title
US9966870B2 (en) Power conversion device and drive device
CN103684381B (zh) 具有适应性漏极与源极电压的射频切换器
US7538587B2 (en) Power semiconductor device
JP2009232637A (ja) スイッチ制御装置及びこれを用いたモータ駆動装置
TW201624924A (zh) 使用氮化鎵裝置半橋功率轉換電路
US9831867B1 (en) Half bridge driver circuits
JP2008199607A (ja) 入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法
CN103684382B (zh) 具有路径充放电路的射频切换器
US8493101B2 (en) Drive circuit with a transmission circuit for capacitively transmitting a signal and associated method
CN104638960B (zh) 用于三电平逆变器的控制电路
KR20130104583A (ko) 전력 관리 칩 및 이를 포함하는 전력 관리 장치
JP4696554B2 (ja) ゲート駆動回路への信号伝送方式
US11522537B2 (en) Galvanic isolated gate driver based on a transformer used for both power transfer from primary to secondary coil and data transmission
US6452365B1 (en) Power converter with increased breakdown voltage maintaining stable operation
CN103427663A (zh) 功率变换器和矩阵变换器
CN103294095A (zh) 具有电流增压器的电压模式驱动器（vmdcb）
CN107623509A (zh) 包括三态反相器的触发器
CN104638886B (zh) 用于驱控具有对称接地的中间电路的桥式电路的驱控系统
US7626441B2 (en) Drive circuit with BOT level shifter for transmitting an input signal and assigned method
CN107112995B (zh) 电平移位电路、集成电路及功率半导体模块
US20090207539A1 (en) I/o circuit
Vogler et al. Advanced SOI gate driver IC with integrated V CE-monitoring and negative turn-off gate voltage for medium power IGBT modules
CN203883669U (zh) 高低边驱动集成电路以及开关电源
Hurez et al. A Disruptive Technology–Improving Half-Bridge Gate Driver Performances Using Galvanic Isolation
EP4113587B1 (en) Drive circuit of bridge arm switching transistor, drive circuit, and power converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170503

Termination date: 20180515