JPH07213057A - 絶縁形信号伝達用素子 - Google Patents

Abstract

(57)【要約】 【目的】 従来のものに比べて大幅な小形化・薄形化
が可能で、高速動作できる絶縁形信号伝達用素子を提供
する。 【構成】 入力パルス信号のパルスの前縁部分を正又
は負の一方の極性の第１パルスに、後縁部分を他方の極
性の第２パルスに変換した第１パルス信号を第１パルス
変換手段１で生成する。この第１パルス信号を薄膜トラ
ンス３を介して第２パルス変換手段２に伝達する。第２
パルス変換手段２では、第１パルスを前縁部分に、第２
パルスを後縁部分に対応させたパルスをもつ第２パルス
信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波コンバータやス
イッチング電源等の制御信号伝達用素子として好適で高
周波特性にも優れた絶縁形信号伝達用素子に関するもの
である。

【０００２】

【従来の技術】近年、交換機、コンピュータ、携帯形電
話機等の種々の電子機器においては、小形化・軽量化の
要請が強く、それら構成部品であり高品質な電力を供給
するために用いられるスイッチング電源についても、小
形化・軽量化は必須の課題となっている。

【０００３】このようなスイッチング電源の小形化に
は、スイッチング周波数を高周波化するとともに、トラ
ンス、コンデンサ等のＬＣ部品を小形化する方法が広く
用いられ、現在では、スイッチング周波数は商品レベル
で数百ＫＨｚ、研究開発レベルで数ＭＨｚに達してい
る。

【０００４】一般に、商用電力に接続する等の理由か
ら、１次、２次間の電気的絶縁を必要とするスイッチン
グ電源では、トランスによりその絶縁を行なっている。
図６に一例として、パルス幅変調方式を用いた絶縁形ス
イッチング電源（ＰＷＭコンバータ）の回路ブロックを
示す。

【０００５】図６において、入力フィルタ４は、コイル
とコンデンサから構成され、主スイッチ５のスイッチン
グ動作により生じる高周波パルス電流が入力側端子６を
経由して電力供給源を含む電力系統へ還流することを抑
制する低域通過フィルタおよび帯域素子フィルタとして
機能する。

【０００６】主スイッチ５は、入力側端子６に供給され
た直流電力を高周波パルス電力に変換してパワートラン
ス７の１次巻線７０１に印加するためのＣＭＯＳトラン
ジスタからなるスイッチング素子で構成されている。

【０００７】パワートランス７は、入力側端子６と出力
側端子８との間を直流的に分離絶縁するとともに、１次
巻線７０１に印加されたパルス電圧を昇圧又は降圧する
ためのものである。

【０００８】整流回路９は、ダイオードから構成され、
主スイッチ５のスイッチングによってパワートランス７
の２次巻線７０２に発生したパルス電力を単極性のパル
ス電力に変換するためのものである。

【０００９】出力フィルタ１０は、コイルとコンデンサ
から構成され、整流回路９で変換された単極性パルス電
力から高周波成分を抑制して直流に変換するための平滑
回路として機能する。

【００１０】誤差増幅器１１は、出力側端子８に得られ
た電圧と基準電圧回路１２の出力電圧との差電圧を検出
し増幅して誤差信号を形成すたるためのもので、差動増
幅回路から構成される。

【００１１】パルス幅変換器１３は、誤差増幅器１１で
生成された誤差信号の大きさに応じてパルス幅と周期の
比率（デューティ比）を変化させたパルス幅変調信号を
生成するためのパルス幅変調回路からなる。

【００１２】パルストランス１４は、パルス幅変換器１
３で形成されたパルス幅変調信号を１次側制御回路１５
に伝達するとともに、パルス幅変換器１３とその１次側
制御回路１５との間を直流的に分離するためのものであ
り、絶縁形信号伝達用素子である。

【００１３】１次側制御回路１５は、パルストランス１
４を介して伝達されたパルス幅変調信号に応じて、主ス
イッチ５をオン・オフ駆動するための駆動回路である。

【００１４】以上において、出力フィルタ１０は一種の
積分器として作用するから、出力側端子８の電圧は、主
スイッチ５のオン・オフのデューティ比に概ね比例す
る。

【００１５】よって、出力側端子８の出力電圧が基準電
圧回路１２の電圧よりも低下すると、誤差増幅器１１で
形成された誤差信号が増加し、パルス幅変換器１３で形
成されるパルス幅変調信号のデューティ比が増加し、主
スイッチ５のオン・オフのデューティ比も増加するた
め、出力側端子８の出力電圧が増加する。

【００１６】一方、出力側端子８の出力電圧が基準電圧
回路１２の電圧よりも増加すると、誤差増幅器１１で形
成された誤差信号は減少し、パルス幅変換器１３で形成
されるパルス幅変調信号のデューティ比が減少し、主ス
イッチ５のオン・オフのデューティ比も減少するため、
出力側端子８の出力電圧が減少する。

【００１７】このようにして、スイッチング電源の出力
電圧は、負帰還制御動作による安定化が行なわれる。さ
らに、スイッチング電源の１次側（入力側）に構成され
ている入力フィルタ４、主スイッチ５および１次側制御
回路１５と、２次側（出力側）に構成されている整流回
路９、出力フィルタ１０、誤差増幅器１１、基準電圧回
路１２およびパルス幅変換器１３との間に、パワートラ
ンス７およびパルストランス１４が設けられるので、入
力側端子６と出力側端子８との間が、直流的に分離され
る。

【００１８】出力電圧を安定化するための負帰還制御系
に挿入されているパルストランス１４は、例えばホトカ
プラ等に置換可能ではあるが、動作遅延の面でパルスト
ランスがより高速であることから、入力側端子と出力側
端子との間を直流的に分離する形式のスイッチング電源
では、その動作速度の高速な絶縁形信号伝達用素子とし
て、パルストランスが広く用いられている。

【００１９】

【発明が解決しようとする課題】しかしながら、既存の
パルストランスは、フェライト等のバルクコアに巻線を
施しているため、小形化することが難しく、スイッチン
グ電源の小形化・薄形化の障害となっている。また、ト
ランスの小形化・薄形化の点からは、薄膜技術を用いた
薄膜トランスが研究されている（例えば、山口他：日本
応用磁気学会第１７回学術講演会概要集、１２ａＤ−
８、１９９３）が、現状の薄膜トランスでは得られるイ
ンダクタンスの値が数μＨ程度と小さいため、パルスト
ランスとしての使用は困難である。

【００２０】このように、既存のパルストランスは体積
が大きいためにスイッチング電源の小形化に対応するこ
とは難しく、小形で高効率な絶縁形信号伝達用素子の開
発が強く望まれていた。

【００２１】上述のように、スイッチング電源のより一
層の小形化には、パワートランスの小形化とともに、パ
ルストランスの小形化・薄形化、さらには薄膜トランス
の特性向上が必須あるが、これらの大幅の改善は現在見
られない。

【００２２】本発明の目的は、上記した点に鑑みてなさ
れたもので、小形化・薄形化が可能で高速動作可能とし
た絶縁形信号伝達用素子を提供することである。

【００２３】

【課題を解決するための手段】上記本発明の目的は、パ
ルス信号を伝達する入力側と出力側との間を直流的に絶
縁する絶縁形信号伝達用素子において、上記入力側に入
力した上記パルス信号のパルスの前縁部分に対応しかつ
該パルスよりパルス幅の狭い第１極性パルス、上記パル
スの後縁部分に対応しかつ該パルスよりパルス幅が狭く
上記第１極性パルスと反対極性の第２極性パルスを有す
る第１パルス信号を発生する第１パルス変換手段と、１
次側と２次側が直流的に絶縁され、かつ該１次側に入力
する上記第１パルス信号を上記２次側に伝達するパルス
トランスと、該パルストランスの上記２次側から出力さ
れた上記第１パルス信号の上記第１極性パルスを前縁部
分に対応させ、上記第２極性パルスを後縁部分に対応さ
せた第２パルス信号を発生する第２パルス変換手段と、
を有することを特徴とする絶縁形信号伝達用素子によっ
て達成される。

【００２４】本発明では、上記第１パルス変換手段およ
び上記第２パルス変換手段を同一又は別個の半導体基板
上に形成し、該半導体基板に接して上記パルストランス
として機能する薄膜トランスを形成し、該薄膜トランス
を上記第１パルス変換手段および上記第２パルス変換手
段に電気的に接続した構成することができる。

【００２５】

【作用】本発明の絶縁形信号伝達用素子は、パルス信号
のパルスの前縁と後縁の部分を別々の情報として伝達さ
せるものである。この前縁の情報はパルス幅の狭い第１
極性パルスで、後縁の情報はパルス幅が狭く第１極性と
反対極性の第２極性パルスに変換される。このようにパ
ルス幅の狭い第１極性パルス、第２極性パルスは、パル
ストランスを流れる電流により生じる磁束を少なくでき
ることを意味し、所望するインダクタンスを少なくでき
るため、小形のパルストランスや薄膜トランスを使用で
きる。

【００２６】これにより、従来のバルクコア形のパルス
トランスに比べて、そのパルストランスの大幅な小形化
・薄形化が達成できる。また、薄膜トランスは、ドライ
プロセス等の薄膜形成技術を用いて作製できるので、第
１、第２パルス変換手段を構成する半導体回路素子を作
製した半導体基板上への製作・一体化も可能となり、小
形・薄形で高速動作可能な絶縁形信号伝達用素子を実現
できる。

【００２７】

【実施例】以下、本発明の実施例について説明する。図
１はその第１の実施例のスイッチング電源回路のブロッ
ク図である。本実施例は、図６で説明したスイッチング
電源回路のパルストランス１４の部分を、第１パルス変
換手段１、第２パルス変換手段２、および薄膜トランス
３から構成した絶縁形信号伝達用素子Ａに変更したもの
である。

【００２８】ここでは、誤差増幅器１１により出力側端
子８の出力電圧と基準電圧回路１２の電圧との差電圧を
増幅した誤差信号量に基づいて、図６におけるものと同
様にして、パルス幅変換器１３でパルス幅変調信号が生
成される。

【００２９】そして、このパルス幅変調信号は、絶縁形
信号伝達用素子Ａの第１パルス変換手段１で変調され、
薄膜トランス３に適したパルス幅の狭い第１パルス信号
に変換される。この第１パルス信号は、薄膜トランス３
で絶縁・変圧された後に、第２パルス変換手段２で上記
したパルス幅変調信号と相似な主スイッチ駆動用信号と
しての第２パルス信号に復調される。

【００３０】そして、この第２パルス信号が１次側制御
回路１５に入力して、その１次側制御回路１５により主
スイッチ５を誤差信号量に応じたデューティ比で駆動し
て、出力側端子８の出力電圧が一定に保たれる。

【００３１】図１では、１石フォーワード回路の例を示
したが、ハーフブリッジ回路、プッシュプル回路等の各
種コンバータ回路にも、本発明を適用できることはいう
までもない。

【００３２】図２は、本発明の１例として、ＮＲＺ変調
方式を利用した場合の例を示すもので、第１パルス変換
手段１、第２パルス変換手段２および薄膜トランス３か
らなる絶縁形信号伝達用素子Ａの第１具体例の回路図で
ある。図３はその図２の回路の動作のタイムチャートで
ある。

【００３３】第１パルス変換手段１および第２パルス変
換手段２は、ともに論理回路からなり、ＭＯＳトランジ
スタ等の素子を用いて構成される。２次側のパルス幅変
換器１３で生成したパルス幅変調信号は、本発明の絶縁
形信号伝達用素子Ａを経由して１次側制御回路１５に伝
達され、スイッチング動作が制御される。

【００３４】次に、図２に示した絶縁形信号伝達用素子
Ａの動作を説明する。２次側のパルス幅変換器１３から
出力するパルス幅変調信号（以下では、入力パル信号Ｉ
Ｎと呼ぶ。）は、第１パルス変換手段１に入力する。

【００３５】この第１パルス変換手段１は、４個が直列
接続されたインバータＱ１〜Ｑ４を有し、それぞれのイ
ンバータＱ１〜Ｑ４は動作遅延Ｔｄを有する。このイン
バータＱ１〜Ｑ４の出力Ｏ１〜Ｏ４は、図３に示される
ように時系列信号となる。Ｎ１、Ｎ２はナンドゲートで
ある。

【００３６】この第１パルス変換手段１において、入力
パルス信号ＩＮとインバータＱ３の出力Ｏ３の反転論理
積をナンドゲートＮ１で、またインバータＱ１、Ｑ４の
出力Ｏ１、Ｏ４の反転論理積をナンドゲートＮ２で実施
することにより、パルス幅の短い低電圧タイミング部分
を有するパルス信号Ｐ１と、Ｐ２が得られる。このパル
ス信号Ｐ１、Ｐ２が高電圧から低電圧に変化するタイミ
ングは、それぞれ入力パルス信号ＩＮのパルスの前縁部
分、後縁部分に対応している。

【００３７】このパルス信号Ｐ１、Ｐ２を図２に示すよ
うに薄膜トランス３の第１巻線３０１の両端に印加する
と、その薄膜トランスの第１巻線３０１には、パルス信
号Ｐ２が低電圧（パルス信号Ｐ１は高電圧）であるとき
には正極性電圧（ナンドゲートＮ１側端子が正、Ｎ２側
端子が負）が、パルス信号Ｐ１が低電圧（パルス信号Ｐ
２は高電圧）であるときに負極正電圧（ナンドゲートＮ
１側端子が負、Ｎ２側端子が正）が印加される。

【００３８】この薄膜トランス３には中間タップからみ
て、第１巻線３０１に印加した電圧と逆方向の電圧が発
生するように巻かれた第２巻線３０２、同一方向の電圧
が発生するように巻かれた第３巻線３０３が形成されて
いる。つまり、第２巻線３０２と第３巻線３０３の巻方
向は同じである。よって、第２巻線３０２、第３巻線３
０３の外側端子（中間タップ側でない端子側）には、図
３に示したパルス信号Ｓ１、Ｓ２が発生する。

【００３９】１次側に設けられた第２パルス変換手段２
は、フリップフロップ接続されたｐＭＯＳトランジスタ
Ｍ１、Ｍ２、そのＭＯＳトランジスタＭ２を制御するた
めののセット用のｎＭＯＳトランジスタＭ３、ＭＯＳト
ランジスタＭ１を制御するためのリセット用のｎＭＯＳ
トランジスタＭ４を有する。Ｑ５はＭＯＳトランジスタ
Ｍ２、Ｍ４のドレイン電極共通接続点に接続される緩衝
増幅用のインバータ、Ｒ１は薄膜トランス３の両端間に
接続される抵抗である。そして、ＭＯＳトランジスタＭ
３、Ｍ４のゲート電極は各々薄膜トランス３の両端に接
続され、ソース電極は中間タップおよび接地端子ＧＮＤ
に接続されている。

【００４０】この第２パルス変換手段は、パルス信号Ｓ
１が正極性パルスであるとき、ＭＯＳトランジスタＭ４
がターンオンするから、ＭＯＳトランジスタＭ２、Ｍ４
のドレイン電極共通接続点のパルス信号Ｐ３は、図３に
示すように高電圧から低電圧に変化し、このためＭＯＳ
トランジスタＭ１がターンオンして、ＭＯＳトランジス
タＭ１、Ｍ３のドレイン電極共通接続点のパルス信号Ｐ
４は、図３に示すように、低電圧から高電圧に変化す
る。このとき、パルス信号Ｓ２は負極性であるため、Ｍ
ＯＳトランジスタＭ３はオフ状態である。

【００４１】次に、パルス信号Ｓ２が正極性になると、
ＭＯＳトランジスタＭ３がターンオンしてＭＯＳトラン
ジスタＭ１、Ｍ３のドレイン電極共通接続点のパルス信
号Ｐ４が高電圧から低電圧に変化し、これによってＭＯ
ＳトランジスタＭ２がターンオンして、トランジスタＭ
２、Ｍ４のドレイン電極共通接続点のパルス信号Ｐ３が
低電圧から高電圧に変化する。さらにこれによりＭＯＳ
トランジスタＭ１はオフ状態になる。このとき、パルス
信号Ｓ１は負極性であるので、ＭＯＳトランジスタＭ４
はオフ状態である。

【００４２】図２に示した絶縁形信号伝達用素子Ａは、
以上のように動作するので、ＭＯＳトランジスタＭ２、
Ｍ４のドレイン電極共通接続点に接続されたインバータ
Ｑ５の出力側、つまり１次側制御回路１５の入力には、
パルス幅変換器５の出力である入力パルス信号ＩＮに対
応したパルス信号が現れる。

【００４３】なお、図２では、ＮＲＺ方式を実現する回
路例を説明したが、本発明の主旨を変更することなく、
種々の回路を構成できることは言うまでもない。

【００４４】次に、本発明の絶縁形信号伝達装置Ａの作
製方法について説明する。図４に本発明の絶縁形信号伝
達用素子Ａを製作する例を示す。まず図４の（ａ）は、
第１パルス変換手段１および第２パルス変換手段２を構
成した半導体集積回路１６の基板と薄膜トランス３を形
成した基板とをハンダバンプ１７で接続した構成例であ
る。

【００４５】図４の（ｂ）は、第１パルス変換手段１
（又は第２パルス変換手段２）を構成した半導体集積回
路１８の基板と、第２パルス変換手段２（又は第１パル
ス変換手段１）を構成した半導体集積回路１９の基板上
に直接薄膜トランス３を形成した基板とをハンダダンプ
２０で接続した構成例である。

【００４６】図４の（ｃ）は、第１パルス変換手段１お
よび第２パルス変換手段２を形成した半導体集積回路２
１上に、直接的に薄膜トランス３を形成したものであ
る。

【００４７】上記した半導体集積回路基板１６、１８、
１９、２１の形成には、従来のＣＭＯＳプロセスあるい
はＢｉＣＭＯＳプロセスを用いることができる。また、
薄膜トランス３の形成には、半導体プロセスに類似した
プロセス（例えは、M.Minoetal.,IEEE Trans. Magn.,vo
l 28, pp.1969-1973 (1992).) を使用することができ
る。

【００４８】図４の（ａ）、（ｃ）の構成では、第１パ
ルス変換手段１と第２パルス変換手段２とを絶縁するた
め、半導体集積回路の形成には、誘電体分離基板を用い
ることができる。

【００４９】次に、図５に絶縁形信号伝達用素子Ａの第
２具体例の回路を示す。この図５に示す第２具体例の回
路と前述の図２に示した第１具体例の回路の違いは、薄
膜トランス３と第２パルス変換手段２との接続方法であ
る。図２の第１具体例では、薄膜トランス３の２次巻線
として中点付きの巻線を使用したが、この第２具体例で
は、単体の巻線３０４を２次巻線として使用する。

【００５０】図５において、薄膜トランス３の２次巻線
３０４に接続されている第２パルス変換手段２の入力側
には、アノード電極を共通接続したダイオードＤ１、Ｄ
２のカソード電極が各々接続され、そのダイオードＤ
１、Ｄ２には各々抵抗Ｒ２、Ｒ３が並列接続されてい
る。そして、ダイオードＤ１、Ｄ２のアノード電極共通
接続点がＭＯＳトランジスタＭ３、Ｍ４のソース電極お
よび接地端子ＧＮＤに接続されている。

【００５１】いま、薄膜トランス３の２次巻線３０４に
現れるパルス信号Ｓ１が正極性を示す（パルス信号Ｓ２
は負極性を示す。）と、ダイオードＤ１は逆方向にバイ
アスされ、ダイオードＤ２は順方向にバイアスされるた
め、後者のダイオードＤ２がオン状態となり、ＭＯＳト
ランジスタＭ３のゲート電極と接地端子ＧＮＤの間の電
圧は概ね０Ｖとなり、ＭＯＳトランジスタＭ３はオフ状
態となり、２次巻線３０４の正極性パルス電圧はほぼＭ
ＯＳトランジスタＭ４のゲート電極と接地端子ＧＮＤ間
に印加され、そのＭＯＳトランジスタＭ４がターンオン
し、第２パルス変換手段２の出力端子ＯＵＴの電圧が０
Ｖとなる。

【００５２】一方、薄膜トランス３の２次巻線３０４に
現れるパルス信号Ｓ１が負極性を示す（パルス信号Ｓ２
は正極性を示す。）と、ダイオードＤ１は順方向にバイ
アスされ、ダイオードＤ２は逆方向にバイアスされるた
めに、そのダイオードＤ１はオン状態に、ダイオードＤ
２はオフ状態になり、ＭＯＳトランジスタＭ４のゲート
電極と接地端子ＧＮＤとの間の電圧が概ね０Ｖとなり、
ＭＯＳトランジスタＭ４がオフ状態になり、２次巻線３
０４のパルス電圧はほぼＭＯＳトランジスタＭ３のゲー
ト電極と接地端子ＧＮＤ間に印加され、そのＭＯＳトラ
ンジスタＭ３がターンオンし、第２パルス変換手段の出
力端子ＯＵＴの電圧が高電圧となり、以上から第１具体
例と同等の動作が行なわれる。

【００５３】この第２実施例では、薄膜トランス３の２
次巻線３０４が単一巻線で構成できるので、巻数の減少
が可能であり、パルストランスとしての形状のより小形
化を実現できる。

【００５４】

【発明の効果】以上のように、本発明では、２次側のパ
ルス変換器で形成された主スイッチ駆動用のパルス幅変
調信号を、第１パルス変換手段によってパルストランス
に適した狭パルス幅のパルス信号に変換し、小形で高周
波数特性の優れたパルストランスで絶縁・変圧した後
に、第２パルス変換手段によって本来のパルス幅変調信
号に戻すものである。

【００５５】このため、パルストランスに要求されるイ
ンダクタンスは小さくなり、従来のバルクコアのパルス
トランスに比べて、大幅な小形化・薄膜化が達成できる
薄膜トランスを使用できる。

【００５６】また、薄膜トランスは、半導体集積回路の
製作に用いられるドライプロセス等の薄膜形成技術を用
いて作製できるため、第１パルス変換手段あるいは第２
パルス変換手段を構成する半導体集積回路、又は第１パ
ルス変換手段および第２パルス変換手段を構成する半導
体集積回路を作製した基板上への薄膜トランスの作製・
一体化も可能となり、小形・薄形で高速の絶縁形信号伝
達用素子の実現が可能となる。

【００５７】さらに、これまでの個別部品実装の場合に
比べ、大幅な小形化・軽量化が実現できるとともに、配
線の余分な引き回しを低減することもでき、消費電力の
低減、ノイズの低減が実現され、より一層の高周波化が
達成できる。

【図面の簡単な説明】

【図１】 本発明の絶縁形信号伝達用素子をスイッチン
グ電源回路に適用した実施例の回路ブロック図である。

【図２】 本発明の絶縁形信号伝達用素子の第１具体例
の回路図である。

【図３】 該第１具体例の絶縁形信号伝達用素子の動作
を表すタイムチャートである。

【図４】 本発明の第１具体例の絶縁形信号伝達用素子
の構成例を示す説明図である。

【図５】 本発明の絶縁形信号伝達用素子の第２具体例
の回路図である。

【図６】 従来のパルストランスを用いたスイッチング
電源回路の回路ブロック図である。

【符号の説明】

Ａ：絶縁形信号伝達用素子、１：第１パルス変換手段、
２：第２パルス変換手段、３：薄膜トランス、４：入力
フィルタ、５：主スイッチ、６：入力側端子、７：パワ
ートランス、８：出力側端子、９：整流回路、１０：出
力フィルタ、１１：誤差増幅器、１２：基準電圧回路、
１３：パルス幅変換器、１４：パルストランス、１５：
１次側制御回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】パルス信号を伝達する入力側と出力側との
   間を直流的に絶縁する絶縁形信号伝達用素子において、 上記入力側に入力した上記パルス信号のパルスの前縁部
   分に対応しかつ該パルスよりパルス幅の狭い第１極性パ
   ルス、上記パルスの後縁部分に対応しかつ該パルスより
   パルス幅が狭く上記第１極性パルスと反対極性の第２極
   性パルスを有する第１パルス信号を発生する第１パルス
   変換手段と、 １次側と２次側が直流的に絶縁され、かつ該１次側に入
   力する上記第１パルス信号を上記２次側に伝達するパル
   ストランスと、 該パルストランスの上記２次側から出力された上記第１
   パルス信号の上記第１極性パルスを前縁部分に対応さ
   せ、上記第２極性パルスを後縁部分に対応させた第２パ
   ルス信号を発生する第２パルス変換手段と、 を有することを特徴とする絶縁形信号伝達用素子。
2. 【請求項２】上記第１パルス変換手段および上記第２パ
   ルス変換手段を同一又は別個の半導体基板上に形成し、
   該半導体基板に接して上記パルストランスとして機能す
   る薄膜トランスを形成し、該薄膜トランスを上記第１パ
   ルス変換手段および上記第２パルス変換手段に電気的に
   接続したことを特徴とする請求項１に記載の絶縁形信号
   伝達用素子。