JP2014143910A - 電力変換器コントローラにおける使用のための受信回路および電力変換器 - Google Patents

Abstract

【課題】電力変換器コントローラにおける使用のための受信回路は、入力パルスを受け取るよう結合される第１の増幅器を含む。
【解決手段】第２の増幅器は第１の増幅器の第１の出力に結合される。第１の出力は、入力パルスに応答するとともに第２の増幅器の第２の出力に結合される。出力回路は、第２の出力に応答して出力信号を生成するよう結合される。
【選択図】図１

Description

背景情報
開示の分野
本発明は一般に、ガルバニック絶縁を必要とする回路同士の間の通信に関する。より具体的には、本発明の例はスイッチモード電力変換器における絶縁バリアに亘る通信に関する。

背景
スイッチモード電力変換器は、たとえばモバイル電子デバイスに一般的に用いられるバッテリ充電器といった、動作のために調整された直流（ｄｃ）源を必要とする家庭用または産業用の器具に広く用いられている。オフラインのａｃ−ｄｃ変換器は、低周波数（たとえば、５０Ｈｚまたは６０Ｈｚ）の高電圧ａｃ（交流）入力電圧を必要なレベルのｄｃ出力電圧に変換する。さまざまなタイプのスイッチモード電力変換器が、それらの良好に調節された出力、高効率、小さいサイズ、ならびに安全および保護機構により、一般的になっている。スイッチモード電力変換器の一般的なトポロジは特に、共振タイプを含む、フライバック、フォワード、ブースト、バック、ハーフブリッジ、およびフルブリッジを含む。

絶縁されるスイッチモード電力変換器についての安全要件は、出力での電圧レベルの変化に加えてスイッチモード電力変換器の入力と出力との間のガルバニック絶縁を提供するよう、高周波変成器の使用を一般的に必要とする。

スイッチモード電力変換器の市場における主な困難さは、高い性能動作仕様を維持しつつスイッチモード電力変換器のサイズおよびコストを低減することである。公知の絶縁されたスイッチモード電力変換器では、スイッチモード電力変換器の出力の感知と、電流または電圧のようなスイッチモード電力変換器出力パラメータを調整するためのフィードバック信号の通信とは通常、たとえばオプトカプラのような外部の絶縁構成要素を用いて達成される。これらの公知の方法では、望まれない付加的なサイズとコストとがスイッチモード電力変換器に加えられる。さらに、オプトカプラは動作において遅く、多くの場合、スイッチモード電力変換器のフィードバック帯域幅および過渡応答を制限する。

本発明の非限定的かつ非網羅的な実施例は、添付の図面を参照して記載される。図面において、同様の参照番号は、別途特定されない限り、さまざまな図を通じて同様の部分を指す。

本発明の教示に従った、電力変換器のコントローラの２つのダイ同士の間で、磁気的に結合される通信リンクを介して送信部から信号を受け取る受信回路を有する同期フライバックスイッチモード電力変換器の一例の概略図を示す図である。 本発明の教示に従った、磁気的に結合された通信リンクにより受信部にパルスを送る送信部と、送信部からパルスを受け取ることに応答して出力電圧を出力する受信回路との概略図を示す図である。 本発明の教示に従った、送信部によって生成される電流および対応する電圧と、受信回路によって受け取られる入力パルス電圧と、受信回路によって生成される出力電圧とを示す例示的なタイミング図を示す図である。 本発明の教示に従った、増幅器とプレバイアス回路網とを含む受信回路を概略的に示す例示的なブロック図を示す図である。 本発明の教示に従った、受信回路において用いられ得る増幅器およびプレバイアス回路網の一例を示す概略図を示す図である。

対応する参照符号は、図面のいくつかの図を通じて、対応する構成要素を示す。当業者であれば、図における要素が単純さおよび明瞭さのために示されており、必ずしも尺度決めされているわけではないということを理解するであろう。たとえば、図中の要素のうちいくつかの寸法は、本発明のさまざまな実施例の理解の向上を支援するよう、他の要素に対して強調されている場合がある。さらに、商業的に実現可能な実施例において有用または必要である一般的であるがよく理解されている要素は、本発明のこれらのさまざまな実施例の表示をあまり妨げないように、しばしば示されない。

詳細な説明
以下の記載において、本発明の完全な理解を提供するよう、多くの特定の詳細を記載する。しかしながら、当業者であれば、これらの特定の詳細は本発明を実施するのに用いられることが必要でないということが明らかであろう。他の例では、周知の材料または方法は、本発明を不明瞭にすることを回避するように詳細に記載されない。

この明細書を通じて、「一実施例」、「実施例」、「一例」または「例」への参照は、実施例または例に関連して記載される特定の特徴、構造または特性が本発明の少なくとも１つの実施例に含まれることを意味する。したがって、「一実施例において」、「実施例において」、「一例」または「例」といった文言がこの明細書全体を通じてさまざまなところに現れるが、これらはすべて必ずしも同じ実施例または例を指しているわけではない。さらに、当該特定の特徴、構造または特性は、１つ以上の実施例または例における任意の好適な組合せおよび／または部分的な組合せで組み合されてもよい。特定の特徴、構造または特性は、記載される機能性を提供する集積回路、電子回路、組合せ論理回路、または他の好適な構成要素に含まれてもよい。さらに、ここで提供される図は、当業者への説明目的のためであって、これらの図面は必ずしも尺度決めされていないということが理解される。

図１は、本発明の教示に従った、同期フライバックスイッチモード電力変換器１００の集積回路コントローラ１４０の２つのダイ同士の間の磁気的に結合される通信リンク１４６を介して送信部１６２から信号を受け取る受信部１６０を有する同期フライバックスイッチモード電力変換器１００の一例の概略図を示す。

図１に示される例において、同期フライバックスイッチモード電力変換器１００は二次制御を利用する。フライバック変換器のための二次制御は、過渡負荷に対するより厳格な出力調整およびより速い応答の利点を有するということが理解される。しかしながら、二次制御の従来の方法は、たとえばオプトカプラのような外部の絶縁装置をしばしば用いており、これによりスイッチモード電力変換器の複雑さおよびコストが上昇する。ガルバニック絶縁された一次制御ダイおよび二次制御ダイとの磁気的に結合される通信リンク１４６を有する例示的なマルチダイ絶縁集積回路コントローラ１４０を用いることにより、オプトカプラのような外的に加えられる絶縁構成要素はもはや必要なくなり得る。ガルバニック絶縁は、一次制御ダイと二次制御ダイとの間のｄｃ電流を防止する。換言すると、一次制御ダイと二次制御ダイとの間に適用されるｄｃ電圧は、集積回路コントローラ１４０の一次制御ダイと二次制御ダイとの間に実質的にｄｃ電流を作り出さない。集積回路コントローラ１４０のパッケージは、パッケージのリードフレームを用いることにより、磁気的に結合される通信リンク１４６を提供し得る。本発明の教示に従うと、外部の絶縁構成要素を加える必要なく、スイッチモード電力変換器の一次側と二次側との間に追加コストがほとんどゼロでガルバニック絶縁が維持され得る。

本発明の教示に従うと、例示的な同期フライバックスイッチモード電力変換器１００において、一次コントローラおよび二次コントローラは互いにガルバニック絶縁されているが、一次コントローラと二次コントローラとの間の通信は確実なままである。図１の例は同期フライバック変換器を示すが、同期整流回路１２６がダイオードに置き換えられた標準フライバック変換器も本発明の教示から利益を得るということが理解される。

図１に示される例では、同期フライバックスイッチモード電力変換器１００は、示されるように、一次巻線１１０と二次巻線１１２とを含むエネルギー伝達要素１２４を含む。クランプ１０６は、エネルギー伝達要素１２４の一次巻線１１０の両端に結合される。クランプ１０６は、同期フライバックスイッチモード電力変換器１００の入力Ｖ_ＩＮ１０２の第１のラインに結合される。

示される例では、スイッチング装置Ｓ１ １５０は一次巻線１１０にてエネルギー伝達要素１２４に結合されるとともに、一次接地１０４にて同期フライバックスイッチモード電力変換器１００の入力に結合される。示される例では、スイッチング装置Ｓ１ １５０は、集積回路パッケージにおけるモノリシックまたはハイブリッド構造に含まれてもよい。示される例に示されるように、集積回路コントローラ１４０は、（スイッチング信号１４８を介して）スイッチング装置Ｓ１ １５０のスイッチングを制御して、エネルギー伝達要素１２４を経由した入力Ｖ_ＩＮ１０２から出力Ｖ_Ｏ１２０へのエネルギー伝達を制御するよう結合される。集積回路コントローラ１４０は、一次ダイ１４２および二次ダイ１４４を含む。クランプ１０６は、スイッチング装置Ｓ１ １５０に亘る一次巻線１１０からの漏れインダクタンスによる如何なるターンオフ時のスパイクもクランプするよう結合される。

図１の例に示されるように、同期整流回路１２６は、二次側の二次巻線１１２に結合されており、同期フライバックスイッチモード電力変換器１００の同期整流器として機能する。一例では、同期整流回路１２６は、同期整流回路１２６の酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）スイッチのゲートに結合される二次ダイ１４４からの信号１２８によって制御される。二次ダイ１４４からの信号１２８によってオンされると、同期整流回路１２６のＭＯＳＦＥＴスイッチは電流を伝え得る。示される例では、二次的なリプルが出力フィルタキャパシタンスＣ１ １１６によって平滑化され、ｄｃ出力Ｖｏ１２０が負荷電流Ｉｏ１１８で負荷１２３に適用される。出力Ｖ_Ｏ１２０は、出力感知信号Ｕ_Ｏ１５６を介して感知回路１５２によって感知され得る。二次ダイ１４４は二次ダイ１４４のフィードバックピンにて感知回路１５２からフィードバック信号Ｕ_ＦＢ１５４を受け取り得る。他の例では、感知回路１５２は、本発明の教示から利益を得たままで、集積回路コントローラ１４０内に統合され得るということが理解される。

スタートアップの際、一次接地１０４を基準とする一次ダイ１４２は、スイッチング装置Ｓ１ １５０のスイッチングを開始し、これにより同期フライバックスイッチモード電力変換器１００の二次側へのエネルギー伝達を開始する。一次ダイ１４２と二次ダイ１４４との間の通信は、集積回路パッケージのリードフレームの絶縁された導体によって形成される磁気的に結合される通信リンク１４６によって与えられる磁気結合を通じたものであり得る。示される例では、受信部１６０は一次ダイ１４２上に配置され、送信部１６２は二次ダイ１４４上に配置される。別の例では、受信部１６０は二次ダイ１４４上に配置され、送信部１６２は一次ダイ１４２上に配置され得る。さらに別の例では、送信部１６２および受信部１６０は、一次ダイ１４２および二次ダイ１４４の両方の上に配置され得る。さまざまな例では、磁気的に結合される通信リンク１４６が、集積回路パッケージのリードフレームに含まれるガルバニック絶縁される導電性ループを用いて実現される。

図２は、本発明の教示に従った、磁気的に結合される通信リンク２４６によって入力パルスを受信部２６０に送る送信部２６２の概略図を示す。示される例では、入力パルスは、誘導ループを通じて、誘導ループの両端に電圧Ｖ_Ｔ２６６を誘導する送信部電流Ｉ_Ｔ２６４を生成することにより形成される。送信部電流Ｉ_Ｔ２６４は、時間に亘って変動または変化している際には、誘導ループに近接して変化する磁界を作り出す。電磁誘導の法則によって、変化する磁界に晒される導体の両端に電圧が生成される。送信部電流Ｉ_Ｔ２６４の変化に応答して、受信部電圧Ｖ_Ｒ２６８が送信部２６２の誘導ループに近接して受信部導体の両端に誘導され得る。したがって、受信部２６０は、磁気的に結合される通信リンク２４６を介して送信部２６２から入力パルスを受け取り得る。示される例では、受信部２６０は、入力パルスを受け取ることに応答して、出力電圧Ｖ_ＯＵＴ２７０を出力する。

図３は、本発明の教示に従った、送信部（たとえば送信部２６２）によって生成される送信部電流Ｉ_Ｔ３６４および対応する電圧Ｖ_Ｔ３６６を示す例示的なタイミング図を示す。送信部電流Ｉ_Ｔ３６４および電圧Ｖ_Ｔ３６６の実線は、理想的な信号を示し、その一方、破線３０８および３１０は推定される実際の信号を示す。実際は、実際の信号は、磁気的に結合される通信リンク２４６に存在し得るキャパシタンスおよび／またはインダクタンスなどといった寄生要素により、理想的な信号とは異なる可能性があり得る。たとえば、これらの寄生要素は、送信部および／または受信部における損失を引き起こし得、電圧Ｖ_Ｔ３６６および／または電圧Ｖ_Ｒ３６８について振幅が低くなる。

図３の例示的なタイミング図において、値Ｖ_ＴＰでのｔ_１とｔ_３との間の電圧Ｖ_Ｔ３６６についての正の振幅信号は、ｔ_１とｔ_３との間の０からＩ_ＴＰまでの送信部電流Ｉ_Ｔ３６４の上向きのスロープ３０２に対応する。この関係は、送信部の誘導ループを通る送信部電流Ｉ_Ｔ３６４が、上向きのスロープ３０２に対応する速度で増加し、送信部の誘導ループを通るこの増加する電流が、誘導ループの両端の値Ｖ_ＴＰの正電圧を誘導することを示す。一例では、値Ｖ_ＴＰは、ｔ_１とｔ_３との間では４０ｍＶである。

ｔ_３とｔ_５との間のＶ_Ｔ３６６についてのゼロ振幅の信号は、ｔ_３とｔ_５との間の送信部電流Ｉ_Ｔ３６４のＩ_ＴＰでの平坦な頂部３０４に対応する。この関係は、送信部電流Ｉ_Ｔ３６４がｔ_３とｔ_５との間で実質的に一定であることを示す。一定の電流は送信部の誘導ループの両端に対応する電圧を誘導しないので、Ｖ_Ｔ３６６はｔ_３とｔ_５との間では実質的にゼロの振幅を有する。

値Ｖ_ＴＭでのｔ_５とｔ_６との間の電圧Ｖ_Ｔ３６６についての負の振幅信号は、ｔ_５とｔ_６との間のＩ_ＴＰから０への送信部電流Ｉ_Ｔ３６４の下向きのスロープ３０６に対応する。この関係は、送信部の誘導ループを通る送信部電流Ｉ_Ｔ３６４が、下向きのスロープ３０６に対応する速度で減少しており、送信部の誘導ループを通るこの減少する電流は、送信部の誘導ループの両端に値Ｖ_ＴＭの負の電圧を誘導するということを示す。

なお、示される例では、電流Ｉ_Ｔ３６４についての増加するスロープ３０２は、減少するスロープ３０６よりも急であるので、値Ｖ_ＴＰは値Ｖ_ＴＭよりも大きい。なぜならば、電磁誘導の法則によると、誘導ループの両端に誘導される電圧は、誘導ループにおける電流のスロープに比例するからである。さらに、送信部の誘導ループの帯電は、送信部の誘導ループを放電するよりも短い時間間隔でなされる。たとえそうでも、当業者であれば、ｔ_１とｔ_３との間の電圧Ｖ_Ｔ３６６の正の振幅信号下のエリアは、磁気的に結合される通信リンクにおいて実質的にゼロの正味エネルギーを保持するために、ｔ_５とｔ_６との間のＶ_Ｔ３６６の負の振幅信号下のエリアと同じであるべきであると認識するであろう。

図３はさらに、本発明の教示に従った、受信部（たとえば受信部２６０）によって受け取られる例示的な入力パルス電圧Ｖ_Ｒ３６８と、受信部によって生成される出力電圧３７０とを示す。送信部電流Ｉ_Ｔ３６４および電圧Ｖ_Ｔ３６６についてのタイミング図と同様に、電圧Ｖ_Ｒ３６８についての実線は理想的な信号を示す一方、破線３１２は、推定される実際の信号を示す。上で論じたように、変化する電流を有する誘導ループに近接して、受信部の導体上に電圧が誘導される。したがって、電圧Ｖ_Ｒ３６８は実質的に、送信部電流Ｉ_Ｔ３６４および電圧Ｖ_Ｔ３６６を追跡する。前述のように、磁気的に結合される通信リンクにおける寄生要素は、損失を引き起こし得る。一例では、受信部における損失は、送信部における損失よりも大きくなり得る。示されるようにこれは、電圧Ｖ_Ｔ３６６についての実際の信号の対応する大きさよりも低い大きさの振幅を有する電圧Ｖ_Ｒ３６８についての実際の信号を残し得る。

電圧Ｖ_Ｒ３６８についての実際の信号が受信部におけるしきい値電圧Ｖ_ＴＨよりも大きい場合、受信部は、出力電圧Ｖ_ＯＵＴ３７０においてＨの出力電圧を生成する。電圧Ｖ_Ｒ３６８について実際の信号が受信部におけるしきい値電圧Ｖ_ＴＨよりも小さい場合、受信部は出力電圧Ｖ_ＯＵＴ３７０においてＬの出力電圧を生成する。出力電圧Ｖ_ＯＵＴ３７０のパルスは、理想的な信号に対して実際の信号を遅延させる寄生容量および／またはインダクタンスにより、電圧Ｖ_Ｒ３６８に応答して、（たとえばｔ_１とｔ_２との間の時間期間またはｔ_３とｔ_４との間の時間期間だけ）若干遅延され得る。一例では、スイッチモード電力変換器のスイッチ（たとえばスイッチＳ１ １５０）は、出力電圧Ｖ_ＯＵＴ３７０に応答してスイッチングされる。一例では、出力電圧Ｖ_ＯＵＴ３７０のパルスのパルス幅は約２０ｎｓである。

さらに図３に示されるように、送信部は、たとえばある時間期間だけ分離される、送信部電流Ｉ_Ｔ３６４の第１のパルスと送信部電流Ｉ_Ｔ３６４の第２のパルスといった連続するパルスを送り得る。一例では、時間間隔は、スイッチモード電力変換器のスイッチング周期Ｔ_Ｓによって決定される長さを有する。同様に、受信部は、たとえば当該時間期間だけ分離される電圧Ｖ_Ｒ３６８の第１のパルスと電圧Ｖ_Ｒ３６８の第２のパルスといった連続するパルスを受け取り得る。さらに、電圧Ｖ_Ｒ３６８の第１のパルスの負の振幅信号の終わりと電圧Ｖ_Ｒ３６８の第２のパルスの正の振幅信号の始まりとの間の時間期間に対応する回路整定時間ｔ_６〜ｔ_７が図３に示される。この時間期間では、受信部内の受信回路は、最初のパルスに続き得るその後のパルスを受け取るのに備えて整定および／またはリセットするための時間を有し得る。

図４は、本発明の教示に従った、受信部１６０または２６０に統合され得る受信回路４００を概略的に示す例示的なブロック図を示す。示される例に示されるように、受信回路４００は、第１の増幅器４１０と、第２の増幅器４３０と、出力回路４６０と、遅延回路４８０と、第１のプレバイアス回路４２０と、第２のプレバイアス回路４５０とを含む。示される例では、第１の増幅器４１０は、入力パルスＵ_ＩＮ４０２を受け取るよう結合されており、第２の増幅器４３０は、第１の増幅器４１０の第１の出力４１２に結合される。第１の増幅器４１０の第１の出力４１２は、入力パルスＵ_ＩＮ４０２と、第２の増幅器４３０の第２の出力４４０とに応答するよう結合される。一例では、入力パルスＵ_ＩＮ４０２は電圧Ｖ_Ｒ３６８に対応する。正のフィードバック信号Ｕ_ＰＦＢ４３２は、第２の増幅器４３０の第２の出力４４０からのフィードバックを第１の増幅器４１０に提供する。出力回路４６０は、第２の出力４４０に応答して出力信号Ｕ_ＯＵＴ４７０を生成するよう結合される。一例では、出力信号Ｕ_ＯＵＴ４７０は、電圧であり、出力電圧Ｖ_ＯＵＴ３７０に対応する。

動作において、第１の増幅器４１０は入力パルスＵ_ＩＮ４０２を増幅する。第２の増幅器４３０は第１の増幅器４１０の第１の出力４１２に結合され、さらに第１の出力４１２を増幅することにより第２の出力４４０を生成する。上で論じたように、正のフィードバック信号Ｕ_ＰＦＢ４３２は、第２の増幅器４３０の第２の出力４４０からのフィードバックを第１の増幅器４１０に提供する。動作において、第１の増幅器４１０が入力パルスＵ_ＩＮ４０２と正のフィードバック信号Ｕ_ＰＦＢ４３２との組合せを受け取った状態で、入力パルスＵ_ＩＮ４０２に応答した第１の出力４１２の変化速度は、本発明の教示に従って、増加される。出力回路４６０は、第２の出力４４０に結合され、第２の出力４４０をしきい値電圧Ｖ_ＴＨに比較することに応答して、出力信号Ｕ_ＯＵＴ４７０を生成する。出力信号Ｕ_ＯＵＴ４７０は論理ハイおよび論理ローレベルを有する電圧であり得る。一例では、第２の出力４４０がしきい値電圧Ｖ_ＴＨよりも大きい場合、出力信号Ｕ_ＯＵＴ４７０は、論理ローであり、第２の出力４４０がしきい値電圧Ｖ_ＴＨよりも小さければ、出力信号Ｕ_ＯＵＴ４７０は論理ハイである。さまざまな例では、出力回路４６０は、本発明の教示に従って、出力信号Ｕ_ＯＵＴ４７０を生成するよう、比較器、インバータ、またはドライバなどを含み得る。

示される例では、第１のプレバイアス回路４２０は、出力信号Ｕ_ＯＵＴ４７０に応答して、第１の出力４１２を第１の値にリセットするよう結合される。図４に示される例において、第１の値はＶ_１である。第１のプレバイアス回路４２０は、第１の出力４１２を第１の値にリセットするよう結合される第１のスイッチＳＷ_１４２２を含み得る。第２のプレバイアス回路４５０は、示されるように、出力信号Ｕ_ＯＵＴ４７０に応答して第２の出力４４０を第２の値にリセットするよう結合される。図４に示される例において、第２の値はＶ_２である。第２のプレバイアス回路４５０は、第２の出力４４０を第２の値にリセットするよう結合される第２のスイッチＳＷ_２４５２を含み得る。

動作において、出力信号Ｕ_ＯＵＴ４７０に応答して第１の出力４１２および第２の出力４４０を第１および第２の値にそれぞれリセットすることは、本発明の教示に従って、ある短い期間内で入力パルスＵ_ＩＮ４０２に続き得るその後の入力パルスを受け取りおよび増幅するよう受信回路４００を準備し得る。いくつかの適用例では、受信回路４００は、電力変換器の状態を示す情報を（入力パルスを介して）受け取っていてもよく、速いストリームの入力パルスに応答するよう構成されてもよい。一例では、これは、本発明の教示に従って、電力変換器の出力量（たとえば出力Ｖ_Ｏ１２０）がさらに厳しく調整されることを可能にする。

一例では、遅延回路４８０は、出力信号Ｕ_ＯＵＴ４７０を受け取るよう結合されており、遅延回路４８０はさらに、出力信号Ｕ_ＯＵＴ４７０に応答するプレバイアス制御信号Ｕ_ＰＲＥ４８２を生成するよう結合される。遅延回路４８０は、第１のプレバイアス回路４２０にさらに結合され得るとともに、第２のプレバイアス回路４５０に結合され得る。遅延回路４８０は、出力信号Ｕ_ＯＵＴ４７０の対応するパルスから遅延されるプレバイアス制御信号Ｕ_ＰＲＥ４８２のパルスを生成するよう結合され得る。一例では、遅延回路４８０は約２０ｎｓだけ出力信号Ｕ_ＯＵＴ４７０を遅延する。一例では、遅延回路４８０は、出力信号Ｕ_ＯＵＴ４７０を遅延することによりプレバイアス制御信号Ｕ_ＰＲＥ４８２を生成するようキャパシタに結合される電流源を含み得る。

図５は、本発明の教示に従った、受信回路４００において用いられ得る増幅器およびプレバイアス回路網の一例を示す概略図を示す。第１の増幅器５１０は第１の増幅器４１０の１つの可能な例である。示される例に示されるように、第１の増幅器５１０はトランジスタＱ_０５０３、Ｑ_１５０５、Ｑ_２５０７、Ｑ_３５０９、Ｑ_４５１１、Ｑ_５５１３、Ｑ_６５１５、Ｑ_７５１７、Ｑ_８５１４およびＱ_９５２６を含む。図５の示される例において、トランジスタＱ_０５０３およびＱ_１５０５はバイポーラ接合トランジスタ（ＢＪＴ）であり、トランジスタＱ_４５１１、Ｑ_５５１３、Ｑ_６５１５およびＱ_７５１７はｐチャネル酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、トランジスタＱ_２５１７、Ｑ_３５０９、Ｑ_８５１４、およびＱ_９５２６はｎチャネルＭＯＳＦＥＴである。

示される例において、第１の増幅器５１０は、単一端の出力を有する差動増幅器を含む。差動増幅器は、それらのベースにて共に結合されるトランジスタＱ_０５０３およびＱ_１５０５を含む。トランジスタＱ_１５０５は、トランジスタＱ_１５０５のエミッタで入力パルスＵ_ＩＮ５０２を受け取るよう結合される。トランジスタＱ_０５０３およびＱ_１５０５のエミッタは差動増幅器の入力端子と考えられ得る。トランジスタＱ_０５０３のエミッタは、接地５０４に結合される一方、トランジスタＱ_１５０５のエミッタは、受信部（たとえば受信部２６０）の誘導ループの一部を含む導体に結合され得る入力ノードに結合される。示される例では、接地５０４は、増幅器およびプレバイアス回路網のすべての他の電圧または電位がそれに対して規定または測定される基準電圧または電位を示す。一例では、誘導ループの一端部は、接地５０４に結合され得、その一方誘導ループの他端部は、導体を介して入力ノードに結合され得る。したがって、入力パルスＵ_ＩＮ５０２は、誘導ループおよび接地５０４の両端の電圧によって実質的に決定され得る。誘導ループに近接して変化する磁界によって、誘導ループの両端に電圧が誘導され得る。誘導ループに近接して変化する磁界が存在しない場合、入力パルスＵ_ＩＮ５０２は実質的に接地５０４である（すなわちトランジスタＱ_１５０５のエミッタが入力パルスを受け取らない）。トランジスタＱ_１５０５は、トランジスタＱ_０５０３と同一であるとともに並列に共に結合される（すなわちベースが共に結合され、エミッタが共に結合され、コレクタが共に結合される）任意の数のトランジスタを示し得る。結果として、同じベース−エミッタ電圧について、トランジスタＱ_１５０５のコレクタ電流は実質的にトランジスタＱ_１５０５が示す数の同一のトランジスタによって乗算されるトランジスタＱ_０５０３のコレクタ電流に等しい。第１の増幅器５１０の示される例では、トランジスタＱ_１５０５は、共に並列に結合される２つの同一のトランジスタ（たとえばＱ_０５０３と同一）を示すので、同じベース−エミッタ電圧の場合、トランジスタＱ_０５０３のコレクタ電流の２倍のコレクタ電流を要求する。

第１の増幅器５１０の第１のブランチは、トランジスタＱ_６５１５、Ｑ_４５１１、Ｑ_２５０７およびＱ_０５０３を含む。第１の増幅器５１０の第２のブランチは、トランジスタＱ_７５１７、Ｑ_５５１３、Ｑ_３５０９およびＱ_１５０５を含む。トランジスタＱ_６５１５およびＱ_７５１７は、第１の増幅器５１０の第１および第２のブランチへ電流を供給する電流源として作用する。一例では、これらのトランジスタは、トランジスタＱ_６５１５のアスペクト比（すなわちトランジスタの長さに対するトランジスタの幅の比）に対するトランジスタＱ_７５１７のアスペクト比の比がトランジスタＱ_１５０５が示す同一のトランジスタの数よりも小さいような態様でサイズ決めされる。第１の増幅器５１０の示される例では、トランジスタＱ_７５１７のアスペクト比は、トランジスタＱ_６５１５のアスペクト比の２倍より小さい。結果として、トランジスタＱ_７５１７が第１の増幅器５１０の第２のブランチに提供し得る電流は、トランジスタＱ_６５１５が第１の増幅器５１０の第１のブランチに提供し得る電流の２倍よりも小さい。

これは第１の増幅器５１０の動作にとって２つの意味合いを持つ。第１に、トランジスタＱ_１５０５のエミッタが入力ノードにて入力パルスを受け取らない場合（すなわちトランジスタＱ_１５０５のベース−エミッタ電圧がトランジスタＱ_０５０３のベース−エミッタ電圧に等しくなる場合）、第１の増幅器５１０の第２のブランチは、トランジスタＱ_１５０５が第１の出力５１２を低下させるという電流の要求を満たすことができない。第１の増幅器５１０を安定化するトランジスタＱ_１５０５の電流要求を満たすためには付加的な電流が必要である。この電流は、第２の増幅器５３０のトランジスタＱ_２３５３５からのものであり、第１の出力５１２がトランジスタＱ_２０５３９をオンにするのに十分でないレベルにあるように（すなわち第２の増幅器５３０の第２のブランチ上に存在するすべての電流を伝える）ように第１の増幅器５１０を整定し得る。

第２の意味合いは、第１の出力５１２を上昇させることを可能にするために、トランジスタＱ_１５０５の電流の要求を低下させるようトランジスタＱ_０５０３およびＱ_１５０５のベース−エミッタ電圧における差が存在する必要があるということである。具体的には、トランジスタＱ_１５０５のベース−エミッタ電圧は、トランジスタＱ_２０５３９をオンにするのに十分なレベルまで第１の出力５１２を上昇させる（かつこれにより出力信号Ｕ_ＯＵＴ５７０を論理ローから論理ハイに遷移する）ためには、トランジスタＱ_０５０３のベース−エミッタ電圧よりもある量だけ小さくなければならない。トランジスタＱ_０５０３およびＱ_１５０５のベース−エミッタ電圧の間の差は、第１の増幅器５１０のオフセットまたは受信回路４００の検出しきい値を考慮し得る。換言すると、入力信号Ｕ_ＩＮ５０２は、このオフセット（検出しきい値）だけ接地５０４を上回るよう上昇して、第１の出力５１２を必要なレベルまで上昇させる必要がある。

実際には、第１の増幅器５１０の出力での信号レベルは、入力パルスＵ_ＩＮ５０２における変化に直ちに反応しない。したがって、第１の出力５１２での信号レベルは、入力パルスＵ_ＩＮ５０２の大きさだけでなく、入力パルスＵ_ＩＮ５０２の継続時間にも依存する。たとえば、より短い入力パルスは、大きさがより小さいより長い入力パルスが作り出すのと同じ第１の出力５１２を作り出すよう、より大きな大きさを有する必要がある。一例では、入力パルスは、トランジスタＱ_２０５３９をオンにするのに必要なレベルに第１の出力５１２を上昇させることが可能なように１５ｎｓの間少なくとも２２ｍＶである必要がある。

示される例では、トランジスタＱ_２５０７およびＱ_３５０９は、同一の幅および長さ（したがって、同一のアスペクト比）を有し、それらのゲートにて共に結合されてカレントミラーを形成する。同様に、トランジスタＱ_４５１１およびＱ_５５１３も、それらのゲートにて結合されカレントミラーを形成する。示される例では、これらのカレントミラーは、第１の増幅器５１０のゲインを増加させる。

図５では、トランジスタＱ_９５２６は、トランジスタＱ_１５０５およびＱ_０５０３についてベース電流を提供するよう電源電圧Ｖ_Ａに結合される。一例では、トランジスタＱ_９５２６は、トランジスタＱ_０５０３およびＱ_１５０５が必要とするよりも多くの電流を供給し得、トランジスタＱ_０５０３およびＱ_１５０５が常に電流を伝えることが可能であることを確実にする。トランジスタＱ_８５１４は接地５０４へと過電流を流すよう結合される。

示される例では、バイアス電圧Ｖ_ＢＩＡＳが、トランジスタＱ_８５１４、Ｑ_１０５２８およびＱ_１２５２４のゲートに結合されるバイアスノードで受け取られる。一例では、バイアス電圧Ｖ_ＢＩＡＳは、別個の回路によって生成されるとともにバイアスノードに提供される、温度の影響を受けない電圧である。バイアス電圧Ｖ_ＢＩＡＳは、第１の増幅器５１０および第２の増幅器５３０についての温度に対して実質的に一定である基準電流を生成するために用いられ得る。さらに、バイアス電圧Ｖ_ＢＩＡＳは、トランジスタＱ_８５１４およびＱ_１２５２４が伝え得る電流の量をセットするよう用いられ得る。示される例では、バイアス電圧Ｖ_ＢＩＡＳは、基準電流Ｉ_ＢＩＡＳを生成するようＱ_１０５２８のゲートに適用され、基準電流Ｉ_ＢＩＡＳはカレントミラーの組合せＱ_１１５２７〜Ｑ_６５１５、Ｑ_１１５２７〜Ｑ_７５１７、Ｑ_１１５２７〜Ｑ_１８５３８およびＱ_１１５２７〜Ｑ_２２５３９を通じて反映され、第１の増幅器５１０および第２の増幅器５３０の第１および第２のブランチについて所望の電流を生成する。この態様において、トランジスタＱ_６５１５、Ｑ_７５１７、Ｑ_１８５３８およびＱ_２２５３９は、第１の増幅器５１０および第２の増幅器５３０の第１および第２のブランチに所望の電流を提供するよう電源電圧Ｖ_Ａに結合される電流源として動作し得る。トランジスタＱ_６、Ｑ_７、Ｑ_１８およびＱ_２２のアスペクト比に依存して、第１の増幅器５１０および第２の増幅器５３０の第１および第２のブランチにおける電流は、基準電流Ｉ_ＢＩＡＳと同じまたは異なり得る。例として、トランジスタＱ_６は、第１の増幅器５３０の第１のブランチにおける電流を基準電流Ｉ_ＢＩＡＳと実質的に同じにするＱ_１１のトランジスタのアスペクト比と同じアスペクト比を有し得る。

以前に論じたように、第１の増幅器についての第１のブランチは、トランジスタＱ_０５０３、Ｑ_２５０７、Ｑ_４５１１およびＱ_６５１５に対応する脚部であり、第２のブランチは、トランジスタＱ_１５０５、Ｑ_３５０９、Ｑ_５５１３およびＱ_７５１７に対応する他の脚部である。第２の増幅器５３０についての第１のブランチは、トランジスタＱ_１４５３２、Ｑ_１５５３３、Ｑ_１６５３４、Ｑ_１７５３７およびＱ_１８５３８に対応する脚部であり、第２のブランチは、トランジスタＱ_１９５３１、Ｑ_２０５３９、Ｑ_２１５３６およびＱ_２２５３９に対応する他の脚部である。Ｑ_６５１５およびＱ_７５１７のトランジスタのアスペクト比は、トランジスタＱ_１８５３８およびＱ_２２５３９のアスペクト比とは異なり得る。この場合、第１の増幅器５１０の第１および第２のブランチにおける電流は、第２の増幅器５３０の第１および第２のブランチにおける電流と異なる。示される例では、第２の増幅器５３０の第１および第２のブランチは、第１の出力５１２上でトランジスタＱ_２０５３９のバイアス電圧（すなわちゲート−ソース電圧）を設定するために重要であり得る同じ電流を有し得る。

第２の増幅器５３０を参照して、トランジスタＱ_２０５３９のバイアス電圧は、トランジスタＱ_２０５３９がオンではない（すなわち第２の増幅器５３０の第２のブランチ上に存在する全電流を伝えない）ような値に設定されるが、それでも入力ノードにて入力パルスが存在しない場合にいくらかの電流を伝える。したがって、トランジスタＱ_２０５３９は、トランジスタＱ_２０５３９のゲート−ソース電圧をトランジスタＱ_２０５３９のしきい値電圧（Ｖ_Ｔ）より若干低い値に設定することにより達成される準しきい値領域で動作していると考えられ得る。これを行う１つの理由は、出力回路５６０のしきい値電圧を上回るよう第２の増幅器５３０の第２の出力５４０を維持することである。そうでなければ、入力パルスが存在しないときにトランジスタＱ_２０５３９が第２の増幅器５３０の第２のブランチ上に存在する全電流を伝えれば、第２の出力５４０は、出力回路５６０のしきい値電圧を下回るよう低下し得、誤って出力信号Ｕ_ＯＵＴ５７０を論理ローから論理ハイに遷移させる。実際には、出力回路５６０は、入力パルスＵ_ＩＮ５０２を受け取ることに応答してのみ出力ロジックハイを生成するべきである。

示される例に示されるように、複数のトランジスタ（特にトランジスタＱ_１９５３１、Ｑ_１４５３２、Ｑ_１５５３３、Ｑ_１６５３４、およびＱ_２３５３５）は、トランジスタＱ_２０５３９のバイアス電圧を設定するよう用いられる。示される例では、トランジスタＱ_１９５３１、Ｑ_１４５３２、Ｑ_１６５３４、およびＱ_２３５３５はすべて同じエリアを有する。これは、同じコレクタ電流について、それらのベース−エミッタ電圧（Ｖ_ＢＥ）が互いに実質的に等しいということを意味する。トランジスタＱ_２３５３５のコレクタ電流は、前述のように、同じアスペクト比を有するトランジスタＱ_１８５３８およびＱ_２２５３９によって、同じ電流を有し得るトランジスタＱ_１４５３２、Ｑ_１６５３４、およびＱ_１９５３１のコレクタ電流とは異なり得る。しかしながら、トランジスタＱ_２３５３５のベース−エミッタ電圧は未だ、トランジスタＱ_１４５３２、Ｑ_１６５３４、およびＱ_１９５３１のＶ_ＢＥに非常に近くあり得る。なぜならば、Ｖ_ＢＥにおける小さな変化はコレクタ電流における大きな変化に相関し得るからである。第１の増幅器５１０および第２の増幅器５３０の第１および第２のブランチにおける電流が（電力散逸を低減するよう）小さいとすると、トランジスタＱ_１５のゲート−ソース電圧は、トランジスタＱ_１５のしきい値電圧に等しく（または非常に近く）なるようにされる。一例では、トランジスタＱ_１５およびＱ_２０は等しいしきい値電圧を有する。これを念頭に置いて、トランジスタＱ_２３５３５のベース電圧は、トランジスタＱ_１４５３２のＶ_ＢＥと、Ｑ_１５５１３ゲート−ソース電圧（すなわちトランジスタＱ_１５のＶ_Ｔ）と、トランジスタＱ_１６５３４のＶ_ＢＥとの和に等しくあり得る。

トランジスタＱ_２３５３５は、（入力ノードにて入力パルスが存在しない場合に）電源電圧Ｖ_Ａから接地５０４に第１の増幅器５１０のトランジスタＱ_１５０５およびＱ_３５０９を経由して流れる電流を伝えるよう結合されるということも知られている。したがって、トランジスタＱ_２０５３９のゲート電圧は、トランジスタＱ_２３５３５（２Ｖ_ＢＥ＋Ｖ_Ｔ）のベース電圧からトランジスタＱ_２３５３５のＶ_ＢＥを引いたものに等しい。すなわち、トランジスタＱ_２０５３９のゲート電圧はＶ_ＢＥ＋Ｖ_Ｔである。前述のように、トランジスタＱ_１９５３１のＶ_ＢＥは、実質的にトランジスタＱ_１４５３２、Ｑ_１６５３４およびＱ_２３５３５のＶ_ＢＥと同じである。トランジスタＱ_１９５３１（抵抗器Ｒ_１５８４およびＲ_２５８６によって形成される）のコレクタと、ベースと、エミッタとの間に抵抗分割器が存在するので、トランジスタＱ_１９５３１のコレクタ電圧が、トランジスタＱ_２０５３９のソース電圧でもある（１＋Ｒ_１／Ｒ_２）Ｖ_ＢＥになる。示される例では、抵抗器Ｒ_１５８４は５００ｋΩであり、抵抗器Ｒ_２５８６は３ＭΩであり、したがって、トランジスタＱ_１９５３１のコレクタ電圧はＶ_ＢＥ＋Ｖ_ＢＥ／６である。したがって、トランジスタＱ_２０５３９のゲート−ソース電圧はおおよそＶ_Ｔ−Ｖ_ＢＥ／６である。示される例では、トランジスタＱ_１４５３２、Ｑ_１６５３４、Ｑ_１９５３１およびＱ_２３５３５のＶ_ＢＥは約０．６５Ｖであるので、トランジスタＱ_２０５３９のゲート−ソース電圧は、トランジスタＱ_２０５３９のしきい値電圧よりも低い約１００ｍＶである。トランジスタＱ_２０５３９のゲート電圧が、（適切な入力パルスで入力ノードにて発生する）トランジスタＱ_２０のしきい値電圧以上である量だけトランジスタＱ_２０５３９のソース電圧よりも高く上昇するまで、第２の出力５４０は出力回路５６０のしきい値よりも大きいままであり、その結果、出力信号Ｕ_ＯＵＴ５７０は論理ローのままである。

入力パルスが入力ノード（すなわちトランジスタＱ_１５０５のエミッタ）で受け取られると、トランジスタＱ_１５０５のベース−エミッタ電圧は減少し、トランジスタＱ_１５０５についてコレクタ電流がより低くなる。これに応答して、第１の出力５１２は上昇し始める。トランジスタＱ_２０５３９のゲート−ソース電圧がトランジスタＱ_２０５３９のしきい値電圧よりも高くなるようなレベルに第１の出力５１２が到達すると、トランジスタＱ_２０５３９はオンになり、第２の増幅器５３０の第２のブランチ上に存在する電流のすべてを伝える。その後、第２の出力５４０は、低下し始め、出力回路５６０のしきい値を下回り得、これにより、出力信号Ｕ_ＯＵＴ５７０を論理ローから論理ハイまで遷移する。

入力パルスＵ_ＩＮ５０２が消えた後でも、第１の出力５１２は、トランジスタＱ_２０５３９をオンに維持するのに十分長くハイのままであり得る。同様に、第２の出力５４０は、所望よりも長い間、出力信号Ｕ_ＯＵＴ５７０を論理ハイに維持するのに十分長くローのままであり得る。したがって、その後の入力パルスが初期入力パルスの後であまりにも速く到達した場合、第１の増幅器５１０および第２の増幅器５３０は、その後のパルスに適切に反応する準備がされていない場合がある。

この起こり得る問題に対応するために、第１のプレバイアス回路５２０は、電流を第１の出力５１２から引くことにより、第１の出力５１２を第１の初期値に戻すまたはリセットするよう動作し得、これにより第１の初期値に向かって第１の出力５１２を下げる。示される例では、遅延回路５８０は、第１の出力５１２を第１の初期値にリセットすることから、第１のプレバイアス回路５２０を遅延する。具体的には、遅延回路５８０は、出力信号Ｕ_ＯＵＴ５７０を遅延させることによりプレバイアス制御信号Ｕ_ＰＲＥ５８２を生成するとともに、プレバイアス制御信号Ｕ_ＰＲＥ５８２を第１のプレバイアス回路５２０に提供してトランジスタＱ_１３５２２をオンにする。第１の初期値は、入力ノードに入力パルスが存在しない場合、トランジスタＱ_２０５３９のゲート電圧であり得る。換言すると、第１の初期値は、上で論じたようにＶ_ＢＥ＋Ｖ_Ｔであり得る。遅延回路５８０はさらにプレバイアス制御信号Ｕ_ＰＲＥ５８２を第２のプレバイアス回路５５０に提供してトランジスタＱ_２４５５２をオンにし、次いで、示されるように第２の出力５４０を第２の初期値に上昇させる。

図４において論じる際に、正のフィードバック信号４３２は、第２の増幅器４３０の第２の出力４４０からの正のフィードバック信号Ｕ_ＰＦＢ４３２を第１の増幅器４１０に与えた。図５は、正のフィードバック信号Ｕ_ＰＦＢ４３２を提供するよう実現され得る回路網の一例を示す。具体的には、トランジスタＱ_２１５３６のゲートとドレインとの間の寄生容量Ｃ_ＤＧ５４１は、第２の出力５４０をトランジスタＱ_５５１３のゲートに結合する。トランジスタＱ_２０５３９のゲート−ソース電圧が増加し、トランジスタＱ_２０５３９が第１の出力５１２の増加に応答してより多くの電流を伝えると、第２の出力５４０が低下する。第２の出力５４０が（寄生容量Ｃ_ＤＧ５４１を介して）トランジスタＱ_５５１３のゲートに結合されるので、トランジスタＱ_５５１３のゲート電圧が、トランジスタＱ_５５１３のソース電圧に対してより負になる。これは、ｐチャネルＭＯＳＦＥＴの場合、トランジスタがより多くの電流を伝えるということを意味する。したがって、トランジスタＱ_５５１３は、より多くの電流を伝えて、第１の出力５１２がより速い速度で増加するようにする。この態様において、図４の正のフィードバック信号Ｕ_ＰＦＢ４３２が、本発明の教示に従って、第２の出力５４０から寄生容量Ｃ_ＤＧ５４１を通って第１の増幅器５１０に提供される。したがって、本発明の教示に従うと、第１の増幅器５１０は、入力パルスＵ_ＩＮ５０２と、第２の出力５４０からの正のフィードバック信号とを受け取る際に、トランジスタＱ_２０５３９をオンにするのに必要なレベルへ第１の出力５１２を上昇させるためにより速い応答時間を有し得る。

要約書に記載されるものを含む、本発明の示される例の上記の記載は、網羅的になるように意図されず、または開示されるそのものの形態に限定されることを意図されない。本発明の特定の実施例および本発明に関する例は、本願明細書において例示的な目的で記載されており、本発明のより広い精神および範囲から逸脱することなく、さまざまな均等な修正例が可能である。実際は、特定の例示的な電圧、電流、周波数、電力範囲値、時間などは、説明目的で提供されるものであり、他の値も本発明の教示に従った他の実施例および例において用いられてもよいということが理解されるであろう。

１００ 同期フライバックスイッチモード電力変換器、１０４ 一次接地、１０６ クランプ、１１０ 一次巻線、１１２ 二次巻線、１２３ 負荷、１２４ エネルギー伝達要素、１２６ 同期整流回路、１４０ 集積回路コントローラ、１４２ 一次ダイ、１４４ 二次ダイ、１４６ 通信リンク、１５２ 感知回路、１６０ 受信部、１６２ 送信部、Ｓ１ スイッチ。

Claims (22)

1. 電力変換器コントローラにおける使用のための受信回路であって、
   入力パルスを受け取るよう結合される第１の増幅器と、
   前記第１の増幅器の第１の出力に結合される第２の増幅器とを含み、前記第１の出力は、前記入力パルスに応答するとともに前記第２の増幅器の第２の出力に結合されており、前記受信回路はさらに、
   前記第２の出力に応答して出力信号を生成するよう結合される出力回路と、
   前記出力信号に応答して前記第１の出力を第１の値にリセットするよう結合される第１のプレバイアス回路と、
   前記出力信号に応答して前記第２の出力を第２の値にリセットするよう結合される第２のプレバイアス回路とを含む、受信回路。
2. 前記出力信号を受け取るよう結合される遅延回路をさらに含み、前記遅延回路は前記出力信号に応答してプレバイアス制御信号を生成するよう結合されており、前記遅延回路は、前記第１のプレバイアス回路と前記第２のプレバイアス回路とに結合される、請求項１に記載の受信回路。
3. 前記遅延回路は、前記出力信号の対応するパルスから前記入力パルスの少なくともあるパルス幅だけ遅延される前記プレバイアス制御信号のパルスを生成するよう結合される、請求項２に記載の受信回路。
4. 前記遅延回路はキャパシタに結合される電流源を含む、請求項２に記載のコントローラ。
5. 前記第１のプレバイアス回路は、前記第１の出力を前記第１の値にリセットするよう結合される第１のスイッチを含む、請求項１に記載の受信回路。
6. 前記第２のプレバイアス回路は、前記第２の出力を前記第２の値にリセットするよう結合される第２のスイッチを含む、請求項１に記載の受信回路。
7. 前記第２の増幅器は、前記第１の増幅器の前記第１の出力によって制御されるように結合される第２の増幅器スイッチを含み、前記第１の値は前記第２の増幅器スイッチのターンオン値の直下である、請求項１に記載の受信回路。
8. 前記第１の増幅器は、ベースにて共に結合される第１のトランジスタおよび第２のトランジスタを有する差動増幅器を含み、前記第１のトランジスタは、前記第１のトランジスタのエミッタにて前記入力パルスを受け取る、請求項１に記載のコントローラ。
9. 前記出力回路は前記第２の増幅器の出力をしきい値電圧と比較するよう結合されるインバータを含み、前記インバータはさらに前記出力信号を出力するよう結合される、請求項１に記載のコントローラ。
10. 電力変換器であって、
    エネルギー伝達要素と、
    前記エネルギー伝達要素に結合されるとともに前記電力変換器の入力に結合されるスイッチと、
    前記スイッチのスイッチングを制御して前記電力変換器の入力から前記電力変換器の出力への前記エネルギー伝達要素を介したエネルギー伝達を制御するよう結合されるコントローラ回路とを含み、前記コントローラ回路は受信回路を含み、前記受信回路は、
    入力パルスを受け取るよう結合される第１の増幅器と、
    前記第１の増幅器の第１の出力に結合される第２の増幅器とを含み、前記第１の出力は、前記入力パルスに応答するとともに前記第２の増幅器の第２の出力に結合されており、前記受信回路はさらに、
    前記第２の出力に応答して出力信号を生成するよう結合される出力回路を含む、電力変換器。
11. 前記電力変換器の一次側と前記電力変換器の二次側との間に結合される磁気的に結合される通信リンクをさらに含み、前記第１の増幅器は、前記磁気的に結合される通信リンクを介して前記入力パルスを受け取るよう結合される、請求項１０に記載の電力変換器。
12. 前記スイッチは前記出力信号に応答するよう結合される、請求項１０に記載の電力変換器。
13. 前記受信回路は、
    前記出力信号に応答して前記第１の出力を第１の値にリセットするよう結合される第１のプレバイアス回路と、
    前記出力信号に応答して前記第２の増幅器の第２の出力を第２の値にリセットするよう結合される第２のプレバイアス回路とをさらに含む、請求項１０に記載の電力変換器。
14. 前記出力信号を受け取るよう結合される遅延回路をさらに含み、前記遅延回路は前記出力信号に応答してプレバイアス制御信号を生成するよう結合されており、前記遅延回路は、前記第１のプレバイアス回路と前記第２のプレバイアス回路とに結合される、請求項１３に記載の電力変換器。
15. 前記遅延回路は、前記出力信号の対応するパルスから前記入力パルスの少なくともあるパルス幅だけ遅延される前記プレバイアス制御信号のパルスを生成するよう結合される、請求項１４に記載の電力変換器。
16. 前記第１のプレバイアス回路は、前記第１の出力を前記第１の値にリセットするよう結合される第１のスイッチを含む、請求項１３に記載の電力変換器。
17. 前記第２のプレバイアス回路は、前記第２の出力を前記第２の値にリセットするよう結合される第２のスイッチを含む、請求項１３に記載の電力変換器。
18. 前記第２の増幅器は、前記第１の増幅器の前記第１の出力によって制御されるように結合される第２の増幅器スイッチを含み、前記第１の出力の第１の値は、前記受信回路において前記入力パルスが存在しない場合、前記第２の増幅器スイッチのターンオン値の直下である、請求項１０に記載の電力変換器。
19. 前記第１の増幅器は、ベースにて共に結合される第１のトランジスタおよび第２のトランジスタを有する差動増幅器を含み、前記第１のトランジスタは、前記第１のトランジスタのエミッタにて前記入力パルスを受け取る、請求項１０に記載の電力変換器。
20. 前記出力回路は前記第２の増幅器の出力をしきい値電圧と比較するよう結合されるインバータを含み、前記インバータはさらに前記出力信号を出力するよう結合される、請求項１０に記載の電力変換器。
21. 前記受信回路は送信部から前記入力パルスを受け取るよう結合されており、前記受信回路は別個の半導体ダイ上に配置される、請求項１０に記載の電力変換器。
22. 前記受信回路は第１のダイ上に配置され、前記送信部は第２のダイ上に配置され、前記第１のダイは前記電力変換器の一次側に配置され、前記送信部は前記電力変換器の二次側に配置される、請求項２１に記載の電力変換器。