CN103426724B - 用于调整晶圆翘曲的方法和装置 - Google Patents

用于调整晶圆翘曲的方法和装置 Download PDF

Info

Publication number
CN103426724B
CN103426724B CN201210480122.6A CN201210480122A CN103426724B CN 103426724 B CN103426724 B CN 103426724B CN 201210480122 A CN201210480122 A CN 201210480122A CN 103426724 B CN103426724 B CN 103426724B
Authority
CN
China
Prior art keywords
wafer
warpage
holding station
adjustment
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210480122.6A
Other languages
English (en)
Other versions
CN103426724A (zh
Inventor
黄晖闵
林志伟
吕文雄
郑明达
刘重希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103426724A publication Critical patent/CN103426724A/zh
Application granted granted Critical
Publication of CN103426724B publication Critical patent/CN103426724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了用于调整晶圆翘曲的方法和装置，该方法包括提供具有中心部分和边缘部分的晶圆以及提供其上具有用于保持晶圆的保持区的保持台。将晶圆放置在保持台上，其中中心部分高于边缘部分，此后将晶圆按压在保持区上，使得晶圆通过自吸力吸引并保持在保持台上。根据晶圆的翘曲量，以预定温度和预定时间加热晶圆以实现基本平坦的晶圆或预定的晶圆水平面。

Description

用于调整晶圆翘曲的方法和装置
技术领域
本发明涉及半导体领域，更具体地，涉及用于调整晶圆翘曲的方法和装置。
背景技术
在先进技术半导体器件(诸如三维集成电路(3D IC))的制造中使用复合晶圆。晶圆翘曲是影响制造产量的因素。
发明内容
根据本发明的一个方面，提供了一种调整晶圆的翘曲的方法，包括：提供具有中心部分和边缘部分的晶圆；提供其上具有用于保持晶圆的保持区的保持台；将晶圆放置在所述保持台上，其中中心部分高于边缘部分；将晶圆按压到保持区上，使得晶圆通过自吸力而吸引并保持在保持台上；以及根据晶圆的翘曲量，以预定温度和预定时间加热晶圆，从而实现基本平坦的晶圆。
优选地，晶圆是复合晶圆。
更优选地，复合晶圆包括硅衬底和设置在硅衬底上的聚合物层。
更优选地，该方法进一步包括：在将晶圆放置在保持台上之前，以聚合物的玻璃转变温度(Tg)的温度或者高于该温度的温度加热晶圆以软化聚合物层。
优选地，保持台的保持区具有凹陷轮廓。
更优选地，保持区具有适合于具有预定翘曲轮廓的晶圆的预定凹陷轮廓，以减少晶圆中的对应翘曲量，从而实现基本平坦的晶圆或预定的晶圆水平面。
优选地，晶圆通过自吸力保持在保持台上而不使用其他力或附加结构。
优选地，预定温度在大约30摄氏度到大约300摄氏度之间，以及预定时间在大约1秒到大约7200秒之间。
优选地，该方法进一步包括：在将晶圆放置在保持台上之前，加热晶圆以软化晶圆。
优选地，该方法进一步包括：在加热晶圆之后，冷却晶圆至室温。
根据本发明的另一方面，提供了一种调整复合晶圆的翘曲的方法，包括：将具有凸起轮廓的复合晶圆放置到具有凹陷状保持区的保持台上，其中晶圆的凸起轮廓朝上定向；将晶圆按压在保持区上，直至晶圆具有凹陷轮廓并通过自吸力保持在保持台上；根据晶圆的翘曲量，以预定温度和预定时间加热晶圆，从而实现基本平坦的晶圆；以及冷却晶圆。
优选地，晶圆通过自吸力保持在保持台上而不使用其他力或附加结构。
优选地，复合晶圆包括硅衬底和设置在硅衬底上的聚合物层。
优选地，该方法进一步包括：在将复合晶圆放置到保持台上之前，以聚合物的玻璃转变温度(Tg)的温度或者高于该温度的温度加热复合晶圆以软化聚合物层。
优选地，保持区具有适合于具有预定翘曲轮廓的晶圆的预定凹陷轮廓，以减少晶圆中的对应翘曲量，从而实现基本平坦的晶圆或预定的晶圆水平面。
优选地，预定温度在大约30摄氏度到大约300摄氏度之间，以及预定时间在大约1秒到大约7200秒之间。
根据本发明的又一方面，提供了一种调整晶圆的翘曲的装置，包括：具有用于保持晶圆的保持区的保持台，晶圆具有中心部分和边缘部分；以及加热器，用于当中心部分高于边缘部分的晶圆被按压在保持区上并通过吸力保持在保持台上时，根据晶圆的翘曲量，以预定时间和预定温度加热晶圆，从而实现基本平坦的晶圆。
优选地，保持区具有凹陷轮廓。
优选地，保持区具有适合于具有预定翘曲轮廓的晶圆的预定凹陷轮廓，以减少晶圆中的对应翘曲量，从而实现基本平坦的晶圆或预定的晶圆水平面。
优选地，吸力包括自吸力。
根据本发明的又一方面，提供了一种调整晶圆的翘曲的方法，包括：提供具有中心部分和边缘部分的晶圆；提供其上具有用于保持晶圆的保持区的保持台；将晶圆放置在保持台上，中心部分高于边缘部分；将晶圆压按到保持区上，使得晶圆通过晶圆的相对侧之间的压差而吸引并保持在保持台上；以及根据晶圆的翘曲量，以预定温度和预定时间加热晶圆，从而实现基本平坦的晶圆。
附图说明
当阅读附图时，根据以下详细描述更好地理解本公开的实施例。需要强调的是，根据工业的标准实践，各种部件没有按比例绘制。事实上，为了讨论的清楚，可以任意地增加或减小各种部件的尺寸。
图1是根据本公开的各种实施例的复合晶圆的截面图。
图2是图1的复合晶圆具有翘曲的截面图。
图3是根据本公开的各种实施例的用于将晶圆保持按压在其上来使晶圆变平的保持台的立体图。
图4是根据本公开的各种实施例的图3的保持台的俯视图。
图5是根据本公开的各种实施例的图3的保持台的截面图。
图6是根据本公开的各种实施例的具有翘曲的晶圆被放置在保持台上的示意性侧视图。
图7是根据本公开的各种实施例的晶圆被按压在保持台上并保持在其上的示意性侧视图。
图8是根据本公开的各种实施例的变平的复合晶圆的示意性侧视图。
图9是根据本公开的各种实施例的调整晶圆翘曲的方法的流程图。
具体实施方式
在下文的描述中，提出了许多具体细节以提供对本公开实施例的彻底理解。然而，本领域技术人员应该意识到，本公开的实施例可以在没有这些具体细节的情况下实现。在一些情况下，为了避免不必要地模糊本公开的实施例，没有详细描述已知的结构和工艺。
本说明书中的“一个实施例”或“实施例”是指结合实施例描述的特定部件、结构或特性包括在本公开的至少一个实施例中。因此，本说明书中出现的短语“在一个实施例中”或“在实施例中”不是必须指同一个实施例。此外，在一个或更多的实施例中，可以以任何适当的方式组合特定部件、结构或特性。应该理解，以下的附图没有按比例绘制；相反，这些附图仅用于说明。
图1是根据一些实施例的复合晶圆20的截面图。复合晶圆20包括在硅衬底40之上形成的聚合物层30。在复合晶圆20的制造过程中和/或在后续工艺期间，晶圆20可能受到高温(例如，1000-1100摄氏度)。
如图2所示，当复合晶圆20冷却到诸如室温的较低温度时，在晶圆中可能产生翘曲，晶圆具有翘曲h(例如，0.5mm-1mm)。翘曲可能由可具有热膨胀系数(CTE)为4的硅衬底40与可具高于4的CTE的聚合物层30之间CTE差所引起。翘曲或晶圆平坦度是一个考虑因素，因为诸如光刻的后续工艺对于平坦度可能具有高灵敏度并且基本上不平坦的晶圆会使后续器件制造和测试工艺复杂，这可能对制造产量产生不利影响。
图3示出了根据本公开各种实施例的用于在其上保持晶圆20以使晶圆20变平的保持台70。晶圆20可以是单衬底晶圆(诸如硅衬底晶圆)或者是具有形成在硅衬底上的聚合物层的复合晶圆。一个或多个实施例不限于使用基于聚合物的复合晶圆，并且其他材料也可以用于复合晶圆。
图4是根据本公开各种实施例的保持台70的俯视图，图5是保持台的截面图。保持台70可包括一片式结构或多片式结构，并且可以由金属(诸如铝、铜、钢等)或者无孔材料(诸如陶瓷)制成。保持台70可具有正方形或长方形的形状。上述配置仅仅是实例，在一些实施例中存在各种可选的应用配置。
形成保持台70使其作为整体可以通过加热器而加热至预定温度，其中为了简单起见而没有示出加热器。在一些实施例中，例如，保持台70可以设置有电加热器，并且其可以被冷却和加热。然后，加热的保持台70可以加热晶圆20。
保持台70其上具有保持区80。保持区80具有通常凹陷的轮廓和光滑的表面，并且被配置为在晶圆放置在保持区80上然后被按压在其上时产生将晶圆保持至保持台的吸力(空气压差)。保持区80包括不同的凹陷轮廓，以适合于具有不同翘曲轮廓的晶圆。换句话说，根据本公开的实施例，保持区80具有适用于具有预定翘曲轮廓的晶圆的预定凹陷轮廓，来减少晶圆中的相应翘曲量以实现基本平坦的晶圆。根据本公开的实施例，可以制造每一个均具有不同翘曲轮廓的多个保持台70以适应具有不同翘曲程度和晶圆水平面(level)的无数晶圆。
图6示出了将晶圆放置到保持台上的操作，晶圆具有中心部分40a和边缘部分40b。根据一个实施例，晶圆被放置在保持台70上，其中中心部分40a高于边缘部分40b。如图7所示，晶圆20然后被按压在保持区80上。这使得晶圆20通过自吸力而被吸引并保持在保持台70上，或者换句话说，由于晶圆40顶部的压力和保持台70与晶圆20之间的压力之间的空气压差而向晶圆施加向下的力。在一些实施例中，晶圆20和保持区80的光滑表面之间的空气被清除，以获得好的吸力。当晶圆20被按压时，晶圆20将具有稍微凹陷的轮廓，这与保持区80的凹陷轮廓相匹配。在一个实施例中，晶圆20被手动地按压在保持区上，诸如通过技术人员。在另一个实施例中，晶圆20被自动地按压在保持区上，诸如通过机械臂。在一些实施例中，晶圆20通过自吸力吸引并保持在保持台70上，而不使用其他力或附加结构。在一些实施例中，晶圆20通过晶圆20两侧之间的压差吸引并保持在保持台70上，而不使用其他力或附加结构。
在晶圆20按压并保持在保持台70上之后，如图7中的90所示意性示出的，晶圆20的翘曲通过加热修复，其中在一些实施例中，晶圆20通过保持台70中的加热器加热，和/或在又一些实施例中，晶圆20通过通过外部加热器加热。外部加热器源可包括紫外线(UV)、红外线(IR)或微波器件等。结果是晶圆20的翘曲量逐渐减少。根据晶圆的翘曲量，以预定温度和预定时间加热晶圆20以实现图8所示基本平坦的晶圆。在另一示例性实施例中，根据晶圆的翘曲量，以预定温度和预定时间加热晶圆20以实现预定的晶圆水平面。晶圆20被加热的温度取决于晶圆的翘曲轮廓以及复合晶圆中的复合材料体积比。根据一个实施例，预定温度的范围在大约30摄氏度到大约300摄氏度之间，并且预定时间从大约1秒到大约7200秒。根据另一个实施例，复合晶圆20包括硅衬底上的聚合物层，预定温度的范围在大约90摄氏度到大约200摄氏度之间，并且预定时间从大约1秒到大约3600秒。然后，晶圆20被冷却到较低温度，诸如室温。冷却方法不限，但是在一些实施例中推荐使用电子冷却设备。在一些实施例中，用于加热/保持晶圆的温度和时间是预定的，例如对具有各种翘曲程度或轮廓的多个晶圆进行实验，确定每个轮廓的最佳温度和时间，将最佳温度和时间存储在查找表中以在实际晶圆要被变平时访问查找表。
如果复合晶圆的翘曲量h相对较大，例如从大约1mm到大约2mm，则在晶圆20放置到保持台70上的操作之前，可以将晶圆20加热而软化。根据一个实施例，晶圆20可以以复合材料的玻璃转变温度(Tg)或者该温度之上的温度进行加热以软化晶圆中的复合材料。根据另一个实施例，晶圆20可以以聚合物的玻璃转变温度(Tg)或者该温度之上的温度进行加热软化聚合物层。
图9示出了根据本公开各种实施例的调整晶圆翘曲的方法900的流程图。参照图9，方法包括操作910，其中提供具有中心部分和边缘部分的晶圆。在操作920中，提供其上具有用于保持晶圆的保持区的保持台。在操作930中，晶圆放置在保持台上，其中中心部分高于边缘部分。方法900进一步包括操作940，其中晶圆被按压在保持区上，使得晶圆通过吸引方式吸引并保持在保持台上。在操作950中，根据晶圆的翘曲量，以预定温度和预定时间加热晶圆以实现基本平坦的晶圆。在另一示例性实施例中，根据晶圆的翘曲量，以预定温度和预定时间加热晶圆以实现预定的晶圆水平面。
应该理解，可以在图9所示的操作910-950之前、期间或之后执行附加工艺，以完成复合晶圆平坦化工艺，但是为了简单而在本文没有讨论这些附加工艺。
在前面详细的描述中，已经描述了特定的示例性实施例。然而，对于本领域的技术人员显而易见的是可以另外进行各种修改、结构、工艺和变化而不背离本公开的更广泛的精神和范围。因此，说明书和附图应被视为说明性的而不是限制性的。应当理解，本公开的实施例可以使用各种其他组合和环境，并且能够在权利要求的范围内变化或修改。

Claims (20)

1.一种调整晶圆的翘曲的方法，所述方法包括：
提供具有中心部分和边缘部分的晶圆；
提供其上具有用于保持所述晶圆的保持区的保持台；
将所述晶圆放置在所述保持台上，其中所述中心部分高于所述边缘部分；
将所述晶圆按压到所述保持区上，使得所述晶圆通过自吸力而吸引并保持在所述保持台上；以及
根据所述晶圆的翘曲量，以预定温度和预定时间加热所述晶圆，从而实现基本平坦的晶圆。
2.根据权利要求1所述的调整晶圆的翘曲的方法，其中，所述晶圆是复合晶圆。
3.根据权利要求2所述的调整晶圆的翘曲的方法，其中，所述复合晶圆包括硅衬底和设置在所述硅衬底上的聚合物层。
4.根据权利要求3所述的调整晶圆的翘曲的方法，进一步包括：在将所述晶圆放置在所述保持台上之前，以聚合物的玻璃转变温度(Tg)的温度或者高于该温度的温度加热所述晶圆以软化所述聚合物层。
5.根据权利要求1所述的调整晶圆的翘曲的方法，其中，所述保持台的所述保持区具有凹陷轮廓。
6.根据权利要求5所述的调整晶圆的翘曲的方法，其中，所述保持区具有适合于具有预定翘曲轮廓的晶圆的预定凹陷轮廓，以减少所述晶圆中的对应翘曲量，从而实现基本平坦的晶圆或预定的晶圆水平面。
7.根据权利要求1所述的调整晶圆的翘曲的方法，其中，所述晶圆通过自吸力保持在所述保持台上而不使用其他力或附加结构。
8.根据权利要求1所述的调整晶圆的翘曲的方法，其中，所述预定温度在30摄氏度到300摄氏度之间，以及所述预定时间在1秒到7200秒之间。
9.根据权利要求1所述的调整晶圆的翘曲的方法，进一步包括：在将所述晶圆放置在所述保持台上之前，加热所述晶圆以软化所述晶圆。
10.根据权利要求1所述的调整晶圆的翘曲的方法，进一步包括：在加热所述晶圆之后，冷却所述晶圆至室温。
11.一种调整复合晶圆的翘曲的方法，所述方法包括：
将具有凸起轮廓的复合晶圆放置到具有凹陷状保持区的保持台上，其中所述晶圆的凸起轮廓朝上定向；
将所述晶圆按压在所述保持区上，直至所述晶圆具有凹陷轮廓并通过自吸力保持在所述保持台上；
根据所述晶圆的翘曲量，以预定温度和预定时间加热所述晶圆，从而实现基本平坦的晶圆；以及
冷却所述晶圆。
12.根据权利要求11所述的调整复合晶圆的翘曲的方法，其中，所述晶圆通过自吸力保持在所述保持台上而不使用其他力或附加结构。
13.根据权利要求11所述的调整复合晶圆的翘曲的方法，其中，所述复合晶圆包括硅衬底和设置在所述硅衬底上的聚合物层。
14.根据权利要求13所述的调整复合晶圆的翘曲的方法，进一步包括：在将所述复合晶圆放置到所述保持台上之前，以聚合物的玻璃转变温度(Tg)的温度或者高于该温度的温度加热所述复合晶圆以软化所述聚合物层。
15.根据权利要求11所述的调整复合晶圆的翘曲的方法，其中，所述保持区具有适合于具有预定翘曲轮廓的晶圆的预定凹陷轮廓，以减少所述晶圆中的对应翘曲量，从而实现基本平坦的晶圆或预定的晶圆水平面。
16.根据权利要求11所述的调整复合晶圆的翘曲的方法，其中，所述预定温度在30摄氏度到300摄氏度之间，以及所述预定时间在1秒到7200秒之间。
17.一种调整晶圆的翘曲的装置，所述装置包括：
具有用于保持所述晶圆的保持区的保持台，所述晶圆具有中心部分和边缘部分；以及
加热器，用于当所述中心部分高于所述边缘部分的所述晶圆被按压在所述保持区上并通过自吸力保持在所述保持台上时，根据所述晶圆的翘曲量，以预定时间和预定温度加热所述晶圆，从而实现基本平坦的晶圆。
18.根据权利要求17所述的调整晶圆的翘曲的装置，其中，所述保持区具有凹陷轮廓。
19.根据权利要求17所述的调整晶圆的翘曲的装置，其中，所述保持区具有适合于具有预定翘曲轮廓的晶圆的预定凹陷轮廓，以减少所述晶圆中的对应翘曲量，从而实现基本平坦的晶圆或预定的晶圆水平面。
20.一种调整晶圆的翘曲的方法，所述方法包括：
提供具有中心部分和边缘部分的晶圆；
提供其上具有用于保持所述晶圆的保持区的保持台；
将所述晶圆放置在所述保持台上，其中所述中心部分高于所述边缘部分；
将所述晶圆压按到所述保持区上，使得所述晶圆通过所述晶圆的相对侧之间的压差而吸引并保持在所述保持台上；以及
根据所述晶圆的翘曲量，以预定温度和预定时间加热所述晶圆，从而实现基本平坦的晶圆。
CN201210480122.6A 2012-05-18 2012-11-22 用于调整晶圆翘曲的方法和装置 Active CN103426724B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/475,790 2012-05-18
US13/475,790 US9576830B2 (en) 2012-05-18 2012-05-18 Method and apparatus for adjusting wafer warpage

Publications (2)

Publication Number Publication Date
CN103426724A CN103426724A (zh) 2013-12-04
CN103426724B true CN103426724B (zh) 2016-09-21

Family

ID=49581576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210480122.6A Active CN103426724B (zh) 2012-05-18 2012-11-22 用于调整晶圆翘曲的方法和装置

Country Status (2)

Country Link
US (1) US9576830B2 (zh)
CN (1) CN103426724B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224258B2 (en) 2013-03-22 2019-03-05 Applied Materials, Inc. Method of curing thermoplastics with microwave energy
JP6191534B2 (ja) 2014-05-01 2017-09-06 信越半導体株式会社 ウエハのそりの評価方法及びウエハの選別方法
CN104538331B (zh) * 2014-12-12 2018-06-05 通富微电子股份有限公司 一种晶圆翘曲处理的装置及方法
US9859139B2 (en) 2015-07-14 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC bump height metrology APC
CN109564908B (zh) * 2017-02-13 2022-06-24 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN110416110A (zh) * 2018-04-28 2019-11-05 北京北方华创微电子装备有限公司 Sog片预处理方法、sog片传输方法、系统及翘曲度检测装置
CN109473380A (zh) * 2018-10-26 2019-03-15 志圣科技（广州）有限公司 晶圆加工机台及其加工方法
WO2021068222A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Methods for wafer warpage control
KR20210044654A (ko) * 2019-10-15 2021-04-23 에스케이하이닉스 주식회사 웨이퍼 지지 구조체
JP7305276B2 (ja) * 2019-10-16 2023-07-10 株式会社ディスコ 被加工物の保持方法
US11929260B2 (en) 2021-08-24 2024-03-12 Applied Materials, Inc. Low warpage curing methodology by inducing curvature
CN113681456A (zh) * 2021-08-26 2021-11-23 河北同光晶体有限公司 用于解决碳化硅晶圆化学机械抛光后产生局部高点的方法、陶瓷盘、化学机械抛光装置
CN114293263A (zh) * 2021-12-30 2022-04-08 广东省科学院半导体研究所 防止高温热退火下表面分解和杂质并入的保护装置及方法
TWI808793B (zh) * 2022-06-15 2023-07-11 印能科技股份有限公司 利用氣體充壓以抑制載板翹曲之排氣治具裝置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315872A (zh) * 2007-05-28 2008-12-03 海力士半导体有限公司 处理晶片的热处理设备和热处理晶片的方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811082A (en) 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5075253A (en) 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US5380681A (en) 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US6002177A (en) 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US6213376B1 (en) 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6271059B1 (en) 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US6461895B1 (en) 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6229216B1 (en) 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
US6243272B1 (en) 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
DE60037188T2 (de) 2000-08-29 2008-10-02 Qimonda Dresden Gmbh & Co. Ohg Verfahren zum Betreiben eines Suszeptors für Halbleiterscheiben
US6355501B1 (en) 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
US6413321B1 (en) * 2000-12-07 2002-07-02 Applied Materials, Inc. Method and apparatus for reducing particle contamination on wafer backside during CVD process
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
DE10200399B4 (de) 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6661085B2 (en) 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6600222B1 (en) 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US6790748B2 (en) 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US6908565B2 (en) 2002-12-24 2005-06-21 Intel Corporation Etch thinning techniques for wafer-to-wafer vertical stacks
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US6946384B2 (en) 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
US7320928B2 (en) 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7307005B2 (en) 2004-06-30 2007-12-11 Intel Corporation Wafer bonding with highly compliant plate having filler material enclosed hollow core
US7087538B2 (en) 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
JP4600655B2 (ja) * 2004-12-15 2010-12-15 セイコーエプソン株式会社 基板保持方法
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7557597B2 (en) 2005-06-03 2009-07-07 International Business Machines Corporation Stacked chip security
JP4841873B2 (ja) * 2005-06-23 2011-12-21 大日本スクリーン製造株式会社 熱処理用サセプタおよび熱処理装置
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7528494B2 (en) 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US7410884B2 (en) 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US7402442B2 (en) 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7279795B2 (en) 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
US7576435B2 (en) 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
JP2009283904A (ja) * 2008-04-25 2009-12-03 Nuflare Technology Inc 成膜装置および成膜方法
JP2011204806A (ja) * 2010-03-24 2011-10-13 Nitto Denko Corp ウエハの加工方法
JP5586314B2 (ja) * 2010-04-23 2014-09-10 芝浦メカトロニクス株式会社 半導体装置の製造装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315872A (zh) * 2007-05-28 2008-12-03 海力士半导体有限公司 处理晶片的热处理设备和热处理晶片的方法

Also Published As

Publication number Publication date
CN103426724A (zh) 2013-12-04
US9576830B2 (en) 2017-02-21
US20130309621A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
CN103426724B (zh) 用于调整晶圆翘曲的方法和装置
US11400691B2 (en) Methods of forming shaped glass articles from glass sheets
TWI666177B (zh) 使用非恆溫溫度剖面圖以製造玻璃製品的方法
CN104097382B (zh) 冷却显示设备的粘合层的装置及分离面板的方法
TW201802869A (zh) 基板貼合裝置及基板貼合方法
Li et al. Localized rapid heating process for precision chalcogenide glass molding
CN101925978A (zh) 用于键合两个基板的工艺
US10205130B2 (en) Laser sintering device and laser sintering method
TWI455244B (zh) 用於重工製程之夾持治具及設備
TW201801136A (zh) 基板貼合裝置及基板貼合方法
EP2211380A3 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
TWI792502B (zh) 載體釋脫技術
JP2006278971A (ja) 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具
JP5255245B2 (ja) サポートプレートの貼合方法
TW201701374A (zh) 疊層裝置及疊層方法
JP6580975B2 (ja) 静電チャックの製造方法
CN108666230B (zh) 用于电子产品的整平设备
JP6580974B2 (ja) 静電チャックの製造方法
JP2017147312A (ja) 保持装置および保持装置の製造方法
TWM542240U (zh) 用於電子產品的整平設備
TWI322287B (en) Fabrication method of a liquid crystal display panel
JP2011165952A (ja) 基板貼り合せ装置、積層半導体装置製造方法及び積層半導体装置
JP2009016534A (ja) 貼り合せ方法及び貼り合せ用基板
CN105514246B (zh) Led用电子封装圆片的热校平方法
KR102550933B1 (ko) 쿠션재 풋웨어를 위한 열성형을 갖춘 제조 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant