CN103409654B - 银-金-钯合金凸点制作线 - Google Patents

银-金-钯合金凸点制作线 Download PDF

Info

Publication number
CN103409654B
CN103409654B CN201310325540.2A CN201310325540A CN103409654B CN 103409654 B CN103409654 B CN 103409654B CN 201310325540 A CN201310325540 A CN 201310325540A CN 103409654 B CN103409654 B CN 103409654B
Authority
CN
China
Prior art keywords
quality
yin
jin
stud bump
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310325540.2A
Other languages
English (en)
Other versions
CN103409654A (zh
Inventor
千叶淳
安德优希
手岛聪
安原和彦
陈炜
前田菜那子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Publication of CN103409654A publication Critical patent/CN103409654A/zh
Application granted granted Critical
Publication of CN103409654B publication Critical patent/CN103409654B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Conductive Materials (AREA)
  • Non-Insulated Conductors (AREA)
  • Wire Bonding (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种用于半导体器件的银-金-钯凸点制作线，所述银-金-钯凸点制作线能够通过缩短熔融球的尾长度而稳定尾长度上的波动。在垂直拉伸-切割的银-金-钯合金凸点制作线中，银-金-钯合金包含1至9质量％的金(Au)和0.5至5质量％的钯(Pd)，余量是具有99.995质量％以上的纯度的银(Ag)(不包括所含有的上述元素)，并且在熔融球形成之前所述凸点制作线的维氏硬度是80至100Hv。

Description

银-金-钯合金凸点制作线
技术领域
本发明涉及垂直拉伸-切割(vertically pull-cut)的银-金-钯合金凸点制作线(bumping wire)，并且具体地，涉及用于半导体器件的倒装法(flip-chip)连接的立柱凸点制作线。
背景技术
图1是显示普通柱凸点安装状态的截面图。
半导体器件32和电路基板33经由在半导体器件32的电极垫上预先形成的凸出电极(线凸起)36电学地和机械地彼此连接，并且电路基板33和凸出电极36经由典型由Pb-Sn合金或Sn-Ag合金形成的焊料彼此倒装连接。在倒装法连接中，线凸起与焊料彼此的金属结合通过下列方法获得：在基板电极上形成的焊料层上形成柱凸点之后安装芯片和通过加热将焊料熔融。
在倒装芯片连接之后，线凸起在如在功率半导体和电动车辆中的高温使用中扩散至焊料中，导致所谓的“焊料侵蚀”现象。此外，因为线凸起扩散至芯片电极的铝(Al)中以形成易碎的Au-Al金属间化合物，存在随着扩散进行在结合界面出现断裂的问题，导致电传导失效的出现。
作为用于形成上述类型的线凸起36的方法，日本未审查专利申请公布号11-251350(下面称为专利文献2)提出用于通过球结合(ball bonding)通过采用线结合技术形成凸点，并且使用包含Au、Ag、Cu等的用于凸点形成的线作为结合线的垂直拉伸-切割技术。
图2是显示根据上述传统技术的垂直拉伸-切割方法的凸点形成方法的截面图。在球结合器件中，在凸点制作线2的从绕线筒至毛细管的移动路径上设置与毛细管1在X、Y和Z方向上一起整体地移动的线钳5，并且在通过线钳5夹住的同时，将凸点制作线2通过对应于所需凸点形状或尺寸的长度拉伸[图2的(a)]。接下来，将火花电流施加至线51的尖端以形成初始球51a[图2的(b)]。接下来，将初始球51a转移至电极垫34上[图2的(c)]，并且将形成在线尖端上的球51a压力结合至电极垫34[图2的(d)]。接下来，在将线从线钳5释放的状态下[图2的(f)]，将线钳5在直接向上的方向稍微移动[图2的(g)]，并且之后在其中线由线钳夹住的情况下将毛细管50在垂直向上方向上与线51一起拉伸[图2的(g)]。当毛细管垂直向上移动以完成线凸起36时，将线在球的底部切断[图2的(h)]。这是垂直拉伸-切割方法。在那之后，将线再次由线钳(未显示)夹住，并且在其中将线通过线钳夹住的状态下移动至下一个结合位置，并且之后通过线尖端与喷口之间的火花放电形成球以准备好用于下一次球结合。
要用于上述凸点制作线的材料的实例包括日本未审查专利申请公布号2007-142271(下面称为专利文献1)中公开的一类。该材料是“一种凸点形成材料，其特征在于包含10至60质量％的具有99.99质量％以上的纯度的Au和0.2％至2％的具有99.9％以上的纯度的Pd或Pt中的至少一种和0.05至1质量％的具有99.99质量％以上的纯度的Cu，余量是具有99.99质量％以上的纯度的Ag(权利要求6)”和“一种凸点形成材料，其特征在于包含10至60质量％的具有99.99质量％以上的纯度的Au，0.2％至2％的具有99.9％以上的纯度的Pd或Pt中的至少一种和0.05至1质量％的具有99.99质量％以上的纯度的Cu，以及5至100质量ppm的Ca、1至20质量ppm的Be和5至100质量ppm的稀土元素中的至少一种，余量是具有99.99质量％以上的纯度的Ag(权利要求8)”。凸点制作线利用不遭受焊料熔融过程中焊料侵蚀现象的益处，以通过使得熔融球的形状接近于完美球形而稳定化Ag合金线凸起，并且因此提高Al焊垫与Ag合金球之间的结合的可靠性，并且缩短银-金-钯合金凸点的尾长度以防止Ag与焊料之间界面上的空隙，而不损害银-金-钯合金凸点的焊料侵蚀耐受性(相同公开物的第0006段)。
当所加入的元素的量超过10％时，机械强度增加以增强凸点制作线本身，以使得能够减细凸点线。然而，线从25μm至20μm并且进一步至15μm的减细归因于熔融球的过大硬度而导致芯片断裂，除非进行精制热处理。另一方面，当以与通常结合线相同的方式对减细的凸点制作线进行精制热处理时，凸点制作线变得过软以使得难以缩短凸点的尾长度。
尤其是，在银-金-钯合金凸点制作线的情况下，由精制热处理产生的内部结构的改变率大于纯银凸点制作线的改变率。因此，即使当不改变内部结构时，银-金-钯合金凸点的尾长度上的波动也是大的。因为银-金-钯合金凸点制作线的尾长度上的波动的因素上不清楚，通过仅调节银-金-钯合金的组成，均匀地缩短银-金-钯合金凸点的尾长度是困难的。
因此，为了调节银-金-钯凸点的尾长度，在日本未审查专利申请公布号11-251350(下面称为专利文献2)中通过在毛细管上形成一对剑状凸出而在凸点制作线中提供切口，并且调节金属球直径，同时将由熔融球所致的热影响区域的长度以使得金属线的一部分刚好高于金属球的方式保持在日本未审查专利申请公布号09-283526(下面称为专利文献3)中的那样，所述金属球的晶粒归因于其中将金属线拉伸-切割的位置内的热而变粗。
如从以上实例可以看出的，尚未实现通过仅调节银-金-钯合金凸点制作线的组成而保持短的银-金-钯合金凸点的尾长度的目标。
引用列举
专利文献
专利文献1：日本未审查专利申请公布号2007-142271
专利文献2：日本未审查专利申请公布号11-251350
专利文献3：日本未审查专利申请公布号09-283526
发明内容
技术问题
本申请的发明的目标是提供一种银-金-钯合金凸点制作线，所述银-金-钯合金凸点制作线即使当以显著缩短银-金-钯合金凸点制作线的熔融球的结合之后热影响区域的长度的方式进行垂直拉伸-切割时也能够缩短银-金-钯合金凸点的尾长度。
问题的解决方式
发明人发现银-金钯合金凸点的尾长度上的波动依赖于精制处理之后的维氏硬度并且基于该发现确定维氏硬度可以控制的银-金-钯合金凸点的组成。
本发明的垂直拉伸-切割的银-金-钯凸点制作线是这样的一种：其中银-金-钯合金包含1至9质量％的金(Au)和0.5至5质量％的钯(Pd)，余量是具有99.995质量％以上的纯度的银(Ag)(不包括所含有的元素Au和Pd)，并且熔融球形成之前的凸点制作线的维氏硬度是80至100Hv。
优选地，本发明的垂直拉伸-切割的银-金-钯凸点制作线是这样的一种：其中银-金-钯合金包含6至9质量％的金(Au)和2至4质量％的钯(Pd)，余量是具有99.995质量％以上的纯度的银(Ag)(不包括所含有的元素Au、Pd、Ca、Be、La、Y和Eu)，以及熔融球形成之前的凸点制作线的维氏硬度是80至100Hv。
而且，本发明的垂直拉伸-切割的银-金-钯凸点制作线是这样的一种，其中银-金-钯合金包含6至9质量％的金(Au)、2至4质量％的钯(Pd)，和1至30质量ppm的钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)中的至少一种，所述钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)的总量为10至100质量ppm，余量是具有99.995质量％以上的纯度的银(Ag)[不包括一种或多种痕量添加元素]，并且熔融球形成之前的凸点制作线的维氏硬度是80至100Hv。
在本发明中，对于Pb-Sn合金和Sn-Ag合金典型观察到的通过焊料的侵蚀(焊料侵蚀)的现象与通常金(Au)凸点中的比较在银(Ag)合金凸点中缓慢地进行，因为在焊料中银(Ag)的扩散比金(Au)的扩散慢。而且，银(Ag)合金凸点至半导体芯片上的铝(Al)电极的扩散比金(Au)和铝(Al)电极慢。对于金(Au)凸点观察到至芯片电极的铝(Al)中的扩散，并且通过扩散形成易碎的Au-Al金属间化合物，从而当金属间化合物的扩散在结合界面上进行时会在熔融球的结合界面上产生裂纹，导致产生电传导失效的问题。在银(Ag)合金凸点的情况下，在本发明的组成范围内清楚地展现延迟电传导失效的效果。而且，本发明的银-金-钯合金能够提高耐高温性并且能够使得可靠性提高。
在本发明中，金(Au)和钯(Pd)完全固溶至银(Ag)中以形成均匀的银-金-钯合金。因为获得了其中每种贵金属元素保持高纯度的合金，因此可以通过连续线拉伸形成凸点制作线，并且凸点制作线的品质是稳定的。
需要的是，银(Ag)的纯度是99.995质量％以上，并且将元素如金(Au)和钯(Pd)以及钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)从纯度排除。优选地，银(Ag)的纯度是99.999质量％以上。具有99.99质量％以上的纯度的银(Ag)中杂质元素的实例包括Al、Mg、In、Ni、Fe、Cu、Si和Cr。
因为金(Au)的含量小于银(Ag)的含量一个数值，金(Au)的纯度可以是99.99质量％以上。优选地金(Au)的纯度是99.995质量％以上。
因为钯(Pd)的含量小于金(Au)的含量，钯(Pd)的纯度可以是99.9质量％以上。优选地，钯(Pd)的纯度是99.99质量％以上。
在本发明中，金(Au)抑制暴露至大气的过程中银(Ag)的硫化，尤其是在高温暴露的过程中。在本发明的银-金-钯合金中，将金(Au)的范围设定为1至9质量％，因为用少于1质量％的含量难以抑制银(Ag)的硫化，并且因为当该含量超过9质量％时银-金-钯合金凸点的凸点高度上的波动变得过大。金(Au)优选在6至9质量％的范围内。而且，为了防止在第一结合过程中芯片断裂，金(Au)的含量可以优选大于钯(Pd)的含量。
在本发明中，钯(Pd)提高凸点制作线的熔融球与半导体芯片上的铝(Al)电极之间的结合可靠性。当钯(Pd)在0.5至5质量％的范围内时，将熔融球至铝(Al)电极的第一结合上的结合性质稳定化，并且进一步，可以增强结合之后的耐高温性。更优选，钯在2至4质量％的范围内。
在本发明中，凸点制作线的维氏硬度必须是80至100Hv。在其中凸点制作线的组成是本发明的组成的情况下，在不进行任何精制热处理的情况下通过拉伸完成的线的维氏硬度是约100至120Hv。刚好在连续线拉伸之后的银-金-钯合金的熔融球变形上的静态强度和动态强度过高，从而在熔融球至铝(Al)电极的第一结合上的结合过程中导致铝(Al)电极的芯片断裂。另一方面，在其中对本发明的凸点制作线进行理想退火的情况下，凸点制作线的维氏硬度是约50至70Hv。在本发明中，通过下列方法有效地获得预定维氏硬度：通过连续线拉伸获得的最终的线直径并且之后使线相继通过热处理炉。所考虑的是维氏硬度的范围显示在回收区域中并且刚好在重结晶开始之前的结晶结构。凸点制作线的维氏硬度可以优选是85至95Hv。
连续线拉伸可以优选是在连续线拉伸之前的线直径的90％以上，更优选99％以上的冷加工。连续线拉伸可以优选是通过模具的线拉伸，特别优选是通过钻石模具的线拉伸。可以通过拉伸容易地形成以同心图案安置的伸长的细再结晶结构。银-金-钯合金的内部结晶结构在连续线拉伸之后和精制热处理之后不改变，其通过用扫描电子显微镜观察证实。
铝(Al)电极是普通高纯度铝(Al)金属的焊垫，含有几个百分点的铜(Cu)或硅(Si)的铝合金的焊垫，可以使用涂布有贵金属或涂布有软金属或合金的单层或多层涂层，如镀银(Ag)或钯镀(Pd)的以上合金的每一种的焊垫。
在本发明中，1至30质量ppm的钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)中的至少一种可以优选以10至100质量ppm的总量含有。所述元素等同地能够减小银-金-钯合金中熔融球的热影响区域。在以1至30质量ppm的量和少于10ppm的总量含有所述元素中的至少一种的情况下，银-金-钯合金凸点的颈高度(neck heights)上的波动增加。另一方面，在这些元素中的至少一种以1至30质量ppm的量和超过100质量ppm的总量含有时，凸点制作线的机械强度变得过高，从而在第一结合的过程中导致铝(Al)电极的芯片断裂。从加入元素用于减少银-金-钯合金凸点的凸点高度上的波动的角度，钙(Ca)和铕(Eu)是更优选的，并且从添加量的角度，可以优选以20至50质量ppm的量含有它们。
在本发明中，凸点制作线的线直径可以更优选是15至25μm，因为存在银-金-钯合金凸点的尾长度上的波动由非常小的温度差别而增加的倾向，并且本发明的组成和维氏硬度的效果随着凸点制作线的线直径减小更显著地展现。
发明的有益效果
本发明的凸点制作线能够通过缩短银-金-钯合金凸点的凸点高度而稳定化波动。具体地，当含有痕量添加元素时，可以获得更短的高度作为银-金-钯合金凸点的凸点高度。
因为在本发明的凸点制作线中钯(Pd)的比例小，熔融球的球形性和第一结合中的结合性质是有益的。
附图说明
图1是显示通常的柱凸点安装状态的截面图。
图2是相继显示根据传统技术的垂直拉伸-切割凸点形成处理步骤的截面图。
附图标记列举
1：毛细管
2：凸点制作线
5：线钳
32：半导体器件
33：电路基板
34：电极垫
36：凸出电极(线凸起)
50：毛细管
51：线
51a：初始球
具体实施方式
实施例
关于具有表1中所示的组成的实施例1至20和比较例1至4，制备合金，其每一个含有预定量的金(Au)和钯(Pd)和预定量的钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)中的至少一种，余量是预定量的具有99.995质量％的纯度的银(不包括上述含有元素)，并且将组分作为固溶物。
使用其中银(Ag)和金(Au)的每一个的纯度是99.999质量％以上并且钯(Pd)的纯度是99.99质量％以上的线材料。
将每个合金熔化并且进行连续模铸以制造具有8mm的直径的银-金-钯元素线。在那之后，进行线拉伸处理以获得20至25μm的直径。在那之后，通过进行用于精制的热处理制造银-金-钯合金元素线。
(维氏硬度)
表中所示的维氏硬度通过下列方法获得：在连续线拉伸至25μm之后保持凸点制作线的线直径并且使用能够测量高达小数点后第一位的温度计控制精制热处理温度，对于实施例和比较例两者进行。使用维氏硬度计(型号MWK-G3；Akashi Co.Ltd.的产品)用于维氏硬度的测量。
[HAZ(热影响区域)长度]
获得通过使用凸点接合器(UTC-3000；Shinkawa，Ltd.的产品)将凸点制作线的线直径保持至25μm并且在N2气氛中将熔融球的直径调节至线直径的两倍产生的10个样品的平均值。
(颈高度)
通过100(10行×10列)的单元通过将凸点制作线的线直径保持至25μm形成线凸起，并且通过使用凸点接合器(UTC-3000；Shinkawa，Ltd.的产品)并且使用各自具有线直径的两倍的直径的熔融球以及各自具有线直径的2.5倍的直径的压力结合球进行Al-0.5％Cu合金膜至Si芯片的热压结合辅助的超声结合。检测线凸起的颈高度的平均值和波动作为表中所示的结果。
在该表中，○表示具有5μm以下的波动(σ)的那些，△表示具有8μm以下的波动(σ)的那些，并且×表示具有超过5μm的波动(σ)的那些。
通过组装回流进行加热测试。
为了再现倒装法结合，通过在其中每个Au合金与每个焊料彼此面对的状态下、在比Sn焊料的熔点高20℃的温度加热30秒而进行结合。在那之后，为了再现回流，将加热处理总计重复10次。在高于焊料的熔点20℃温度的温度条件下和40秒的保留时间进行加热处理。通过使用示差热分析装置(DSC-3100；MAC Science Corporation的产品)并且在Ar气氛(流速：50ml/分钟)下进行加热处理。
实施例和比较例的线凸起和测试结果在表中给出。
实施例和比较例的表中所示的结果的线组成范围、用于维氏硬度的条件，以及颈高度的平均值和波动的比较如下。
在比较例1中，因为金(Au)含量低于下限，因此颈高度上的波动大得难以进行焊料侵蚀测试。
在比较例2中，因为金(Au)含量和钯(Pd)含量高于上限，因此颈高度上的波动大得难以进行焊料侵蚀测试。
在比较例3中，因为钯(Pd)含量低于下限，痕量添加元素的总量低于下限，并且维氏硬度低于下限，因此颈高度上的波动大得难以进行焊料侵蚀测试。
在比较例4中，因为痕迹添加元素的总量高于上限，因此颈高度上的波动大得不能进行焊料侵蚀测试。
从以上结果证实的是，重要的是在本发明的线的组成范围内获得预定维氏硬度。
工业实用性
因为本发明使得能够具有短凸点高度和降低的波动，因此它可用作用于高密度高速度凸点的连接线，尤其是，作为具有25μm以下的线直径的凸点制作线。

Claims (8)

1.一种垂直拉伸-切割的银-金-钯合金凸点制作线，其特征在于：
银-金-钯合金包含1至9质量％的金(Au)和0.5至5质量％的钯(Pd)，余量是具有99.995质量％以上的纯度的银(Ag)，并且在熔融球形成之前的所述凸点制作线的维氏硬度是80至100Hv。
2.一种垂直拉伸-切割的银-金-钯合金凸点制作线，其特征在于：
银-金-钯合金包含6至9质量％的金(Au)和2至4质量％的钯(Pd)，余量是具有99.995质量％以上的纯度的银(Ag)，并且在熔融球形成之前的所述凸点制作线的维氏硬度是80至100Hv。
3.一种垂直拉伸-切割的银-金-钯合金凸点制作线，其特征在于：
银-金-钯合金包含1至9质量％的金(Au)，0.5至5质量％的钯，以及1至30质量ppm的钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)中的至少一种，所述钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)的总量为10至100质量ppm，且余量是具有99.995质量％以上的纯度并且不包括一种或多种痕量添加元素的银(Ag)，并且在熔融球形成之前的所述凸点制作线的维氏硬度是80至100Hv。
4.一种垂直拉伸-切割的银-金-钯合金凸点制作线，其特征在于：
银-金-钯合金包含6至9质量％的金(Au)，2至4质量％的钯(Pd)，以及1至30质量ppm的钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)中的至少一种，所述钙(Ca)、铍(Be)、镧(La)、钇(Y)和铕(Eu)的总量为10至100质量ppm，且余量是具有99.995质量％以上的纯度并且不包括一种或多种痕量添加元素的银(Ag)，并且在熔融球形成之前的所述凸点制作线的维氏硬度是80至100Hv。
5.根据权利要求1至权利要求4中的任一项所述的银-金-钯合金凸点制作线，其中银(Ag)的纯度是99.999质量％以上。
6.根据权利要求1至权利要求4中的任一项所述的银-金-钯合金凸点制作线，其中金(Au)的含量高于钯(Pd)的含量。
7.根据权利要求1至权利要求4中的任一项所述的银-金-钯合金凸点制作线，其中所述凸点制作线的维氏硬度是85至95Hv。
8.根据权利要求1至权利要求4中的任一项所述的银-金-钯合金凸点制作线，其中所述凸点制作线具有15至25μm的线直径。
CN201310325540.2A 2012-09-12 2013-07-30 银-金-钯合金凸点制作线 Expired - Fee Related CN103409654B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012200927A JP5165810B1 (ja) 2012-09-12 2012-09-12 銀金パラジウム系合金バンプワイヤ
JP2012-200927 2012-09-12

Publications (2)

Publication Number Publication Date
CN103409654A CN103409654A (zh) 2013-11-27
CN103409654B true CN103409654B (zh) 2015-06-24

Family

ID=48134628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310325540.2A Expired - Fee Related CN103409654B (zh) 2012-09-12 2013-07-30 银-金-钯合金凸点制作线

Country Status (4)

Country Link
JP (1) JP5165810B1 (zh)
CN (1) CN103409654B (zh)
SG (1) SG2013044755A (zh)
TW (1) TWI510651B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395313B (zh) * 2012-11-07 2013-05-01 Wire technology co ltd 銲球凸塊結構及其形成方法
CN103194637B (zh) * 2013-04-27 2015-05-13 烟台招金励福贵金属股份有限公司 一种键合合金银丝及制备方法
JP5399581B1 (ja) * 2013-05-14 2014-01-29 田中電子工業株式会社 高速信号用ボンディングワイヤ
US8779604B1 (en) * 2013-11-06 2014-07-15 Chipmos Technologies Inc. Semiconductor structure and manufacturing method thereof
US20150171039A1 (en) * 2013-12-13 2015-06-18 Chipmos Technologies Inc. Redistribution layer alloy structure and manufacturing method thereof
TWI538762B (zh) * 2014-01-03 2016-06-21 樂金股份有限公司 銲球凸塊與封裝結構及其形成方法
CN104377185A (zh) * 2014-01-17 2015-02-25 江西蓝微电子科技有限公司 镀金银钯合金单晶键合丝及其制造方法
CN103779308A (zh) * 2014-01-20 2014-05-07 江西蓝微电子科技有限公司 金银钯合金单晶键合丝及其制造方法
WO2016024180A1 (en) * 2014-08-11 2016-02-18 Koninklijke Philips N.V. Alloy stud bump interconnects for semiconductor devices
MY179434A (en) * 2016-03-11 2020-11-06 Tatsuta Electric Wire & Cable Co Ltd Bonding wire

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123329A (ja) * 1984-07-12 1986-01-31 Nec Corp 半導体装置製造法
CN101786154A (zh) * 2009-01-24 2010-07-28 李俊德 复合金线及其制造方法
CN102130069A (zh) * 2008-07-14 2011-07-20 Mk电子株式会社 用于半导体封装的Ag基合金引线
CN102154574A (zh) * 2010-10-18 2011-08-17 东莞市正奇电子有限公司 半导体组件连接用合金线
JP2012049198A (ja) * 2010-08-24 2012-03-08 Sumitomo Metal Mining Co Ltd 銀ボンディングワイヤ
JP2012169374A (ja) * 2011-02-10 2012-09-06 Tanaka Electronics Ind Co Ltd Ａｇ−Ａｕ−Ｐｄ三元合金系ボンディングワイヤ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3536650B2 (ja) * 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JP2001049364A (ja) * 2000-07-03 2001-02-20 Kazuo Ogasa 硬質貴金属合金部材とその製造方法
JP2007142271A (ja) * 2005-11-21 2007-06-07 Tanaka Electronics Ind Co Ltd バンプ材料および接合構造
TW201028227A (en) * 2009-01-23 2010-08-01 jun-de Li Method for manufacturing composite metal wire and product thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123329A (ja) * 1984-07-12 1986-01-31 Nec Corp 半導体装置製造法
CN102130069A (zh) * 2008-07-14 2011-07-20 Mk电子株式会社 用于半导体封装的Ag基合金引线
CN101786154A (zh) * 2009-01-24 2010-07-28 李俊德 复合金线及其制造方法
JP2012049198A (ja) * 2010-08-24 2012-03-08 Sumitomo Metal Mining Co Ltd 銀ボンディングワイヤ
CN102154574A (zh) * 2010-10-18 2011-08-17 东莞市正奇电子有限公司 半导体组件连接用合金线
JP2012169374A (ja) * 2011-02-10 2012-09-06 Tanaka Electronics Ind Co Ltd Ａｇ−Ａｕ−Ｐｄ三元合金系ボンディングワイヤ

Also Published As

Publication number Publication date
CN103409654A (zh) 2013-11-27
JP2014055327A (ja) 2014-03-27
TWI510651B (zh) 2015-12-01
SG2013044755A (en) 2014-04-28
TW201410885A (zh) 2014-03-16
JP5165810B1 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
CN103409654B (zh) 银-金-钯合金凸点制作线
US6563225B2 (en) Product using Zn-Al alloy solder
US5550407A (en) Semiconductor device having an aluminum alloy wiring line
KR101707244B1 (ko) 반도체용 본딩 와이어
JP6050308B2 (ja) スタッドバンプとそのパッケージ構造、および、その製造方法
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
TWI508204B (zh) High-speed signal line with bonding wire
EP3236490B1 (en) Bonding wire for semiconductor device
US6444562B1 (en) Nickel alloy films for reduced intermetallic formation in solder
CN104380446B (zh) 焊接用线
TWI812853B (zh) 線接合構造、使用於該線接合構造的接合線及半導體裝置
TWI362078B (en) Gold bonding wire for semiconductor elements
JP2007142271A (ja) バンプ材料および接合構造
US7626275B2 (en) Semiconductor device
JP5227427B2 (ja) 接合構造体、及び接合材料
JP2005052869A (ja) 高温はんだ付用ろう材とそれを用いた半導体装置
JP3994113B2 (ja) ワイヤバンプ
JP2001127076A (ja) ダイボンディング用合金部材
CN116472140A (zh) 焊料合金、焊球及焊料接头
JPH07335686A (ja) ボンディング用金合金細線
CN111656501A (zh) 接合线
TWI423358B (zh) Solder balls and electronic components for semiconductor encapsulation
JPH07335684A (ja) ボンディングワイヤ
TW202421803A (zh) 焊料合金、焊料球及焊料接頭
JPH07122564A (ja) バンプ形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150624

Termination date: 20200730