CN103391069A - 电路装置及电子设备 - Google Patents

电路装置及电子设备 Download PDF

Info

Publication number
CN103391069A
CN103391069A CN2013101648549A CN201310164854A CN103391069A CN 103391069 A CN103391069 A CN 103391069A CN 2013101648549 A CN2013101648549 A CN 2013101648549A CN 201310164854 A CN201310164854 A CN 201310164854A CN 103391069 A CN103391069 A CN 103391069A
Authority
CN
China
Prior art keywords
circuit
signal
adjustment signal
signal generating
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101648549A
Other languages
English (en)
Inventor
三泽利之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN103391069A publication Critical patent/CN103391069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0444—Simulation of ladder networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0427—Filters using a single transconductance amplifier; Filters derived from a single transconductor filter, e.g. by element substitution, cascading, parallel connection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0472—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H2011/0494—Complex filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明提供一种可有效地校正因制造误差或电源电压、温度的变动等导致的跨导偏差的电路装置及电子设备。电路装置(300)包括：通信电路，具有接收电路(310)及发送电路(210)中的至少一方；调整信号生成电路(100-1、100-2)，输出用于调整通信电路中的调整对象电路的跨导的调整信号AGM1、AGM2。调整信号生成电路(100-1、100-2)进行调整信号AGM1、AGM2的生成处理，将所生成的调整信号AGM1、AGM2所对应的电荷存储在电容器中，并将基于电容器中存储的电荷的调整信号AGM1、AGM2向调整对象电路输出。

Description

电路装置及电子设备
本发明要求于2012年5月8日提交的日本在先申请第2012-106544的优先权，其全部内容可作为参考结合。
技术领域
本发明涉及电路装置及电子设备等。
背景技术
随着近年来便携式无线设备的普及，更加要求小型化、低耗电的无线电路装置。例如滤波器电路，通过使用由跨导运算放大器(OTA：OperationalTransconductance Amplifier)及电容器构成的复合带通滤波器(复合BPF)电路，可实现无线电路装置的单芯片化。
但是，在实际的电路装置中，由于无法避免制造误差或电源电压、温度的变动等引起的跨导及无源元件的特性变动，因此，会产生滤波器的特性的变动，其结果是，存在无线设备的动作变得不稳定等问题。
对于这个问题，例如，在专利文献1中公开了调整OTA的跨导来校正滤波器特性的变动的方法。然而，在这些方法中，需要设置一种旨在产生用于调整跨导的调整信号的电路，存在着导致耗电增加等问题。
现有技术文献
专利文献
专利文献1：日本专利特开2008-167000号公报
发明内容
根据本发明的几种实施方式，可提供一种能够高效地校正因制造误差及电源电压、温度的变动等导致的跨导变动的电路装置及电子设备等。
本发明的一方式涉及一种电路装置，包括：通信电路，具有至少一个调整对象电路；以及调整信号生成电路，输出用于调整上述调整对象电路的跨导的调整信号，其中，上述调整信号生成电路进行所述调整信号的生成处理，将生成的上述调整信号所对应的电荷存储在电容器中，并将基于上述电容器中存储的电荷的所述调整信号向上述调整对象电路输出。
根据本发明的一方式，调整信号生成电路生成调整信号并存储在电容器中，通过基于电容器中存储的电荷的调整信号，可对调整对象电路的跨导进行调整，因此，可有效地校正因制造误差或电源电压、温度的变动等造成的跨导的偏差。其结果是，可实现更稳定可靠的无线通信。
而且，在本发明的一方式中，上述调整信号生成电路可以在上述通信电路不进行通信数据的发送或接收期间、即数据非通信期间，进行上述调整信号的所述生成处理，将生成的上述调整信号所对应的电荷存储在上述电容器中，并将基于上述电容器中存储的电荷的所述调整信号向上述调整对象电路输出。
这样，调整信号生成电路在数据通信期间，可不进行调整信号的生成处理，而是利用基于存储在电容器中的电荷的调整信号，对调整对象电路的跨导进行调整。
而且，在本发明的一方式中，还可以包括：控制部，控制上述调整信号生成电路，其中，上述控制部在所述调整信号生成后，将上述调整信号生成电路的至少一部分的电路设定为非使能状态或低耗电模式。
这样，可在调整信号生成后降低调整信号生成电路的耗电，因此，可在不增加通信中的耗电的情况下输出调整信号。
而且，在本发明的一方式中，上述调整信号生成电路具有上述调整信号生成电路所具有上述调整对象电路的复制电路，上述调整信号生成电路在上述调整信号生成时，通过包含上述复制电路的负反馈环进行反馈处理，上述控制部在上述调整信号生成后，将上述负反馈环切换成开环。
在这种方式中，通过在生成调整信号后将负反馈环切换成开环，即使将复制电路等设定为非使能状态或低耗电模式，也可使调整信号保持恒定。
而且，在本发明的一方式中，上述复制电路是复合带通滤波器电路，上述调整信号是调整上述复合带通滤波器电路的中心频率的信号。
在这种方式中，调整信号生成电路可通过利用包括复制电路的负反馈环来调整复合带通滤波器电路的中心频率，生成调整信号。
而且，在本发明的一方式中，上述复制电路可以具有电容值设定为可变的可变电容电容器。
这样，例如在出厂测试工序等中，可将可变电容电容器的电容值设定为所期望的值。
而且，在本发明的一方式中，上述调整信号生成电路可以将偏离上述调整对象电路的跨导的期望值的误差所对应的电荷存储在上述电容器中，并生成上述调整信号。
以这种方式，调整信号生成电路可根据电容器中存储的电荷输出调整信号，并对调整对象电路的跨导进行调整。
而且，在本发明的一方式中，上述调整信号生成电路还可具有：基准信号生成电路，将第一信号及与上述第一信号的相位相差90度的第二信号向上述复制电路输出；混频器，被输入上述第二信号及来自上述复制电路的第一输出信号，或被输入上述第一信号及来自上述复制电路的第二输出信号；平滑电路，对来自上述混频器的输出信号进行平滑。其中，上述混频器对所输入的二个信号的相位误差进行检测，上述平滑电路输出检测出的上述相位误差所对应的电压。
这样，调整信号生成电路根据检测到的相位误差所对应的电压生成调整信号。
而且，在本发明的一方式中，上述调整信号生成电路还具有将检测出的上述相位误差所对应的电荷存储在上述电容器中的积分电路，上述调整信号生成电路，根据存储在上述电容器中的电荷，生成并输出上述调整信号。
这样，调整信号生成电路可将检测到的相位误差对应的电荷存储在电容器中，并根据存储在电容器中的电荷输出调整信号，从而对调整对象电路的跨导进行调整。
而且，在本发明的一方式中，上述调整信号生成电路还具有开关电路，上述控制部，也可以通过控制上述开关电路，在生成上述调整信号时，进行通过上述负反馈环进行的反馈处理的控制，并在生成上述调整信号后，将上述负反馈环切换成开环。
这样，可利用反馈处理生成调整信号，并在生成调整信号后，将负反馈环切换为开环。
而且，在本发明的一方式中，包括第一调整信号生成电路作为上述调整信号生成电路，上述第一调整信号生成电路可以向作为上述通信电路的一部分的复合带通滤波器电路输出第一调整信号作为上述调整信号。
这样，可校正因制造误差或电源电压、温度的变动等导致的复合带通滤波器电路的中心频率等所期望值的偏差。其结果是，可实现更稳定可靠的无线通信。
而且，在本发明的一方式中，上述通信电路中的上述带通滤波器电路具有可变地设定电容值的可变电容电容器，上述第一调整信号生成电路也可以在上述可变电容电容器的电容值被调整后，通过上述第一调整信号，进行上述复合带通滤波器电路的中心频率的调整。
由于以这种方式，例如在出厂时的测试工序等中，可通过调整可变电容电容器的电容值来缩小电容值的误差(ばらつき)范围，因此，在用于实际通信时，通过第一调整信号生成电路，可在较窄的调整范围内进行中心频率的调整。
而且，在本发明的一方式中，包括第二调整信号生成电路作为上述调整信号生成电路，上述第二调整信号生成电路向上述通信电路具有的低噪声放大器、混频器、PLL电路及功率放大器中的至少一个输出作为上述调整信号的第二调整信号。
这样，可校正因制造误差或电源电压、温度的变动等导致的低噪声放大器、混频器、PLL电路或功率放大器的电路特性的偏移。其结果是，可实现更稳定可靠的无线通信。
本发明的其他方式涉及包括上述任一项所述的电路装置的电子设备。
附图说明
图1是电路装置的基本结构例。
图2是用于说明数据包通信期间和数据包非通信期间的图。
图3是调整信号生成电路的基本结构例。
图4是平滑电路、开关电路、积分电路(積算同路)、校正电流生成电路、电流加法电路的详细结构例。
图5的(A)、图5的(B)是开关电路的第二和第三的结构例。
图6是复合BPF电路的结构例。
图7的(A)、图7的(B)是用于说明基于调整信号生成电路来检测中心频率偏移的图。
图8是跨导运算放大器的第一结构例。
图9是跨导运算放大器的第二结构例。
图10是可变电容电容器的结构例。
图11是用于说明OTA的尾电流与跨导之间的关系的图。
图12是用于说明利用可变电容电容器调整电容值的图。
图13是混频器的结构例。
图14是PLL电路的结构例。
图15是电压控制振荡电路的结构例。
图16是低噪声放大器的结构例。
图17是电子设备的结构例。
具体实施方式
下面，对本发明的优选实施方式进行详细说明。此外，下述的本实施方式不是对权利要求书所记载的本发明的内容进行不当的限制，本实施方式中说明的所有结构，并不一定是本发明所必须的解决手段。
1.电路装置
1-1.电路装置及调整信号生成电路
图1示出本实施方式的电路装置300的基本结构例。本实施方式的电路装置300包括：发送电路(广义指通信电路)210、接收电路(广义指通信电路)310、第一调整信号生成电路100-1、第二调整信号生成电路100-2、基准时钟生成电路220、控制部260。此外，本实施方式的电路装置300不仅限于图1的结构，可以进行省略部分结构元件、替换成其它结构元件，或增加其它结构元件等的各种变形。例如，通信电路也可以是发送电路或接收电路中的一种。此外，也可以省略第一调整信号生成电路100-1、第二调整信号生成电路100-2中的任一个。
发送电路210包括：发送用PLL(Phase-Locked Loop)电路230、调制用控制电压生成电路250及功率放大器(PA)240。接收电路310包括：低噪声放大器(LNA)320、混频器330、接收用PLL电路350、复合BPF电路200及解调电路360。
发送用PLL电路230根据来自基准时钟生成电路220的基准时钟，生成载波的频率的信号。调制用控制电压生成电路250根据来自控制部260的传输数据，生成调制用控制电压信号，并向发送用PLL电路230输出。功率放大器(PA)240放大发送用PLL电路230的输出信号，并提供给天线ANT。
基准时钟生成电路220生成基准时钟，并输出至发送用PLL电路230及接收用PLL电路350。
低噪声放大器(LNA)320放大从天线ANT输入的接收信号。混频器330进行由接收频率向中间频率的频率转换。复合BPF电路200从频率转换后的信号中除去不需要的频率成分，并输出所期望的信号。接收用PLL电路350根据来自基准时钟生成电路220的基准时钟，生成局部参考频率的信号，并向混频器330输出。解调电路360解调期望波的信号，并提取所期望的数据。
第一调整信号生成电路100-1、第二调整信号生成电路100-2分别输出用于调整通信电路具有的调整对象电路的跨导的第一调整信号AGM1、第二调整信号AGM2。具体而言，如图1所示，第一调整信号生成电路100-1对接收电路310具有的复合带通滤波器电路(复合BPF电路)200输出第一调整信号AGM1。此外，第二调整信号生成电路100-2对接收电路310具有的低噪声放大器(LNA)320、混频器330、PLL电路350、以及发送电路210具有的PLL电路230、功率放大器(PA)240中的至少一个输出第二调整信号AGM2。
根据本实施方式的电路装置300，通过利用调整信号AGM1、AGM2对调整对象电路的跨导gm进行调整，可校正因制造误差、或电源电压、温度的变动等导致的gm的所期望值(设计值)的变动(偏差)。其结果是，可实现更稳定可靠的无线通信。
第一调整信号生成电路100-1、第二调整信号生成电路100-2进行调整信号AGM1、AGM2的生成处理，并将对应于所生成的调整信号AGM1、AGM2的电荷存储在电容器中。并且，将基于存储在电容器中的电荷的调整信号AGM1、AGM2向调整对象电路输出。该电容器可设置在调整信号生成电路100-1、100-2上。
而且，第一调整信号生成电路100-1、第二调整信号生成电路100-2可在通信电路不进行通信包的发送或接收的期间、即数据包非通信期间，进行调整信号AGM1、AGM2的生成处理，将对应于所产生的调整信号AGM1、AGM2的电荷存储在电容器中，并将基于存储在电容器中的电荷的调整信号AGM1、AGM2向调整对象电路输出。由此，能够在不进行数据包通信的数据包非通信期间生成调整信号AGM1、AGM2，在数据包通信期间可在不进行调整信号AGM1、AGM2的生成处理的情况下，根据电容器中存储的电荷输出调整信号AGM1、AGM2，因此，可降低通信中的耗电。
图2是用于说明数据包通信期间及数据包非通信期间的图。数据包非通信期间，是不进行通信包的发送或接收的期间，包括例如图2所示的中止期间。中止期间是在数据包通信期间之前的期间，或者是夹在两个数据包通信期之间的期间，例如睡眠模式期间等。先设定第一中止期间，接着是第一数据包通信期间，再接着是第二中止期间，而后连续为第二数据包通信期间、第三中止期间、第三数据包通信期间。
在各个数据包通信期间中，设定有发送期间TX、接收期间RX及间隔期间。具体而言，例如如图2所示，在主侧终端的情况下，依次设定有发送期间TX、间隔期间、接收期间RX、间隔期间、发送期间TX、......。此外，在副侧终端的情况下，依次设定有接收期间RX、间隔期间、发送期间TX、间隔期间、接收期间RX、......。
数据包非通信期间，可以是上述的间隔期间，或者也可以是中止期间及间隔期间二者。这里，间隔期间是指在各个数据包通信期间内既不进行发送处理也不进行接收处理的期间。或者是指在主侧终端和副侧终端中的任一个终端上也既不进行发送处理也不进行接收处理的期间。具体而言，例如是用于发送/接收模式的转换、或获取发送接收的同步的期间。此外，本实施方式的电路装置300，可适用于主侧终端及副侧终端二者。
调整信号生成电路100-1、100-2在第一中止期间进行调整信号AGM1、AGM2的生成处理，将对应于所产生的调整信号AGM1、AGM2的电荷存储在电容器中，并向调整对象电路输出基于存储在电容器中的电荷的调整信号AGM1、AGM2。并且，例如在第一数据包通信期间，可在不进行调整信号AGM1、AGM2的生成处理的情况下，根据存储在电容器中的电荷，输出调整信号AGM1、AGM2。而且，调整信号生成电路100-1、100-2可以在第二中止期间进行调整信号AGM1、AGM2的生成处理，此外，也可以进一步在第三中止期间或第四中止期间、或其后的中止期间进行调整信号AGM1、AGM2的生成处理。
此外，调整信号生成电路100-1、100-2也可以在数据包通信期间的间隔期间进行调整信号AGM1、AGM2的生成处理，将对应于所生成的调整信号AGM1、AGM2的电荷存储在电容器中，并向调整对象电路输出基于存储在电容器中电荷的调整信号AGM1、AGM2。然后，例如在紧接着间隔期间之后的发送期间TX或接收期间RX，可在不进行调整信号AGM1、AGM2的生成处理的情况下，根据存储在电容器中的电荷，输出调整信号AGM1、AGM2。
此外，调整信号生成电路100-1、100-2并非一定要在数据包通信期间的各个间隔期间生成调整信号，也可以在至少一个间隔期间产生调整信号。
第一调整信号生成电路100-1、第二调整信号生成电路100-2将对应于调整对象电路的跨导的所期望值的误差(偏差)的电荷存储在电容器中，并根据存储在电容器中的电荷，生成调整信号AGM1、AGM2。由此，通过调整信号AGM1、AGM2对调整对象电路的跨导gm进行调整，可校正因制造误差、或电源电压、温度的变动等导致的gm所期望值(设计值)的变动(偏差)。
第一调整信号生成电路100-1具有作为调整对象电路的复合BPF电路200的复制电路，在生成调整信号时，利用包括复制电路的负反馈环进行反馈处理。该复制电路是复合带通滤波器电路，具体而言，如后所述，是一阶复合BPF电路，具有与接收电路310所具有的复合BPF电路200相同的中心频率。第一调整信号AGM1调整复合BPF电路200的中心频率。对于复合BPF电路及中心频率的调整，将在后面进行详细说明。
此外，第二调整信号生成电路100-2的结构与第一调整信号生成电路100-1相同，在生成调整信号时，利用包括复制电路的负反馈环进行反馈处理。
负反馈环是指用于第一调整信号生成电路100-1、第二调整信号生成电路100-2生成调整信号AGM1、AGM2的负反馈环，具体而言，包括图3所示的复制电路110、混频器MX、平滑电路LPF1、LPF2、开关电路SWA、积分电路135、校正电流生成电路140、电流加法电路160。
控制部260进行发送接收的控制处理、电路装置300的与外部电路(主装置等)的数据通信的控制。具体而言，例如控制部260进行载波频率的设定处理、调制处理、解调处理等的控制。
而且，控制部260控制第一调整信号生成电路100-1、第二调整信号生成电路100-2。具体而言，是在生成调整信号AGM1、AGM2后，将调整信号生成电路100-1、100-2的至少一部分的电路设定为非使能(disenable)状态或低耗电模式。此外，控制部260在生成调整信号AGM1、AGM2后，将负反馈环切换为开环。也就是说，利用负反馈环进行反馈处理，生成调整信号AGM1、AGM2，并在生成调整信号AGM1、AGM2后，将负反馈环切换为开环。并且，将调整信号生成电路100-1、100-2的至少一部分的电路设定为非使能状态或低耗电模式。由此，可降低调整信号生成电路100-1、100-2的耗电，或可抑制在最小限度，因此，可降低通信中的耗电。
此外，在下面的说明中，对于第一调整信号生成电路100-1、第二调整信号生成电路100-2，在不需要区分二者的情况下，则仅记载为调整信号生成电路100。同样，对于第一调整信号AGM1、第二调整信号AGM2，在不需要区分二者的情况下，仅记载为调整信号AGM。
图3示出本实施方式的第一调整信号生成电路100-1、第二调整信号生成电路100-2的基本结构例。第一调整信号生成电路100-1、第二调整信号生成电路100-2可配置为相同的电路结构。调整信号生成电路100包括复制电路110、混频器MX、平滑电路LPF1、LPF2、开关电路SWA、积分电路135、校正电流生成电路140、基准偏压电流生成电路150、电流加法电路160及基准信号生成电路180。此外，本实施方式的调整信号生成电路100不仅限于图3的结构，可以进行省略部分结构元件、或替换成其它结构元件、或增加其它结构元件等的各种变形。例如，可省略第一调整信号生成电路100-1、第二调整信号生成电路100-2中的任一方的基准信号生成电路180，取而代之地也可以接收来自于另一方的基准信号生成电路180的信号。
调整信号生成电路100向成为跨导的调整对象的调整对象电路(例如复合BPF电路200等)输出调整信号AGM。调整信号AGM是对调整对象电路(复合BPF电路200等)中包括的OTA或运算放大器等的gm进行调整的信号。
基准信号生成电路180输出第一信号I和与第一信号I相位相差90度的第二信号Q。具体而言，基准信号生成电路180根据时钟信号，生成电压在第一电压电平VH和第二电压电平VL之间变化的第一信号I及第二信号Q，并向复制电路110输出。
复制电路110是复合BPF电路，是调整对象电路(复合BPF电路)200的复制电路，输入有第一信号I及与第一信号I相位相差90度的第二信号Q，并生成第一输出信号OI和第二输出信号OQ。具体而言，图3的复制电路110是一阶复合BPF电路，包括第一电阻元件RA1、第二电阻元件RA2、第一可变电容电容器CA1、第二可变电容电容器CA2、中心频率位移电路112。
第一输入节点NA1输入有第一信号I，第二输入节点NA2输入有与第一信号I相位相差90度的第二信号Q。具体而言，例如，在第一信号I被表现为时间t的函数cos(ωt)的情况下，第二信号Q被表现为sin(ωt)。其中，ω是第一信号I、第二信号Q的角频率。
从第一输出节点NB1输出第一输出信号OI，从第二输出节点NB2输出第二输出信号OQ。
第一电阻元件RA1设置在第一输入节点NA1与第一输出节点NB1之间。此外，第二电阻元件RA2设置在第二输入节点NA2与第二输出节点NB2之间。这些第一电阻元件RA1、第二电阻元件RA2可以由例如使用了多晶硅薄膜等的无源电阻元件构成，也可以由跨导运算放大器(OTA：Operational Transconductance Amplifier)构成。此外，从电阻元件的特性的线性的角度出发，优选无源电阻元件。
第一可变电容电容器CA1的一端连接到第一输出节点NB1，另一端连接到例如共同电位节点VCOM。此外，第二可变电容电容器CA2的一端连接到第二输出节点NB2，另一端连接到例如共同电位节点VCOM。对于这些第一可变电容电容器CA1、第二可变电容电容器CA2的结构例，将在后面说明。
中心频率位移电路112由设置在第一输出节点NB1和第二输出节点NB2之间的第一跨导运算放大器OTA1、第二跨导运算放大器OTA2构成。通过极性彼此不同的一对OTA(一个为正极，另一个为负极))连接第一低通滤波器(由RA1和CA1组成)与第二低通滤波器(RA2、CA2)，从而可以使频率特性只位移中心频率ω0，得到带通滤波器(一阶复合BPF)。信号I输入至第一低通滤波器，且信号Q输入至第二低通滤波器。信号OI从第一低通滤波器输出，且信号OQ从第二低通滤波器输出。整个电路110给出带通滤波器特性。这里，如果设定OTA1、OTA2的跨导值为gm，可变电容电容器CA1、CA2的电容值为C，则中心频率ω0为ω0＝gm/C。
例如，在图3中，OTA1是正极性，根据输入到非反相输入端子(+)的第一输出信号OI而输出第一输出电流，第二可变电容电容器CA2通过第一输出电流而被充电，从而来输出第二输出信号。此外，OTA2是负极性，根据输入到反相输入端子(-)的第二输出信号OQ而输出第二输出电流，第一可变电容电容器CA1通过第二输出电流而被充电，从而来输出第一输出信号OI。
OTA1的非反相输入端子(+)连接到第一输出节点NB1，其反相输入端子(-)连接到共同电位节点VCOM，其输出端子与第二输出节点NB2连接。OTA2的非反相输入端(+)与共同电位节点VCOM连接，其反相输入端子(-)与第二输出节点NB2连接，其输出端子与第一输出节点NB1连接。调整信号AGM被输入至OTA1和OTA2，基于调整信号AGM来调整OTA1、OTA2的跨导。
共同电位节点VCOM是针对于模拟信号的共同电位(模拟基准电位、模拟接地)节点，例如，是第一电源电位(低电位侧电源电位)VSS与第二电源电位(高电位侧电源电位)VDD的中间的电位的节点。
混频器MX输入第一信号I和第二输出信号OQ，或者输入第二信号Q和第一输出信号OI。该混频器MX检测第一信号I与第二输出信号OQ的相位差、或第二信号Q与第一输出信号OI的相位差(相位误差)，并输出作为差动信号的第一混频器输出信号VM1、第二混频器输出信号VM2。
第一平滑电路LPF1对来自混频器MX的第一混频器输出信号VM1进行平滑，除去交流成分，输出直流成分VA1。此外，平滑电路LPF2对来自混频器MX的第二混频器输出信号VM2进行平滑，除去交流成分，输出直流成分VA2。该直流成分VA1与VA2的电压差VA1-VA2对应于混频器MX中输入的二个信号(例如Q和OI)的相位差(相位误差)。此外，对于二个信号(例如Q和OI)的相位差与复合BPF电路200的特性之间的关系，将在后面说明。
混频器MX的输出信号VM1、VM2由下式求得。
VM1＝V0+V(t)/2    (1)
VM2＝V0-V(t)/2    (2)
其中，V0是偏移电压，如果混频器的特性理想，则V0为0，但在实际的电路中，由于制造误差，晶体管等的特性会偏离设计值，因此，V0不会为0。该偏移电压V0的变化取决于制造误差或电源电压、温度的变动等。然而，通过取差动信号的差VM1-VM2，可消去偏移电压V0。由此，可去除V0中所包含的制造误差、或电源电压、温度的变动等的影响，因此，可准确地检测两个信号(例如Q和OI)的相位差
Figure BDA00003154350400131
此外，在下面的说明中省略了式中的V0。
关于式(1)、(2)的V(t)，如果设定输入MX的第二信号Q是sin(ωt)、第一输出信号OI是
Figure BDA00003154350400132
则V(t)通过下式求得。
V(t)＝k·(sin(2ωt+φ)-sinφ)    (3)
这里，k是由混频器的特性决定的常数，
Figure BDA00003154350400133
是第一输出信号OI的相对于第一信号I的相位差。
通过平滑电路LPF1、LPF2提取混频器输出信号VM1、VM2的直流成分。平滑电路LPF1、LPF2的输出信号VA1、VA2可根据式(1)、(2)、(3)按下式求得。
VA1＝-k·sinφ/2    (4)
VA2＝+k·sinφ/2    (5)
平滑电路LPF1、LPF2的输出信号VA1、VA2通过开关电路SWA被输入积分电路135。开关电路SWA根据控制部260的控制进行开关动作。控制部260通过控制开关电路SWA，可将负反馈环切换为开环。积分电路135将对应于所检测到的相位误差的电荷存储在电容器CP中。
图4示出平滑电路LPF1、LPF2、开关电路SWA、积分电路135、校正电流生成电路140、电流加法电路160的详细结构例。此外，本实施方式的平滑电路LPF1、LPF2、开关电路SWA、积分电路135、校正电流生成电路140、电流加法电路160不仅限于图4的结构，可以进行省略部分结构元件、或替换成其它结构元件、或增加其它结构元件等各种变形。
平滑电路LPF1包括电阻元件RP及电容器CP，对混频器输出信号VM1进行平滑，并将直流成分作为输出信号VA1而输出。此外，平滑电路LPF2与LPF1相同，包括电阻元件及电容器，对混频器输出信号VM2进行平滑，并将直流成分作为输出信号VA2而输出。
图4所示的开关电路SWA是第一结构例，包括开关元件SW1、SW2。开关元件SW1、SW2基于控制部260的控制进行开关动作。当SW1、SW2处于图4的实线所示的状态时，则形成负反馈环，进行反馈处理。也就是说，平滑电路LPF1、LPF2的输出信号VA1、VA2被输入至积分电路135，根据VA1、VA2生成调整信号AGM，基于该调整信号AGM，作为一阶复合BPF电路的复制电路110的中心频率被位移。此外，由于中心频率位移，混频器MX的二个输入信号(例如Q和OI)的相位差发生改变，VA1、VA2对应于该变化后的相位差而变化，进而，根据变化后的VA1、VA2生成调整信号AGM。
另一方面，当SW1、SW2处于图4虚线所示的状态时，调整信号生成电路100成为开环而不进行反馈处理。也就是说，因为积分电路135的运算放大器OPA的非反相输入节点(+)与反相输入节点(-)被设定为相同电位，因此，运算放大器OPA的输出电流ID1、ID2为0，电容器CS1、CS2的电荷不变。因此，积分电压VS1、VS2也不变，调整信号AGM可保持恒定电压。
在开环的期间，控制部260将调整信号生成电路100的至少一部分的电路设定为非使能状态或低耗电模式。具体而言，将基准信号生成电路180、复制电路110的OTA1、OTA2、混频器MX设定为非使能状态或低耗电模式。由此，可降低调整信号生成电路100的耗电，或抑制在最小限度，从而可降低通信中的耗电。
积分电路135包括运算放大器OPA、电阻元件RS1、RS2、电容器CS1、CS2，对平滑电路LPF1、LPF2的输出信号VA1、VA2进行积分，并输出第一积分电压VS1、第二积分电压VS2。如果设定从运算放大器OPA流入电容器CS1、CS2的电流分别为ID1、ID2，电容器CS1、CS2的电容为Cs，则积分电压VS1、VS2通过下式求得。
VS 1 ( t ) = 1 Cs ∫ 0 t ID 1 ( t ) dt - - - ( 6 )
VS 2 ( t ) = 1 Cs ∫ 0 t ID 2 ( t ) dt - - - ( 7 )
这里，当时，由式(4)、(5)得出VA1＞0、VA2＜0，因而ID1＞0、ID2＜0，ID1给电容器CS1充电，ID2给电容器CS2放电。另一方面，当时，VA1＜0、VA2＞0，因而ID1＜0、ID2＞0，ID1给电容器CS1放电，ID2给电容器CS2充电。此外，当
Figure BDA00003154350400151
时，得出VA1＝0、VA2＝0，因而ID1＝0、ID2＝0，电容器CS1、CS2的电荷不变。
由式(6)、(7)可知，在ID1(ID2)为正的期间，VS1(VS2)随时间而增加，在ID1(ID2)为负的期间，VS1(VS2)随时间而减少。此外，在ID1(ID2)为零的期间，VS1(VS2)保持恒定值。
校正电流生成电路140包括OTA6作为电压控制电流源，积分电压VS1被输入非反相输入端子(+)，积分电压VS2被输入反相输入端子(-)。此外，生成与积分电压的差VS1-VS2成比例的校正电流ICR。校正电流ICR是校正复合BPF电路(广义是指调整对象电路)200中包括的OTA的跨导(gm)的设计值的偏差的电流。如果OTA6的跨导值设定为gm6，则校正电流ICR通过下式求得。
ICR＝gm6·(VS1-VS2)    (8)
基准偏压电流生成电路150生成基准偏压电流IREF。基准偏压电流IREF是作为用于生成尾电流的基准的电流，该尾电流赋予复合BPF电路(广义是指调整对象电路)200所包括的OTA的跨导(gm)的设计值。也就是说，当元件特性、电源电压、温度符合设计值时，基准偏压电流IREF是一种成为用于生成给出OTA的gm的设计值的尾电流的基准的电流。此外，对于OTA的gm与尾电流之间的关系，将在后面说明。
电流加法电路160对校正电流ICR和基准偏压电流IREF进行加法运算。将校正电流ICR和基准偏压电流IREF进行了加法运算后的电流，成为用于生成给出OTA的所期望的(校正后的)gm值的尾电流的基准的电流。
具体而言，例如如图4所示，电流加法电路160包括N型晶体管TN4。由于TN4的漏极电流Ids是Ids＝ICR+IREF，因而可将TN4的栅极-源极间电压作为调整信号AGM输出。此外，对于OTA的结构例和基于调整信号AGM的gm调整，将在后面说明。
图5的(A)示出开关电路SWA的第二结构例。第二结构例的开关电路SWA设置在积分电路135的电阻元件RS1、RS2与运算放大器OPA之间。当SW1、SW2处于图5的(A)的实线所示的状态时，调整信号生成电路100形成为闭环，调整信号AGM被反馈至复制电路110的OTA1和OTA2。这时，闭环作为负反馈环动作。另一方面，当SW1、SW2处于图5的(A)的虚线所示的状态时，调整信号生成电路100形成为开环，不进行反馈处理。
图5的(B)示出开关电路SWA的第三结构例。第二结构例的开关电路SWA设置在电流加法电路160的输出节点与电压保持用电容器CD之间。当开关电路SWA处于导通状态时，负反馈环形成，并进行反馈处理。另一方面，当开关电路SWA处于断开状态时，形成开环，不进行反馈处理。在这种情况下，通过电压保持用电容器CD调整信号AGM可保持恒定电压。
1-2.复合BPF电路的调整
图6示出调整作为对象电路之一的复合BPF电路200的结构例。图6所示的复合BPF电路200包括电阻元件R1a～R1d、R2a～R2d、可变电容电容器C1a、C1b、C3a、C3b、中心频率位移电路FRQS～FRQS4及电感对应电路(インダクタ一相当回路)X1～X4。此外，本实施方式的复合BPF电路200不仅限于图6的结构，可以进行省略部分结构元件、或替换成其它结构元件、或增加其它结构元件等的各种变形。例如，复合BPF电路200的阶数不仅限于4阶，也可以为其他阶数。
中心频率位移电路FRQS1～FRQS4由二个跨导运算放大器(OTA)构成。如上所述，第一信号I的系统的低通滤波器与第二信号Q的系统的低通滤波器通过彼此极性不同的一对OTA连接，因此，可使频率特性只改变中心频率ω0。也就是说，可由低通滤波器得到带通滤波器(4阶复合BPF)。
电感对应电路X1～X4由四个跨导运算放大器(OTA)和一个电容器构成，作为电感器L2a、L4a、L2b、L4b进行动作。如果设定电感对应电路X1～X4中包含的电容器C2a、C4a、C2a、C4b的电容值为Cx、各OTA的跨导值为gm，则各电感器L2a、L4a、L2b、L4b的电感值L可通过L＝Cx/gm2得到。
四个输入信号IP、IN、QP、QN是相位彼此不同的信号。IP与IN相位相差180度，此外，QP与QN相位也相差180度。也就是说，IP与IN以及QP与QN分别构成一对差动信号。而且，IP与QP相位相差90度，IN与QN相位也相差90度。
中心频率位移电路FRQS1～FRQS4及电感对应电路X1～X4中包含的OTA，根据来自上述第一调整电路100-1的调整信号AGM1来调整跨导值(gm值)。
复合BPF电路200作为带通滤波器进行动作，如果设定其中心频率为f0，则ω0(＝2×π×f0)与各OTA的gm值被设定为如下所示。
gm1＝ω0×CC1a    (9)
gm2＝ω0×CC2a    (10)
gm3＝ω0×CC3a    (11)
gm4＝ω0×CC4a    (12)
这里，gm1～gm4是中心频率位移电路FRQS1～FRQS4中所包含的OTA的跨导值，CC1a、CC2a、CC3a、CC4a是可变电容电容器C1a、C2a、C3a、C4a的电容值(capacitance值)。在设计电路时，要设定各OTA的跨导值gm1～gm4，以使所期望的频率为ω0。而且，在出厂时的测试工序等中，各可变电容电容器的电容值可设定为所期望电容值或接近于所期望电容值的值。
在实际的电路中，由于制造误差或电源电压、温度的变动等，gm发生变化，因此，中心频率ω0以及BPF的截止频率会偏离设计值。根据本实施方式的第一调整信号生成电路100-1，可检测复制电路110(一阶复合BPF)的中心频率的偏移，并调整OTA的跨导值gm，以校正该偏移。此外，如上所述，由于ω0＝gm/C，因此，通过调整gm，也可校正电容值C的误差。
在OTA中，gm偏离所期望值、即偏离设计前提值的原因，在于MOS晶体管的β或尾电流ISS因工序(process)、电源电压、周围温度的变动而偏离设计前提值。这里，β是表示MOS晶体管的特性的参数之一，如果设定沟道宽度为W、沟道长度为L、流动性为μ、栅极氧化膜的每单位面积的电容为Cox，则β通过下式求得。
β＝(W/L)·μ·Cox    (13)
因此，如果图6中的所有OTA的gm发生某种偏离，那么，在同一集成电路内的近旁形成的复制电路110(图3)的OTA1、OTA2的gm也会因相同的原因以相同比率发生偏离。
这样，由于制造误差、或电源电压、温度的变动等引起跨导值gm或电容值C产生变化的情况下，复制电路110与复合BPF电路200会同样地发生中心频率的变化。此外，复制电路110的中心频率与复合BPF电路200的中心频率也可以不相同。
此外，复制电路110不仅限于一阶复合BPF，也可以是二阶以上的复合BPF。而且，也可如图6的复合BPF电路200那样，由全差动电路构成。
图7的(A)、图7的(B)是用于说明基于本实施方式的第一调整信号生成电路100-1的中心频率的偏差检测的图。图7的(A)示出了复制电路110中的第一输出信号OI相对于第一信号I、第二信号Q的相位差与中心频率之间的关系。而且，图7的(B)示出了复合BPF电路200(例如四阶复合BPF)的频率特性。设定带通滤波器的中心频率的设计值(所期望值)为ω0。
如图7的(A)所示，在复制电路110(一阶复合BPF)中，第一输出信号OI与第一信号I的相位差在-90度至90度的范围内变化。虽未进行图示，但例如当复合BPF电路200是四阶复合BPF时，在正的频率区域中，相位差在-360度至360度范围内变化。
当中心频率与设计值ω0一致时，如图7的(A)的A1所示，在频率ω0上，第一输出信号OI与第一信号I的相位差为0度。而且，在正的频率区域中，第二信号Q的相位比第一信号I延迟90度，因此，在频率ω0上，OI与Q的相位差为90度。在这种情况下，复合BPF电路200的增益的频率特性成为图7的(B)的B1所示的特性。
当由于制造误差等而引起中心频率变化为ω1(ω1＞ω0)时，例如如图7的(A)的A2所示，在频率ω0上，OI与I的相位差
Figure BDA00003154350400191
大于0度，此外，OI与Q的相位差大于90度。在这种情况下，复合BPF电路200的增益的频率特性成为如图7的(B)的B2所示的特性。
此外，当由于制造误差等引起中心频率变化为ω2(ω2＜ω0)时，如图7的(A)的A3所示，在频率ω0上，OI与I的相位差
Figure BDA00003154350400192
小于0度，此外，OI与Q的相位差小于90度。在这种情况下，复合BPF电路200的增益的频率特性成为如图7的(B)的B3所示的特性。
因此，将频率ω0的第一信号I、第二信号Q输入复制电路110，根据平滑电路LPF1、LPF2的输出信号VA1、VA2，可推断出复合BPF电路200的中心频率与设计值ω0是否一致、以及复合BPF电路200的二个截止频率ωH和ωL是否与设计值一致。
复合BPF电路200与复制电路110形成在同一个IC芯片内。因此，复合BPF电路200的中心频率及二个截止频率ωH和ωL的变动原因(IC制造工序中的变动、电源电压变动、周围温度变动)与复制电路110的中心频率变动原因(过程变动、电源电压变动、周围温度变动)一致。
基于该事实，在本实施方式的电路装置300中，不检测作为调整对象电路之一的复合BPF电路200中的中心频率变动/截止频率变动，取而代之地检测复制电路(一阶复合BPF)110的中心频率变动，根据该检测结果进行调整，以使复制电路110及复合BPF电路200中所包括的所有OTA的gm值接近于设计值。
具体而言，如果平滑电路LPF1、LPF2的输出信号的差分VA1-VA2(图4)为0，则判定中心频率和二个截止频率ωH和ωL与设计值一致。如果VA1-VA2为负(即
Figure BDA00003154350400193
)，则判定中心频率偏移得比ω0更高，而如果VA1-VA2为正(即
Figure BDA00003154350400194
)，则判定中心频率偏移得比ω0更低。
此外，虽然未进行图示，但第二输出信号OQ相对于第二信号Q的相位差也与图7的(A)的OI相对于I的相位差相同。因此，OQ与I的相位差在中心频率ω0上为90度，因而也可以将OQ与I的相位差进行比较。也就是说，也可以使用OQ与I作为混频器MX的输入信号。
如式(8)所示，当积分电压的差分VS1-VS2为负时，校正电流ICR为负，因此，进行减少跨导(gm)的调整。由于gm减少，中心频率(＝gm/C)变低，接近于设计值ω0。另一方面，当积分电压的差分VS1-VS2为正时，校正电流ICR为正，因此，可进行增加跨导(gm)的调整。由于gm增加，中心频率变高，接近于设计值ω0。并且，当中心频率与设计值ω0一致时，平滑电路的输出信号的差分VA1-VA2为0，其后，积分电压的差分VS1-VS2保持为恒定电压，因此，gm也保持在恒定值。
此外，对于如何通过跨导调整信号AGM1来调整OTA的gm，将在后面进行说明。
如上所述，跨导调整不只对复制电路110中的OTA，对复合BPF电路200中所包括的OTA也同样地进行，因此，复合BPF电路200的中心频率及二个截止频率ωH和ωL也被校正为设计值。如上所述，由于存在ω0＝gm/C的关系，因此，通过调整gm，可将电容器的电容值C的变动也包括在内地校正中心频率。例如，当电容值C变成设计值的k倍时，gm值也调整为设计值的k倍，从而可将中心频率校正为设计值。
此外，如果将电感对应电路X1～X4(图6)的电感与邻接的可变电容器C1a、C3a、C1b、C3b的电容值的积保持为规定的设计值，则复合BPF电路200的特性能够得到保持。例如，在设定X1(L2a)的电感值为LL2a，邻接的可变电容器C1a、C3a的电容值为CC1a、CC3a时，如果将电感值与电容值的积LL2a×CC1a、LL2a×CC3a保持为规定的设计值，则复合BPF电路200的特性可得到保持。这里，如上所述，由于存在LL2a＝CC2a/gm2的关系，因而可得出下式。
LL2a×CC1a＝CC2a×CC1a/gm2    (14)
LL2a×CC3a＝CC2a×CC3a/gm2    (15)
由上式可知，即使在电容值变为设计值的k倍的情况下，通过将gm值调整为设计值的k倍，可使电感值与电容值的积保持为恒定值。
图8示出了复制电路110和复合BPF电路200中所包括的跨导运算放大器(OTA)的第一结构例。此外，本实施方式的OTA不仅限于图8的结构，可以进行省略部分结构元件、替换成其它结构元件、增加其它结构元件等各种变形。
图8所示的OTA的第一结构例，包括N型晶体管TN1、TN2、TN3及P型晶体管TP1、TP2。TN1的栅极连接到非反相输入端子VIN+，TN2的栅极连接到反相输入端子VIN-。TP1、TP2构成电流镜电路。TN1的漏极、TP1的漏极和栅极、TP2的栅极共同连接。此外，TN2的栅极和TP2的栅极共同连接，并连接到电流输出端子IOUT。TN3作为尾电流ISS的电流源进行动作，通过输入到栅极的跨导调整信号AGM1，栅极偏置电压可得到调整，因此，可调整尾电流ISS的电流值。
TN3与电流加法电路160(图4)的TN4构成电流镜电路，因此，TN3的漏极电流(尾电流ISS)的电流值与TN4的漏极电流(ICR+IREF)的电流值成比例。这个比例常数取决于TN3与TN4的尺寸。例如，当TN3与TN4的沟道长度相同时，即为沟道宽度的比。这样，OTA的尾电流ISS的电流值被设定为与ICR+IREF成比例。
OTA的跨导gm，采用尾电流ISS通过下式表示。
gm = β · ISS - - - ( 16 )
这里，β是由式(13)得出的TN1、TN2的特性参数。该式(16)是例如由已知文献、谷口研二所著的《CMOS模拟电路入门》第四版(2006年8月1日、CQ出版)中的P101～P103推导出的。
由式(16)可知，通过调整尾电流ISS，可调整OTA的gm。如上所述，电流加法电路160所包括的TN4(图4)与尾电流源的TN3构成电流镜电路，因此，可得到与TN4的漏极电流Ids＝ICR+IREF成比例的尾电流ISS。
图9示出了跨导运算放大器(OTA)的第二结构例。此外，本实施方式的OTA不仅限于图9的结构，可以进行省略部分结构元件、替换成其它结构元件、增加其它结构元件等各种变形。
在图9所示的OTA的第二结构例中，N型晶体管NM3、NM4构成OTA的输入差动对，各栅极分别连接到输入端子INN、INP。P型晶体管PM5、PM6构成负荷电流源，各漏极分别连接到输出端子OUTP、OUTN。N型晶体管NM1、NM2的各栅极上被施加偏压VBN，对输入差动对NM3、NM4分别共源共栅连接。这些NM1、NM2提高OTA的输出阻抗，发挥减小负荷变动的影响的作用。N型晶体管NM5、NM6构成尾电流源，通过输入各栅极的调整信号AGM1而调整OTA的尾电流。通过尾电流得到调整，从而OTA的gm得到调整。
P型晶体管PM3、PM4、PM8是共反馈用晶体管(コモンフイ一ドバツク用トランジスタ一)，用于使OTA的动作点的直流电位稳定。此外，P型晶体管PM9及N型晶体管NM7、NM8、NM9构成偏压生成电路，生成负荷电流源PM5、PM6的栅极偏压。
此外，对于第二调整信号生成电路100-2的复制电路110中所包括的OTA1、OTA2，也可使其与上述第一或第二结构例的OTA结构相同。
图10示出了复制电路110中所包括的可变电容电容器CA1、CA2(图3)及复合BPF电路200中所包括的可变电容电容器C1a、C1b、C3a、C3b(图6)的结构例。图10所示的可变电容电容器包括n(n为0或自然数)+2个电容器及n+1个开关元件S0～Sn，这些电容器的电容值为C0、ΔC、2ΔC、22ΔC、...2nΔC。
开关元件S0～Sn根据例如设置在电路装置300的EEPROM等非易失性存储器中存储的电容值设定信息而被接通/切断。具体而言，电容值设定信息由n+1比特构成，开关元件S0～Sn根据各比特的1或0被接通/切断。例如，在n＝2的情况下，当电容值设定信息“000”时，S0、S1、S2均切断，总电容值为C0。此外，当电容值设定信息“001”时，S0接通，S1、S2切断，总电容值为C0+ΔC。此外，当电容值设定信息“010”时，S0切断，S1接通，S2切断，总电容值为C0+2ΔC。这样，可将总电容值设定为以ΔC为增量以C0为最小值。
在出厂前的测试工序等中，通过例如将电容值设定信息存储设置于电路装置300的EEPROM等非易失性存储器中，可将可变电容电容器的电容值设定为所期望的电容值或接近于所期望的电容值。
此外，也可用保险丝或反熔丝(antifuse)取代图10的开关元件S0～Sn。在这种情况下，在出厂时的测试工序等中，通过将保险丝切断或将反熔丝导通等，可将可变电容电容器的电容值设定为所期望电容值或接近于所期望电容值。
这样，根据本实施方式的电路装置300，可在出厂时的测试工序等中，进行可变电容电容器的电容值的调整，在用于实际通信时，可通过第一调整信号生成电路100-1的调整信号AGM1，进行中心频率的调整。由此，可将gm的调整量(调整范围)缩小。图11示出了OTA中的跨导gm和尾电流ISS之间的关系，其中P1、P2或P3满足式(16)。该图示出了gm的调整范围(gm0-gm1)越大，则尾电流需要更加动态地改变(ISS1-ISS0)。
图12的示图示出了由于IC制造工序中的波动或根据的芯片位置，在不同的芯片之间或不同的晶片之间电容值是如何在实际的IC芯片中分布的。该图也说明了如何在集成电路的IC制造工厂的测试工序中利用可变电容电容器进行电容值调整。横轴表示电容值，纵轴表示电容值出现的频度。例如，设定电容值如图12所示那样地分布。在这种情况下，根据电容值的大小分成三个组，分别对应于电容调整用的代码(电容值设定信息，例如“11”、“10”、“01”)。并且，可根据该代码，设定可变电容电容器的电容值。具体而言，当可变电容电容器由图10所示的S0、S1、C0、ΔC及2ΔC构成时，基于代码“11”，S0、S1均接通，电容值被设定为C0+3ΔC。此外，基于代码“10”，S0断开，S1接通，电容值被设定为C0+2ΔC。而且，基于代码“01”，S0接通，S1断开，电容值被设定为C0+ΔC。由此，可使得电容值的分布纳入图12的CP所示的范围，因此，可缩小必须对gm进行调整的范围。
1-3.混频器、PLL电路、低噪声放大器等的调整
图13示出混频器330的结构例。此外，本实施方式的混频器330不仅限于图13的结构，也可以进行省略部分结构元件、替换成其它结构元件、增加其它结构元件等各种变形。
图13所示混频器330的结构例包括N型晶体管TB1～TB7、电阻元件RB1、RB2。TB1、TB2的各栅极输入有输入信号VIN1，TB3～TB6的各栅极输入有输入信号VIN2。从TB3、TB6的各漏极的共同连接节点和TB4、TB5的各漏极的共同连接节点输出输出信号VOUT。TB7是构成尾电流源的晶体管，尾电流通过栅极中输入的调整信号AGM2而被调整，通过调整尾电流，混频器330的gm得到调整。
图14示出本实施方式的接收用PLL电路350的结构例。接收用PLL电路350包括相位比较器352、环路滤波器354、电压控制振荡电路(LC-VCO)356、分频器358，生成局部频率，并向混频器330输出。此外，本实施方式的接收用PLL电路350不仅限于图14的结构，可进行以省略部分结构元件、替换成其它结构元件、增加其它结构元件等各种变形。
基准时钟生成电路220生成基准时钟VCK并向相位比较器350输出。相位比较器352对基准时钟信号VCK和分频后的信号VD的相位进行比较，并输出输出信号VP。环路滤波器354去除相位比较器352的输出信号VP中包含的高频成分，只将低频成分作为频率控制信号VF向电压控制振荡电路356输出。电压控制振荡电路356在对应于频率控制信号VF的频率上振荡，并输出振荡输出信号VO。分频器358对振荡输出信号VO进行分频，并输出分频后的信号VD。
通过反复进行上述动作，最终将振荡频率设定为基准时钟VCK的频率的N倍(N为分频器358的分频比)的频率。这个最终被设定的频率为所期望的局部频率。
此外，对于本实施方式的发送用PLL电路230，可使其结构与图14所示的接收用PLL电路350相同。
图15示出本实施方式的电压控制振荡电路356的结构例。本结构例的电压控制振荡电路356是LCTANK型电压控制振荡电路(LC-VCO：Voltage Control led Oscillator)，包括N型晶体管NM21、NM22、NM23、电感器(线圈)LX1、LX2及频率控制用变容二极管CX1、CX2。此外，本实施方式的电压控制振荡电路356不仅限于图15的结构，也可以进行省略部分结构元件、替换成其它结构元件、增加其它结构元件等各种变形。
电感器LX1、LX2及频率控制用变容二极管CX1、CX2构成LC谐振电路，通过改变施加在变容二极管CX1、CX2的电压VF而使CX1、CX2的电容值变化，从而控制振荡频率。N型晶体管NM23是构成尾电流源的晶体管，通过输入栅极中的调整信号AGM2而调整尾电流，由于尾电流被调整，从而电压控制振荡电路356的gm得到调整。
图16示出本实施方式的低噪声放大器(LNA)320的结构例。本结构例的低噪声放大器(LNA)320包括N型晶体管TC11、TC12、TC21、TC22、TC31、电感器(线圈)LB、电容器CB1、CB2。此外，本实施方式的电压控制振荡电路356不仅限于图16的结构，也可以进行省略部分结构元件、替换成其它结构元件、增加其它结构元件等各种变形。
N型晶体管TC11、TC12、TC21、TC22构成共源共栅连接的放大用晶体管。而且，电感器(线圈)LB和电容器CB1、CB2构成LC负载电路。N型晶体管TC31是构成尾电流源的晶体管，通过栅极中输入的调整信号AGM2而调整尾电流，由于尾电流被调整，从而低噪声放大器(LNA)320的gm得到调整。
对于本实施方式的功率放大器(PA)240的结构例，虽未进行图示，但可使其成为例如类似图16的低噪声放大器(LNA)320的差动放大器的结构。而后，通过将调整信号AGM2输入构成尾电流源的晶体管的栅极中，可调整gm。
为了使用第二调整信号生成电路100-2将上述电路的gm高精度地调整为设计值(目标值、期望值)，需要在第二调整信号生成电路100-2的复制电路110中将可变电容电容器CA1、CA2的电容值C设定为期望值(设计值)。通过使用图10所示的可变电容电容器，可在出厂时的测试工序等中将电容值C设定为期望值(设计值)。
具体而言，为了监控例如可变电容电容器CA1、CA2的电容值，在被设定为规定的测试模式的情况下预先设置作为检查用端子而动作的端子(检查用端子)，在检验工序中，将外部的电阻元件连接到该检查用端子上，测定RC时间常数。由于确切地知道外部电阻元件的电阻值R，因此，可准确地算出对应于所期望的电容值C的RC时间常数。如果能够在可变地设定可变电容电容器CA1、CA2的电容值C的同时测定RC时间常数，并使得RC时间常数成为期望值，则可将电容值C设定为所期望的电容值。
由此，可将第二调整信号生成电路100-2的可变电容电容器CA1、CA2的电容值设定为期望值(设计值)。并且，可通过第二调整信号生成电路100-2输出的调整信号AGM2调整低噪声放大器(LNA)320、混频器330、PLL电路230、或功率放大器(PA)240的gm，因此，可校正因制造误差、或电源电压、温度的变动等导致的电路特性的变化。
此外，利用第二调整信号生成电路100-2的调整信号AGM2的生成处理与上述第一调整信号生成电路100-1同样地进行。但可变电容电容器CA1、CA2的电容值也可以与第一调整信号生成电路100-1的CA1、CA2不同，因此，调整信号AGM2的电压值也可以与调整信号AGM1的电压值不同。
如上所述，根据本实施方式的电路装置300，检测复制电路110的相位误差，并根据检测结果调整跨导，从而可校正复合BPF电路200的中心频率及低噪声放大器(LNA)320、混频器330、PLL电路230、350或功率放大器(PA)240的电路特性的与设计值(期望值)的偏差。其结果是，在将本实施方式的电路装置300用于无线设备等时，可校正因制造误差、或电源电压、温度的变动等导致的中心频率及电路特性的与设计值(期望值)的偏差。此外，由于可在无线通信开始前检测复制电路110的相位误差，生成调整信号AGM，并在生成调整信号AGM后，将调整信号生成电路100的至少一部分电路设定为非使能状态或低耗电模式，因此，可降低通信中的电耗。其结果是，可在不增加耗电的情况下，实现更稳定可靠的无线通信。
而且，由于本实施方式的电路装置300是一种将调整信号AGM的电压保持在电容器中的方式，因此，与例如将调整信号AGM转换为数字值并存储在寄存器等中的方式相比，可以以简单的结构低电耗地进行调整对象电路的调整。
2.电子设备
图17示出包括本实施方式的电路装置300的电子设备400的结构例。本实施方式的电子设备400包括电路装置300、传感器单元410、A/D转换器420、存储部430、主机440、操作部450。
电子设备400例如是温度/湿度计、脉搏计、计步器等，可通过无线方式发送检测数据。传感器单元410包括温度传感器、湿度传感器、陀螺仪传感器、加速度传感器、光电传感器、压力传感器等，使用了对应于电子设备400的用途的传感器。传感器单元410放大传感器的输出信号(传感器信号)，通过滤波器消除噪音。A/D转换器420将放大后的信号转换为数据信号并向电路装置300输出。主机440例如由微型计算机构成，根据数据信号处理、或存储在存储部430中的设定信息、或操作部450发出的信号，进行电子设备400的控制处理。存储部430由例如闪存器等构成，用于存储设定信息及检测数据等。操作部450例如由键盘等构成，用于用户对电子设备400进行操作。
此外，如上所述，对本实施方式进行了详细的说明，但本领域技术人员能够理解，只要实质上不脱离本发明的新技术内容及效果，本发明可以有很多变形。因此，这样的变形例全部包括在本发明的范围内。例如，在说明书或图面中，至少有一次与更广义或同义的不同术语一起被记述的术语，在说明书或图面的任何地方，均可与该不同术语互换。而且，电路装置及电子设备的结构、动作均不仅限于本实施方式中的说明，可以进行多种变形。
附图标记说明
100-1  第一调整信号生成电路
100-2  第二调整信号生成电路    110    复制电路
112    中心频率位移电路        130    差分信号生成电路
135    积分电路                140    校正电流生成电路
150    基准偏压电流生成电路
160    电流加法电路            180    基准信号生成电路、
200    调整对象电路            210    发送电路
220         基准时钟生成电路          230       PLL电路(发送用)
240         功率放大器
250         调制用控制电压生成电路    260       控制部
300         电路装置                  310       接收电路
320         低噪声放大器              330       混频器
350         PLL电路(接收用)           360       解调电路
400         电子设备                  410       传感器单元
420         A/D转换器                 430       存储部
440         主机                      450       操作部
AGM1        第一调制信号              AGM2      第二调制信号
CA1、CA2    可变电容电容器            RA1、RA2  电阻元件
OTA1、OTA2  跨导运算放大器            MX        混频器
LPF1、LPF2  平滑电路                  I         第一信号
Q           第二信号                  OI        第一输出信号
OQ          第二输出

Claims (14)

1.一种电路装置，其特征在于，包括：
通信电路，具有至少一个调整对象电路；以及
调整信号生成电路，输出用于调整所述调整对象电路的跨导的调整信号，
其中，所述调整信号生成电路进行所述调整信号的生成处理，将生成的所述调整信号所对应的电荷存储在电容器中，并将基于所述电容器中存储的电荷的所述调整信号向所述调整对象电路输出。
2.根据权利要求1所述的电路装置，其特征在于，其中，
所述调整信号生成电路在所述通信电路不进行通信数据的发送或接收的期间、即数据非通信期间，进行所述调整信号的所述生成处理，将生成的所述调整信号所对应的电荷存储在所述电容器中，并将基于所述电容器中存储的电荷的所述调整信号向所述调整对象电路输出。
3.根据权利要求1或2所述的电路装置，还包括：
控制部，控制所述调整信号生成电路，
其中，所述控制部在所述调整信号生成后，将所述调整信号生成电路的至少一部分的电路设定为非使能状态或低耗电模式。
4.根据权利要求1至3中任一项所述的电路装置，其特征在于，
所述调整信号生成电路具有所述调整对象电路的复制电路，
所述调整信号生成电路在所述调整信号生成时，通过包含所述复制电路的负反馈环进行反馈处理，
所述控制部在所述调整信号生成后，将所述负反馈环切换成开环。
5.根据权利要求4所述的电路装置，其特征在于，
所述复制电路是复合带通滤波器电路，
所述调整信号是调整所述复合带通滤波器电路的中心频率的信号。
6.根据权利要求5所述的电路装置，其特征在于，
所述复制电路具有电容值设定为可变的可变电容电容器。
7.根据权利要求4至6中任一项所述的电路装置，其特征在于，
所述调整信号生成电路将偏离所述调整对象电路的跨导的期望值的误差所对应的电荷存储在所述电容器中，并生成所述调整信号。
8.根据权利要求4至7中任一项所述的电路装置，其特征在于，其中，
所述调整信号生成电路还具有：基准信号生成电路，将第一信号及与所述第一信号的相位相差90度的第二信号向所述复制电路输出；混频器，被输入所述第二信号及来自所述复制电路的第一输出信号，或被输入所述第一信号及来自所述复制电路的第二输出信号；平滑电路，对来自所述混频器的输出信号进行平滑。
其中，所述混频器对所输入的二个信号的相位误差进行检测，
所述平滑电路输出检测出的所述相位误差所对应的电压。
9.根据权利要求8所述的电路装置，其特征在于，其中，
所述调整信号生成电路还具有将检测出的所述相位误差所对应的电荷存储在所述电容器中的积分电路，
所述调整信号生成电路，根据存储在所述电容器中的电荷，生成并输出所述调整信号。
10.根据权利要求9所述的电路装置，其特征在于，其中，
所述调整信号生成电路还具有开关电路，
所述控制部通过控制所述开关电路，在生成所述调整信号时，进行通过所述负反馈环进行的反馈处理的控制，在生成所述调整信号后，将所述负反馈环切换为所述开环。
11.根据权利要求1至10中任一项所述的电路装置，其特征在于，其中，
所述电路装置包括第一调整信号生成电路作为所述调整信号生成电路，
所述第一调整信号生成电路向作为所述通信电路的一部分的复合带通滤波器电路输出第一调整信号作为所述调整信号。
12.根据权利要求11所述的电路装置，其特征在于，其中，
所述通信电路所具有的所述复合带通滤波器电路具有电容值设定为可变的可变电容电容器，
所述第一调整信号生成电路在所述可变电容电容器的电容值被调整后，通过所述第一调整信号进行所述复合带通滤波器电路的中心频率的调整。
13.根据权利要求1至12中任一项所述的电路装置，其特征在于，其中，
所述电路装置包括第二调整信号生成电路作为所述调整信号生成电路，
所述第二调整信号生成电路向所述通信电路所具有的低噪声放大器、混频器、PLL电路及功率放大器中的至少一个输出第二调整信号作为所述调整信号。
14.一种电子设备，其特征在于，包括权利要求1至13中任一项所述的电路装置。
CN2013101648549A 2012-05-08 2013-05-07 电路装置及电子设备 Pending CN103391069A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012106544A JP2013236204A (ja) 2012-05-08 2012-05-08 回路装置及び電子機器
JP2012-106544 2012-05-08

Publications (1)

Publication Number Publication Date
CN103391069A true CN103391069A (zh) 2013-11-13

Family

ID=49535246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101648549A Pending CN103391069A (zh) 2012-05-08 2013-05-07 电路装置及电子设备

Country Status (3)

Country Link
US (1) US20130301753A1 (zh)
JP (1) JP2013236204A (zh)
CN (1) CN103391069A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107850970A (zh) * 2016-04-01 2018-03-27 深圳市汇顶科技股份有限公司 积分电路及信号处理模块

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8918070B2 (en) * 2012-05-04 2014-12-23 Analog Devices, Inc. Frequency tuning for LC circuits
JP2019161382A (ja) * 2018-03-12 2019-09-19 ローム株式会社 増幅回路並びに増幅回路に関わる半導体装置及びドライバ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172911A (ja) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd フィルタ装置
JP2005204204A (ja) * 2004-01-19 2005-07-28 Nec Electronics Corp 周波数設定回路
JP2005223439A (ja) * 2004-02-03 2005-08-18 Nec Electronics Corp 周波数設定回路
JP4660248B2 (ja) * 2005-03-31 2011-03-30 パナソニック株式会社 フィルタ自動調整装置およびフィルタ調整方法ならびに携帯電話システム
JP2007201962A (ja) * 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd フィルタ自動調整回路およびフィルタ調整方法ならびに携帯電話システム
JP2007214800A (ja) * 2006-02-08 2007-08-23 Nec Electronics Corp 複素フィルタ回路
US7463086B2 (en) * 2006-11-17 2008-12-09 O2Micro International Ltd. Apparatus and method for tuning a band pass filter
JP4731462B2 (ja) * 2006-12-27 2011-07-27 ルネサスエレクトロニクス株式会社 受信装置
JP5591734B2 (ja) * 2011-02-18 2014-09-17 富士通マイクロソリューションズ株式会社 バンドパスフィルタ及びバンドパスフィルタのキャリブレーション方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107850970A (zh) * 2016-04-01 2018-03-27 深圳市汇顶科技股份有限公司 积分电路及信号处理模块
CN107850970B (zh) * 2016-04-01 2021-04-27 深圳市汇顶科技股份有限公司 积分电路及信号处理模块

Also Published As

Publication number Publication date
US20130301753A1 (en) 2013-11-14
JP2013236204A (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5080651B2 (ja) デュアルパス電流増幅器
EP3202031B1 (en) Switching current source radio frequency oscillator
JP5018028B2 (ja) 基準電圧供給回路、アナログ回路及び電子機器
CN103368511A (zh) 跨导调整电路、电路装置及电子设备
US9515667B2 (en) Oscillator with frequency control loop
US7459963B2 (en) Filter apparatus including differential slave gm-C filter with frequency characteristics automatically tuned by master circuit
US20160099682A1 (en) Crystal oscillator
US8503597B2 (en) Method to decrease locktime in a phase locked loop
US20050253633A1 (en) PLL circuit and frequency setting circuit using the same
JP2007181032A (ja) トランスコンダクタ、積分器及びフィルタ回路
WO2007072551A1 (ja) 電圧制御リングオシレータ
CN104270147B (zh) 一种环形振荡器
JP2007057340A (ja) 発振回路及び角速度センサ
CN103391069A (zh) 电路装置及电子设备
US20080191778A1 (en) Gm/c tuning circuit and filter using the same
JP2007158882A (ja) 電圧制御型発振器
US9281826B2 (en) Circuit, voltage control oscillator, and oscillation frequency control system
US20100054369A1 (en) Filter tuning circuit for wireless communication system
JP2006109002A (ja) 電圧制御型発振器
CN103905037A (zh) 一种用于Gm-C滤波器的主从结构频率校准电路
JP2011155386A (ja) 増幅回路、集積回路装置及び電子機器
JP5782762B2 (ja) トランスコンダクタンス調整回路、回路装置及び電子機器
US7924068B2 (en) Automatic adjustment circuit, and filter circuit
KR20100025688A (ko) 무선통신 시스템용 필터 튜닝 회로
US8570111B2 (en) Single-staged balanced-output inductor-free oscillator and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131113