CN103383857B - 灵敏放大器电路 - Google Patents

Abstract

本发明提供一种灵敏放大器电路，包括一并联电路和一比较放大电路，其中：并联电路包括第一支路和第二支路，其中：第一支路，包括：第一使能电路；第一电流控制电路；第一开关电路；参考单元；第二支路，包括：第二使能电路；第二电流控制电路；第二开关电路；存储单元；其中第一电流控制电路控制的电流的大小与第二电流控制电路控制的电流的大小相等；比较放大电路，用于对比较器与第一开关电路的连接点处的电压和比较器与第二开关电路的连接点的电压进行比较，其中电压大的连接点所对应的单元为已编程单元，电压低的连接点所对应的单元为已擦除单元。

Description

灵敏放大器电路

技术领域

本发明涉及电子电路领域，尤其涉及一种灵敏放大器电路。

背景技术

图1为现有技术中灵敏放大器电路的结构示意图。图1所示是区分flash存储器中存储单元和参考单元哪个是已编程单元(programmedcell)的电路，其中该电路采用如下手段来实现：

现有的灵敏放大器电路是采用钳位电路，在存储单元和参考单元漏端产生近似的电压，由于存储单元和参考单元本身的特性差异，使得在同样的漏端电压的条件下，两个单元可以产生不同的电流。通过比较两路电流就能区分出存储单元和参考单元中谁是programmedcell，谁是已擦除单元(erasedcell)。

这种方法要求存储单元和参考单元的漏端电压尽可能接近，这样才能更准确地反映出存储单元和参考单元本身的差异。但实际上，两个漏端电压很难完全相等，使得到的电流受到不同漏端电压的影响，影响对存储单元和参考单元特性判断结果的准确性。

发明内容

本发明提供一种灵敏放大器，要解决的技术问题如何准确判断存储单元和参考单元谁是programmedcell，谁是erasedcell。

为了解决上述问题，本发明提供了如下技术方案：

一种灵敏放大器电路，包括一并联电路和一比较放大电路，其中：

所述并联电路包括第一支路和第二支路，其中：

所述第一支路，包括：

第一使能电路，与高电平相连，用于控制所述第一支路是否为通路；

第一电流控制电路，与所述第一使能电路相连，用于控制所述第一支路的电流的大小；

第一开关电路，与所述第一电流控制电路和参考单元的漏极相连，用于控制所述第一开关电路与所述参考单元的连接状态；

所述参考单元，浮栅极接读电压WL，源极接地；

所述第二支路，包括：

第二使能电路，与所述高电平相连，用于控制所述第二支路是否为通路；

第二电流控制电路，与所述第二使能电路相连，用于控制所述第二支路的电流的大小；

第二开关电路，与所述第一电流控制电路和存储单元的漏极相连，用于控制所述第一开关电路与所述参考单元的连接状态；

所述存储单元，浮栅极接读电压WL，源极接地；

其中所述第一电流控制电路控制的电流的大小与所述第二电流控制电路控制的电流的大小相等；

所述比较放大电路，与所述第一开关电路的输入端和所述第二开关的输入端相连，用于对所述比较器与所述第一开关电路的连接点处的电压和所述比较器与所述第二开关电路的连接点的电压进行比较，其中电压大的连接点所对应的单元为已编程单元，电压低的连接点所对应的单元为已擦除单元。

优选的，所述灵敏放大器电路还具有如下特点：

所述第一使能电路为PMOS管，源极接高电平，栅极使能，漏极与第一电流控制电路相连；所述第二使能电路为PMOS管，源极接高电平，栅极使能，漏极与第二电流控制电路相连。

优选的，所述灵敏放大器电路还具有如下特点：

所述第一电流控制电路为PMOS管，源极与所述第一使能电路相连，栅极与一稳定电压相连，漏极与所述第一开关电路相连；所述第二电流控制电路为PMOS管，源极与所述第二使能电路相连，栅极与一稳定电压相连，漏极与所述第二开关电路相连。

优选的，所述灵敏放大器电路还具有如下特点：

所述第一开关电路和所述第二开关电路均为译码器decoder管。

与现有技术相比，本发明通过控制两条支路上电流相同，从而根据参考单元和存储单元各自阻值的差异，得到两个不同的电压，进而根据电压区分programmedcell和erasedcell，克服了现有技术中采用两者的电流进行比较时，由于两个cell漏端的电压不一致所造成的误判的问题，提高了判断结果的准确性。

附图说明

图1为现有技术中灵敏放大器电路的结构示意图；

图2为本发明提供的灵敏放大器电路的实施例的结构示意图；

图3为本发明提供的灵敏放大器的应用实例的结构示意图。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

图2为本发明提供的灵敏放大器电路的实施例的结构示意图。图2所示电路包括一并联电路和一比较放大电路，其中：

所述并联电路包括第一支路和第二支路，其中：

所述第一支路，包括：

第一使能电路，与高电平相连，用于控制所述第一支路是否为通路；

第一电流控制电路，与所述第一使能电路相连，用于控制所述第一支路的电流的大小；

第一开关电路，与所述第一电流控制电路和参考单元的漏极相连，用于控制所述第一开关电路与所述参考单元的连接状态；

所述参考单元，浮栅极接读电压WL，源极接地；

所述第二支路，包括：

第二使能电路，与所述高电平相连，用于控制所述第二支路是否为通路；

第二电流控制电路，与所述第二使能电路相连，用于控制所述第二支路的电流的大小；

第二开关电路，与所述第一电流控制电路和存储单元的漏极相连，用于控制所述第一开关电路与所述参考单元的连接状态；

所述存储单元，浮栅极接读电压WL，源极接地；

其中所述第一电流控制电路控制的电流的大小与所述第二电流控制电路控制的电流的大小相等；

所述比较放大电路，与所述第一开关电路的输入端和所述第二开关的输入端相连，用于对所述比较器与所述第一开关电路的连接点处的电压和所述比较器与所述第二开关电路的连接点的电压进行比较，其中电压大的连接点所对应的单元为已编程单元，电压低的连接点所对应的单元为已擦除单元。

需要说明的是，所述比较放大电路，与所述第一开关电路的输入端和所述第二开关的输入端相连，可以理解为，比较放大电路的正向输入端与第一开关电路的输入端相连，比较放大电路负向输入端与第二开关电路的输入端相连；当然，也可以，比较放大电路的正向输入端与第二开关电路的输入端相连，比较放大电路负向输入端与第一开关电路的输入端相连。

与现有技术相比，本发明通过电流控制电路控制两条支路上电流相同，从而根据参考单元和存储单元各自阻值的差异，得到两个不同的电压，进而根据电压区分programmedcell和erasedcell，克服了现有技术中采用两者的电流进行比较时，漏端电压不一致所造成的误判的问题，提高了判断结果的准确性。

下面以一应用实例对上述电路实施例做进一步进行说明：

图3为本发明提供的灵敏放大器的应用实例的结构示意图。

所述第一使能电路为PMOS管，源极接高电平，栅极使能，漏极与第一电流控制电路相连；所述第二使能电路为PMOS管，源极接高电平，栅极使能，漏极与第二电流控制电路相连。

具体来说，将栅极的EN信号拉到低电平，开启左右两条电流通路，电路工作；将EN信号拉到高电平，两条电流通路都关闭，电路不工作。

所述第一电流控制电路为PMOS管，源极与所述第一使能电路相连，栅极与一稳定电压相连，漏极与所述第一开关电路相连；所述第二电流控制电路为PMOS管，源极与所述第二使能电路相连，栅极与一稳定电压相连，漏极与所述第二开关电路相连。

其中所述第一开关电路和所述第二开关电路均为decoder(译码器)管。它在该电路中可以看作是由两个NMOS组成的，这是在flashmemory中普遍使用的结构，目的是通过decoder电路控制开关的开合，从而选中要比较的memorycell，与上面的电流通路相连。

对于比较放大电路，该比较放大电路为一比较放大器。

由于programmedcell电阻比较大，erasedcell电阻比较小。所以，当对cell施加同样大小的电流后，产生较高电压的那一支路所连接的cell是programmedcell，另一支路所连接的cell是erasedcell。

由上可以看出，采用电压比较的方式。通过MP1和MP2产生两路完全相等的电流，这是非常容易实现的。这两路电流分别流过参考单元和存储单元，在漏端产生一个电压差，由于这个电压差仅仅由参考单元和存储单元本身的参数确定，所以准确地反映了参考单元和存储单元的差异，使得判断结果更加准确。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保护范围。

Claims (3)

1.一种灵敏放大器电路，其特征在于，包括一并联电路和一比较放大电路，其中：

所述并联电路包括第一支路和第二支路，其中：

所述第一支路，包括：

第一使能电路，与高电平相连，用于控制所述第一支路是否为通路；

第一电流控制电路，与所述第一使能电路相连，用于控制所述第一支路的电流的大小；

第一开关电路，与所述第一电流控制电路和参考单元的漏极相连，用于控制所述第一开关电路与所述参考单元的连接状态；

所述参考单元，浮栅极接读电压WL，源极接地；

所述第二支路，包括：

第二使能电路，与所述高电平相连，用于控制所述第二支路是否为通路；

第二电流控制电路，与所述第二使能电路相连，用于控制所述第二支路的电流的大小；

第二开关电路，与所述第一电流控制电路和存储单元的漏极相连，用于控制所述第一开关电路与所述参考单元的连接状态；

所述存储单元，浮栅极接读电压WL，源极接地；

其中所述第一电流控制电路控制的电流的大小与所述第二电流控制电路控制的电流的大小相等；

所述比较放大电路，与所述第一开关电路的输入端和所述第二开关的输入端相连，用于对所述比较放大电路与所述第一开关电路的连接点处的电压和所述比较放大电路与所述第二开关电路的连接点的电压进行比较，其中电压大的连接点所对应的单元为已编程单元，电压低的连接点所对应的单元为已擦除单元；

所述第一电流控制电路为PMOS管，源极与所述第一使能电路相连，栅极与一稳定电压相连，漏极与所述第一开关电路相连；所述第二电流控制电路为PMOS管，源极与所述第二使能电路相连，栅极与一稳定电压相连，漏极与所述第二开关电路相连。

2.根据权利要求1所述的灵敏放大器电路，其特征在于：

所述第一使能电路为PMOS管，源极接高电平，栅极使能，漏极与第一电流控制电路相连；所述第二使能电路为PMOS管，源极接高电平，栅极使能，漏极与第二电流控制电路相连。

3.根据权利要求1所述的灵敏放大器电路，其特征在于：

所述第一开关电路和所述第二开关电路均为译码器decoder管。