CN106168827A

CN106168827A - 电压调节器

Info

Publication number: CN106168827A
Application number: CN201610329526.3A
Authority: CN
Inventors: 富冈勉; 杉浦正; 杉浦正一
Original assignee: Seiko Instruments Inc
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2015-05-21
Filing date: 2016-05-18
Publication date: 2016-11-30
Anticipated expiration: 2036-05-18
Also published as: JP6457887B2; JP2016218802A; US20160342171A1; KR20160137408A; CN106168827B; TWI672572B; TW201643588A; US9886052B2

Abstract

电压调节器，即使存在电源电压的变动，也抑制输出电压的变动，且稳定地进行动作。该电压调节器具有控制电路，该控制电路具有与输出晶体管的漏极连接的第一输入端子、与电源端子连接的第二输入端子、与第一输入端子连接的过冲检测电路和与第二输入端子连接的电源电压检测电路，在输出电压和电源电压发生了比规定的电压大的变动时，使增强电流在误差放大电路中流过。

Description

电压调节器

技术领域

本发明涉及即使电源发生变动也能够抑制输出电压的变动的电压调节器。

背景技术

对以往的电压调节器进行说明。图3是示出以往的电压调节器的电路图。

以往的电压调节器具有PMOS晶体管106、107、108、301、302、303、NMOS晶体管103、104、105、304、305、306、307、308、电阻109、110、309、电容310、地端子100、电源端子101和输出端子102。

由PMOS晶体管301、302、303、NMOS晶体管305、306、308和电阻309构成偏置电路。由NMOS晶体管304、307和电容310构成控制电路。由PMOS晶体管106、107和NMOS晶体管103、104、105构成误差放大电路。由PMOS晶体管108和电阻109、110构成输出电路。

在电源接通时，电容310两端的电压大致相同，NMOS晶体管304的栅电压被提高至电源电压VDD，NMOS晶体管304导通，PMOS晶体管303的栅电压下降至地电压。因此，PMOS晶体管303导通，NMOS晶体管103的栅电压上升。因此，流过NMOS晶体管103的电流增大，误差放大电路的工作速度暂时高速化。这样，不会发生由于误差放大电路的工作速度较慢而引起的过冲或下冲，能够防止对与输出端子102的后级连接的电路带来的不良影响。

并且，当进行电容310的充电时，NMOS晶体管304的栅电压下降。NMOS晶体管304在栅电压下降至阈值Vth以下时截止。因此，整个控制电路停止动作。这时，电源电压VDD为稳定状态，电压调节器进行通常的动作。

然后，在电源电压VDD急剧变化时，首先，在该电压下降时，电容310的电荷被放出，其次，在该电源电压VDD上升时，通过与上述同样的动作使误差放大电路的工作电流增大，所以与上述同样，不会发生过冲或下冲(例如，参照专利文献1)。

专利文献1：日本特开2001－22455号公报

但是，以往的电压调节器即使在电源电压VDD发生较小变动的情况下，也使PMOS晶体管303的栅电压摆动。于是，存在以下课题：误差放大电路的尾电流频繁发生变化，导致误差放大电路的工作点发生变化，所以电压调节器的动作变得不稳定。此外，存在以下课题：在电源电压VDD发生较大变动的情况下，PMOS晶体管303的电流增大难以得到抑制，使误差放大电路的尾电流过度增大，从而电压调节器的动作变得不稳定。

发明内容

本发明是鉴于上述课题而完成的，提供一种即使存在电源电压的变动也抑制输出电压的变动而稳定地进行动作的电压调节器。

为了解决以往的课题，本发明的电压调节器为如下的结构。

电压调节器具有控制电路，该控制电路具有与输出晶体管的漏极连接的第一输入端子、与电源端子连接的第二输入端子、与第一输入端子连接的过冲检测电路和与第二输入端子连接的电源电压检测电路，在输出电压和电源电发生了比规定的电压大的变动时，使增强电流在误差放大电路中流过。

本发明的即使电源发生变动也能够抑制输出电压的变动的电压调节器能够通过使误差放大电路的电流增大来抑制输出电压的变动。此外，不对由于电源电压等的较小变动而产生的输出电压的较小变动做出反应，在由于电源电压等的较大变动而产生的输出电压的较大变动时，能够防止在误差放大电路中流过过度的电流而使得电压调节器的动作变得不稳定。

附图说明

图1是示出第一实施方式的电压调节器的结构的电路图。

图2是示出第二实施方式的电压调节器的结构的电路图。

图3是示出以往的电压调节器的结构的电路图。

标号说明

100：地端子；101：电源端子；102：输出端子；111、225：基准电压电路；114、115、127、124、137、134、221、222、224、223、244、243：恒流电路。

具体实施方式

以下，参照附图来说明本发明的实施方式。

<第一实施方式>

图1是第一实施方式的电压调节器的电路图。

第一实施方式的电压调节器具有PMOS晶体管106、107、108、NMOS晶体管103、104、105、112、113、121、122、123、132、133、电阻109、110、电容126、136、基准电压电路111、恒流电路114、115、127、124、137、134、地端子100、电源端子101和输出端子102。

由PMOS晶体管106、107和NMOS晶体管103、104、105构成误差放大电路。由恒流电路124、127、137、134、电容126、136和NMOS晶体管123、122、133、132、121构成控制电路。由电容126和恒流电路124、127构成检测输出电压Vout的过冲的过冲检测电路。由电容136和恒流电路134、137构成检测电源电压VDD的上升的电源电压检测电路。

接着，对第一实施方式的电压调节器的连接进行说明。恒流电路114的一个端子与电源端子101连接，另一个端子与NMOS晶体管113的栅极和漏极连接。NMOS晶体管113的源极与地端子100连接。恒流电路115的一个端子与电源端子101连接，另一个端子与NMOS晶体管112的栅极和漏极连接。NMOS晶体管112的源极与地端子100连接。NMOS晶体管103的栅极与NMOS晶体管113的栅极和漏极连接，漏极与NMOS晶体管104的源极连接，源极与地端子100连接。NMOS晶体管121的栅极与NMOS晶体管112的栅极和漏极连接，漏极与NMOS晶体管104的源极连接，源极与NMOS晶体管132的漏极连接。NMOS晶体管132的栅极与NMOS晶体管133的栅极和漏极连接，源极与NMOS晶体管122的漏极连接。NMOS晶体管122的栅极与NMOS晶体管123的栅极和漏极连接，源极与地端子100连接。NMOS晶体管123的漏极与恒流电路124的一个端子连接，源极与地端子100连接。恒流电路124的另一个端子与地端子100连接。NMOS晶体管133的漏极与恒流电路134的一个端子连接，源极与地端子100连接。恒流电路134的另一个端子与地端子100连接。基准电压电路111的正极与NMOS晶体管104的栅极连接，负极与地端子100连接。PMOS晶体管106的栅极与PMOS晶体管107的栅极和漏极连接，漏极与NMOS晶体管104的漏极连接，源极与电源端子101连接。PMOS晶体管107的源极与电源端子101连接，漏极与NMOS晶体管105的漏极连接。NMOS晶体管105的源极与NMOS晶体管104的源极连接，栅极与电阻109和电阻110的连接点连接。电阻110的另一个端子与输出端子102连接，电阻109的另一个端子与地端子100连接。PMOS晶体管108的栅极与NMOS晶体管104的漏极连接，漏极与输出端子102连接，源极与电源端子101连接。恒流电路127的一个端子与电源端子101连接，另一个端子与NMOS晶体管123的漏极和栅极连接。电容126连接在输出端子102与NMOS晶体管123的漏极和栅极之间。恒流电路137的一个端子与电源端子101连接，另一个端子与NMOS晶体管133的漏极和栅极连接。电容136连接在电源端子101与NMOS晶体管133的漏极和栅极之间。

接着，对第一实施方式的电压调节器的动作进行说明。在将电源电压VDD输入到电源端子101时，电压调节器将输出电压Vout从输出端子102输出。电阻109和110对输出电压Vout进行分压，并输出分压电压Vfb。误差放大电路对基准电压电路111的基准电压Vref和分压电压Vfb进行比较，并控制PMOS晶体管108(输出晶体管)的栅电压，使得输出电压Vout恒定。将在恒流电路114、115、127、124、137、134中流过的电流分别设为I1、I2、I3、I4、I3′、I4′。由于在稳定状态下，按照I3<I4、I3′<I4′的关系设定了电流值，所以NMOS晶体管122、132的栅电压被钳位至地电压，而不流过电流。

当输出电压Vout高于规定电压时，分压电压Vfb高于基准电压Vref。因此，误差放大电路的输出信号增高，PMOS晶体管108截止，所以输出电压Vout降低。此外，当输出电压Vout低于规定电压时，进行与上述相反的动作，从而输出电压Vout增高。这样，电压调节器以输出电压Vout恒定的方式进行动作。

这里，考虑电源电压VDD发生变动的情况。将NMOS晶体管123的栅极设为节点N1。将在电容126和恒流电路127的连接点到NMOS晶体管123的漏极和恒流电路124的连接点之间流过的电流设为I5。将在NMOS晶体管122中流过的电流设为I6。将NMOS晶体管133的栅极设为节点N1′。将在电容136和恒流电路137的连接点到NMOS晶体管133的漏极和恒流电路134的连接点之间流过的电流设为I5′。将在NMOS晶体管132中流过的电流设为I6′，在NMOS晶体管121中流过的电流设为I7。

当电源电压VDD大幅上升时，输出电压Vout产生过冲。并且，从输出端子102(输出电压Vout)起经由电容126流过电流IC1。电流I5保持I5＝I3+IC1的关系，当电流IC1增大而成为I5>I4时，节点N1的电压上升，在NMOS晶体管122中流过增强电流(boost current)I6。此外，从电源端子101(电源电压VDD)起经由电容136流过电流IC1′。电流I5′保持I5′＝I3′+IC1′的关系，当电流IC1′增大而成为I5′>I4′时，节点N1′的电压上升，在NMOS晶体管132中流过增强电流I6′。这里，I6和I6′中较小一方的电流在误差放大电路中流过。这样，误差放大电路的电流增大，瞬态响应性提高，输出电压Vout产生的过冲得到抑制。

直到IC1>I4－I3为止，不流过增强电流I6，直到IC1′>I4′－I3′为止，不流过增强电流I6′，因此不对由于电源电压VDD的较小变动而产生的输出电压Vout的较小变动做出反应，能够使电压调节器稳定动作。此外，当电源电压VDD不发生变动时，仅对输出电压Vout的变动不做出反应，能够使电压调节器稳定动作。此外，增强电流I6和I6′的最大值受电流I7限制。因此，即使输出电压Vout发生较大变动，也不会流过大于电流I7的增强电流I6和I6′，即不会使误差放大电路的尾电流过度增大，所以电压调节器能够稳定地进行动作。

另外，即使删除NMOS晶体管123、133，也同样能够使增强电流I6、I6′流过。此外，能够成为以下结构：在删除NMOS晶体管122、123、恒流电路127、124和电容126(将NMOS晶体管132的源极与地端子100连接)后，在电源电压VDD发生了变动时，使增强电流I6′流过。

如以上所说明那样，第一实施方式的电压调节器能够通过使误差放大电路的电流增大来抑制输出电压Vout的过冲。此外，不对由于电源电压等的较小变动而产生的输出电压Vout的较小变动做出反应，在由于电源电压等的较大变动而产生的输出电压Vout的较大变动时，不在误差放大电路中流过过度的尾电流，能够使电压调节器稳定地进行动作。

<第二实施方式>

图2是第二实施方式的电压调节器的电路图。

第二实施方式的电压调节器具有PMOS晶体管205、206、207、210、212、213、214、215、219、220、235、236、251、NMOS晶体管203、204、211、216、218、250、电阻208、209、电容226、246、基准电压电路225、恒流电路221、222、223、224、243、244、地端子100、电源端子101和输出端子102。由PMOS晶体管205、206、212、213、214和NMOS晶体管203、204、211、218构成误差放大电路。由恒流电路224、223、244、243、电容226、246、PMOS晶体管210、215、235、236、251和NMOS晶体管216、250构成控制电路。由电容226和恒流电路223、224构成检测输出电压Vout的过冲的过冲检测电路。由电容246和恒流电路243、244构成检测电源电压VDD的上升的电源电压检测电路。

接着，对第二实施方式的电压调节器的连接进行说明。恒流电路221的一个端子与PMOS晶体管219的栅极和漏极连接，另一个端子与地端子100连接。PMOS晶体管219的源极与电源端子101连接，栅极与PMOS晶体管214的栅极连接。PMOS晶体管214的源极与电源端子101连接，漏极与PMOS晶体管205的源极连接。恒流电路222的一个端子与PMOS晶体管220的栅极和漏极连接，另一个端子与地端子100连接。PMOS晶体管220的源极与电源端子101连接，栅极与PMOS晶体管210的栅极连接。PMOS晶体管210的源极与PMOS晶体管235的漏极连接，漏极与PMOS晶体管205的源极连接。PMOS晶体管235的栅极与PMOS晶体管236的栅极和漏极连接，源极与PMOS晶体管215的漏极连接。PMOS晶体管215的栅极与PMOS晶体管251的栅极和漏极连接，源极与电源端子101连接。PMOS晶体管251的源极与电源端子101连接。NMOS晶体管250的漏极与PMOS晶体管251的栅极和漏极连接，源极与地端子100连接。基准电压电路225的正极与PMOS晶体管205的栅极连接，负极与地端子100连接。NMOS晶体管203的栅极和漏极与PMOS晶体管205的漏极连接，源极与地端子100连接。NMOS晶体管211的栅极与NMOS晶体管203的栅极和漏极连接，漏极与PMOS晶体管212的栅极和漏极连接，源极与地端子100连接。PMOS晶体管212的栅极与PMOS晶体管213的栅极连接，源极与电源端子101连接。PMOS晶体管213的漏极与NMOS晶体管218的漏极连接，源极与电源端子101连接。NMOS晶体管218的栅极与NMOS晶体管204的栅极和漏极连接，源极与地端子100连接。PMOS晶体管206的漏极与NMOS晶体管204的栅极和漏极连接，栅极与电阻208和209的连接点连接，源极与PMOS晶体管205的源极连接。电阻209的另一个端子与输出端子102连接。电阻208的另一个端子与地端子100连接。NMOS晶体管204的源极与地端子100连接。PMOS晶体管207的栅极与PMOS晶体管213的漏极连接，漏极与输出端子102连接，源极与电源端子101连接。恒流电路224的一个端子与地端子100连接，另一个端子与NMOS晶体管216的栅极和漏极连接。NMOS晶体管216的栅极与NMOS晶体管250的栅极连接，源极与地端子100连接。恒流电路223的一个端子与PMOS晶体管216的栅极和漏极连接，另一个端子与电源端子101连接。电容226的一个端子与输出端子102连接，另一个端子与恒流电路223和恒流电路224的连接点连接。恒流电路244的一个端子与电源端子101连接，另一个端子与PMOS晶体管236的栅极和漏极连接。PMOS晶体管236的源极与电源端子101连接。恒流电路243的一个端子与PMOS晶体管236的栅极和漏极连接，另一个端子与地端子100连接。电容246的一个端子与地端子100连接，另一个端子与恒流电路243和恒流电路244的连接点连接。

接着，对第二实施方式的电压调节器的动作进行说明。在将电源电压VDD输入到电源端子101时，电压调节器将输出电压Vout从输出端子102输出。电阻208和209对输出电压Vout进行分压，并输出分压电压Vfb。误差放大电路对基准电压电路225的基准电压Vref和分压电压Vfb进行比较，控制作为输出晶体管进行动作的PMOS晶体管207的栅电压，使得输出电压Vout恒定。在将在恒流电路221、222、223、224、243、244中流过的电流设为I1、I2、I3、I4、I3′、I4′时，在稳定状态下按照I3<I4、I3′<I4′的关系设定电流值。因此，PMOS晶体管215、235的栅电压被钳位至电源电压VDD，在PMOS晶体管215、235中不流过电流。

当输出电压Vout高于规定电压时，分压电压Vfb高于基准电压Vref。因此，误差放大电路的输出信号增高，PMOS晶体管207截止，所以输出电压Vout降低。此外，当输出电压Vout低于规定电压时，进行与上述相反的动作，从而输出电压Vout增高。这样，电压调节器以使得输出电压Vout恒定的方式进行动作。

这里，考虑电源电压VDD发生了变动的情况。将NMOS晶体管216的栅极设为节点N1。将PMOS晶体管251的栅极设为节点N2。将在电容226和恒流电路223的连接点到NMOS晶体管216的漏极和恒流电路224的连接点之间流过的电流设为I5。将在PMOS晶体管215中流过的电流设为I6。将PMOS晶体管236的栅极设为节点N2′。将在PMOS晶体管236的漏极和恒流电路244的连接点到电容246和恒流电路243的连接点之间流过的电流设为I5′。将在PMOS晶体管235中流过的电流设为I6′，将在PMOS晶体管210中流过的电流设为I7。

当电源电压VDD大幅上升时，输出电压Vout产生过冲。并且，从输出电压Vout经由电容226流过电流IC1。电流I5保持I5＝I3+IC1的关系，当电流IC1增大而成为I5>I4时，节点N1的电压上升，NMOS晶体管250导通，所以节点N2的电压降低，在PMOS晶体管215中流过增强电流I6。此外，当电源电压VDD大幅上升时，在电容246中流过电流IC1′。电流I5′保持I5′＝I3′+IC1′的关系，当电流IC1′增大而成为I5′>I4′时，节点N2′的电压下降，在NMOS晶体管235中流过增强电流I6′。这里，I6和I6′中的较小一方的电流在误差放大电路中流过。这样，误差放大电路的电流增大，瞬态响应性提高，输出电压Vout产生的过冲得到抑制。

直到IC1>I4－I3为止，不流过增强电流I6，直到IC1′>I4′－I3′为止，不流过增强电流I6′，所以不对由于电源电压VDD的较小变动而产生的输出电压Vout的较小变动做出反应，能够使电压调节器稳定动作。此外，当电源电压VDD不发生变动时，仅对输出电压Vout的变动不做出反应，能够使电压调节器稳定动作。此外，增强电流I6和I6′的最大值受电流I7限制。因此，即使输出电压Vout发生较大变动，也不会流过大于电流I7的增强电流I6和I6′，即不会使误差放大电路的尾电流过度增大，所以电压调节器能够稳定地进行动作。

另外，即使删除NMOS晶体管216、236，也同样能够使增强电流I6、I6′流过。此外，能够成为以下结构：在删除NMOS晶体管216、250、PMOS晶体管251、215、恒流电路223、224和电容226后，在电源电压VDD发生了变动时，使增强电流I6′流过。

如以上所说明那样，第二实施方式的电压调节器能够通过使误差放大电路的电流增大来抑制输出电压Vout的过冲。此外，不对由于电源电压等的较小变动而产生的输出电压Vout的较小变动做出反应，在由于电源电压等的较大变动而产生的输出电压Vout的较大变动时，不在误差放大电路中流过过度的尾电流，能够使电压调节器稳定地进行动作。

另外，虽然第二实施方式的电压调节器利用PMOS晶体管236、电容246和恒流电路243、244，设为在电源电压VDD发生了变动的情况下，使增强电流I6′流过的结构，但也可以与图1同样地利用NMOS晶体管133、电容136、恒流电路134、137和电流镜电路设为折返的结构。

Claims

1.一种电压调节器，其稳定输出从电源端子输入的电源电压，该电压调节器的特征在于，具有：

误差放大电路，其对分压电压与基准电压之差进行放大并输出，控制输出晶体管的栅极，所述分压电压是对所述输出晶体管输出的输出电压进行分压而得到的；以及

控制电路，其具有与所述输出晶体管的漏极连接的第一输入端子、与所述电源端子连接的第二输入端子、与所述第一输入端子连接的过冲检测电路和与所述第二输入端子连接的电源电压检测电路，在所述输出电压和所述电源电压发生了比规定的电压大的变动时，使增强电流在所述误差放大电路中流过。

2.根据权利要求1所述的电压调节器，其特征在于，

所述过冲检测电路具有：

第一恒流电路和第二恒流电路，它们串联连接在所述电源端子与地端子之间；以及

第一电容元件，其一端与所述第一输入端子连接，另一端与所述第一恒流电路和所述第二恒流电路之间的连接点连接，

所述电源电压检测电路具有：

第三恒流电路和第四恒流电路，它们串联连接在所述电源端子与所述地端子之间；以及

第二电容元件，其与所述第四恒流电路并联连接。

3.根据权利要求2所述的电压调节器，其特征在于，

在所述第一恒流电路中流过的电流大于在所述第二恒流电路中流过的电流，

在所述第三恒流电路中流过的电流大于在所述第四恒流电路中流过的电流。

4.根据权利要求3所述的电压调节器，其特征在于，

所述控制电路具有：

第一晶体管，其在所述第二恒流电路中流过的电流与在所述第一电容元件中流过的电流之和大于在所述第一恒流电路中流过的电流时，使电流流过；

第二晶体管，其在所述第四恒流电路中流过的电流与在所述第二电容元件中流过的电流之和大于在所述第三恒流电路中流过的电流时，使电流流过；

第三晶体管，其与在所述第一晶体管中流过的电流相应地，使增强电流在所述误差放大电路中流过；以及

第四晶体管，其与在所述第二晶体管中流过的电流相应地，使增强电流在所述误差放大电路中流过，

所述第三晶体管与所述第四晶体管串联连接。

5.根据权利要求4所述的电压调节器，其特征在于，

所述控制电路具有第五晶体管，所述第五晶体管将所述误差放大电路的所述增强电流限制为规定的电流以下。