CN103378035B - 压力接触设备和用于制造压力接触设备的方法 - Google Patents

压力接触设备和用于制造压力接触设备的方法 Download PDF

Info

Publication number
CN103378035B
CN103378035B CN201310135374.XA CN201310135374A CN103378035B CN 103378035 B CN103378035 B CN 103378035B CN 201310135374 A CN201310135374 A CN 201310135374A CN 103378035 B CN103378035 B CN 103378035B
Authority
CN
China
Prior art keywords
semiconductor chip
contact
pressure contact
electric interface
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310135374.XA
Other languages
English (en)
Other versions
CN103378035A (zh
Inventor
T.施托尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103378035A publication Critical patent/CN103378035A/zh
Application granted granted Critical
Publication of CN103378035B publication Critical patent/CN103378035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及压力接触设备和用于制造压力接触设备的方法。所述压力接触设备具有压力接触装置以及数目为N≥1的垂直第一半导体芯片。压力接触装置具有上接触件和下接触件。第一半导体芯片的每个都拥有上侧、与上侧对置的下侧以及环绕闭合的窄边，该窄边连接到上侧和下侧上并且将上侧和下侧彼此连接。此外，第一半导体芯片的每个都具有布置在上侧上的上电接触面以及布置在下侧上的下电接触面。第一半导体芯片的每个都被环绕闭合的粘合履带包围并且通过所述粘合履带被固定在压力接触装置上。在粘合履带与窄边之间在此分别存在环绕闭合的连接面，所述连接面侧向包围有关的第一半导体芯片。

Description

压力接触设备和用于制造压力接触设备的方法
技术领域
本发明涉及压力接触设备（Druckkontaktanordnung）。这样的设备常常被用于电接触大面积的半导体芯片。在这种情况下，一个或多个半导体芯片被夹紧在两个接触件之间并且由此导电地被压力接触。在运行期间，非常高的电势差、例如几千伏特或甚至大于一万伏特可以附在接触件上。为了避免由于所述高电势差潜在出现的电压击穿，一些压力接触模块被填充有惰性气体，然而前提条件是严密地气封的模块壳体。然而，这意味着，不仅对于这种模块的制造而且对于这种模块的维护而言有不可忽略的开销。
背景技术
不是惰性气体，而是压力接触模块也可以在建立电压力接触之后才被浇注有电绝缘的浇注材料。然而，通常用于此的商用浇注材料大多包含硅油，这与如下缺点相关联：油在时间过程中爬行（kriechen）在压力接触连接的接触面之间并且由此提高了电接触电阻。另一缺点由于半导体芯片必须相对于接触件非常精确地被定位而引起。因此，半导体芯片常常成为定位装置的空隙（Aussparung），其相对于半导体芯片允许只具有小的公差。这意味着，在定位装置与半导体芯片之间存在具有非常小的宽度的间隙，所述间隙在浇注时不能够可靠地被填充有浇注材料。但由此存在如下高风险，即在经浇注的模块中出现电压击穿，由此已完成的模块作为整体变得不适用的。
发明内容
本发明的任务在于，提供一种压力接触设备以及一种用于制造压力接触设备和用于使压力接触设备运行的方法，利用该压力接触设备或利用该方法能避免所列举的问题中的一个或多个。该任务通过根据权利要求1所述的压力接触设备、通过根据权利要求14所述的用于制造压力接触设备的方法以及通过根据权利要求15所述的用于使压力接触设备运行的方法来解决。本发明的扩展方案和改进方案是从属权利要求的主题。
根据本发明的方面，压力接触设备包括压力接触装置以及数目为N≥1的垂直第一半导体芯片。这样，例如可以为N=1或N≥2。压力接触装置具有上接触件和下接触件。第一半导体芯片的每个都拥有上侧、与上侧对置的下侧以及环绕闭合的（umlaufendgeschlossen）窄边，该窄边连接到上侧和下侧上并且将上侧和下侧彼此连接。此外，第一半导体芯片的每个都具有布置在上侧上的上电接触面以及布置在下侧上的下电接触面。第一半导体芯片的每个都被环绕闭合的粘合履带（Kleberaupe）包围并且通过该粘合履带固定在压力接触装置上。在粘合履带与窄边之间在此分别存在环形闭合的连接面，所述连接面侧向包围有关的第一半导体芯片，并且在该连接面上，粘合履带材料配合地与窄边连接。
这样的压力接触设备可以以简单的方式通过如下方式来制造：该第一半导体芯片或这些第一半导体芯片首先借助相应的环绕闭合的粘合履带被固定在压力接触装置上并且随后才将上接触件和下接触件相对彼此挤压，使得在第一半导体芯片的每个的上电接触面与上接触件之间建立导电压力接触连接，而在第一半导体芯片的每个的下电接触面与下接触件之间建立导电压力接触连接。
在根据本发明的压力接触设备中，通过使用环绕闭合的（多个）粘合履带可靠地避免电压击穿。这意味着：根据本发明的压力接触设备不必或不必完全被浇注，即在上接触件与下接触件之间的区域既不必被灌满惰性气体也不必被浇注有浇注材料，更确切地说，即使在上接触件与下接触件之间附有例如大于1千伏特或大于1万伏特的高电势差时，也既不必被灌满惰性气体也不必被浇注有浇注材料。更确切地说，在上接触件与下接触件之间的区域中可以存在空气体积。
附图说明
以下依据实施例参照所附的附图阐述了本发明。其中：
图1示出了朝半导体芯片的上侧的透视俯视图；
图2示出了朝另一半导体芯片的上侧的透视俯视图；
图3示出了半导体芯片的下侧的透视视图，如其可以具有根据图1和图2的半导体芯片那样；
图4A示出了穿过压力接触设备的部件的剖面图，其中多个半导体芯片借助环绕闭合的粘合履带被粘合在保持框架（Halterahmen）的空隙中；
图4B示出了朝在图4A中所示的并且配备有半导体芯片的保持框架的俯视图；
图4C示出了根据图4A的剖面图，其中上接触件和下接触件被相对彼此挤压，用于构造压力接触设备；
图5A示出了穿过压力接触设备的部件的横截面，其中多个半导体芯片借助环绕闭合的粘合履带被装配在接触件之一上；
图5B示出了朝在图5A中所示的配备有半导体芯片的接触件的俯视图；
图5C示出了根据图5A的剖面图，其中上接触件和下接触件被相对彼此挤压，用于构造压力接触设备；
图6A示出了穿过压力接触设备的部件的横截面，其中多个第一半导体芯片分别利用环形粘合履带被固定在下接触件上以及多个第二半导体芯片分别借助环绕的粘合履带被固定在上接触件上；
图6B示出了根据图6A的剖面图，其中上接触件和下接触件被相对彼此挤压，用于构造压力接触设备；
图7示出了图6中所示的压力接触设备的电路图。
具体实施方式
图1示出了第一半导体芯片4或第二半导体芯片5的透视视图，如其可以被使用在以下阐述的压力接触设备中那样。在图1至图3中，不带括号的附图标记涉及第一半导体芯片4，带括号的附图标记涉及第二半导体芯片5。以下示例性地依据第一半导体芯片4阐述了第一半导体芯片4和第二半导体芯片5的结构。然而，第二半导体芯片5可以具有与第一半导体芯片4相同的结构。
图1中所示的半导体芯片4具有上侧47和与上侧对置的下侧48。上侧47和下侧48通过半导体芯片4的在面积上最大的那些侧来给出。在上侧47上存在上电接触面41。此外，半导体芯片4还具有环绕闭合的窄边45，该窄边45将上侧47和下侧48彼此连接。
根据第一半导体芯片4的在图2中所示的可替换的扩展方案，上侧47除了具有上电接触面41之外还可以具有可选的控制接触面43。控制接触面43例如可以是栅极端子或者是基极端子，其用于控制第一半导体芯片4。
在图1和图2中所阐述的第一半导体芯片4的下侧48可以如在图3中所示的那样具有下电接触面42。在根据图1和图3构造的第一半导体芯片4的情况下，该第一半导体芯片4可以是二极管，其中电接触面41和42是阳极端子或阴极端子或者是阴极端子或阳极端子。
如果第一半导体芯片4按照图2和图3被构建并且因此具有控制端子43，则第一半导体芯片4可以是任意可控的垂直半导体器件，例如是晶体管、尤其是场效应晶体管、IGBT、MOSFET、结型场效应晶体管或者是晶闸管。
图4A示出了在即将建立压力接触之前的穿过压力接触设备的部件的横截面。这些部件包括带有上接触件1和下接触件2的压力接触装置。接触件1和2良好导电，接触件1和2例如可以由铜、铜合金、铝、铝合金、钼或钼合金构成，或具有这样的金属或合金。在上接触件1与下接触件2之间示例性地布置四个第一半导体芯片4，所述四个第一半导体芯片4分别具有上电接触面41和下电接触面42。第一半导体芯片4尤其是可以拥有如前面参照图1至图3已阐述的那样的结构。
上接触件1对于半导体芯片4的每个都具有可选的构造为突出部（Vorsprung）的接触凸模（Kontaktstempel）11，该接触凸模11用于电接触有关的第一半导体芯片4的上电接触面41。图4A示出了在上接触件1和下接触件2被相对彼此挤压用以建立在上接触件1与上电接触面41之间的压力接触连接以及在下接触件2与下电接触面42之间的压力接触连接之前的压力接触设备。
为了能够实现第一半导体芯片4的精确定位，设置有例如由塑料或陶瓷构成的可选的电绝缘保持框架7，该电绝缘保持框架7针对第一半导体芯片4的每个都具有空隙71，有关的第一半导体芯片4借助环绕闭合的粘合履带6被粘贴到空隙71中，使得空隙71通过第一半导体芯片4和粘合履带6而被完全锁闭。由于保持框架7和粘合履带6由电绝缘材料构成，所以上电接触面41和下电接触面42彼此可靠地电去耦，使得泄漏电流和电压击穿被避免。为了避免在第一接触件1与第二接触件2之间的电压击穿，在第一接触件1与第二接触件2之间在边缘设置一个或多个绝缘体8。图4B示出了朝配备有第一半导体芯片4的保持框架7的俯视图。在该俯视图中可清楚识别粘合履带6的环形走向。
此外，由于粘合履带6由弹性材料构成并且跨接在相应的第一半导体芯片4与保持框架7之间的间隙，所以粘贴到相应的空隙71中的第一半导体芯片4可以向上或向下偏转并且由此，当上接触件1被朝着下接触件2挤压用以建立压力接触连接以及相应的第一半导体芯片4由此被压力接触时，所述第一半导体芯片4被精确地对齐。
图4C示出了在上接触件1和下接触件2在力F的作用下被相对彼此挤压用于构造压力接触设备之后的在图4A中所示的部件。
为了制造图4C中所示的设备，首先保持框架7的空隙71可以分别被配备有第一半导体芯片4，其方式是第一半导体芯片4的每个都借助环绕闭合的分离的粘合履带6被粘贴到有关的空隙71中并且空隙71由此被完全锁闭。保持框架7、被粘贴到保持框架7中的第一半导体芯片4以及粘合履带6由此形成复合结构，该复合结构可以毫无问题地被预制并且可以被定位在上接触件1与下接触件2之间。在定位之后仅须将上接触件1与下接触件2相对彼此挤压，使得在上接触件1与上电接触面41之间以及在下接触件2与下电接触面42之间构造电压力接触连接。对于相对彼此挤压所需的力例如在稍后的装配中可以通过级联的夹具复合结构（Spannverbund）来施加。
根据图5A中所示的另一扩展方案，示例性地四个第一半导体芯片4分别借助环绕闭合的粘合履带6并排地被粘合到下接触件2上。在此，在任意下电接触面42与下接触件2之间都不存在材料配合的导电连接。
由于半导体芯片4的每个都借助环绕构造的粘合履带6被粘合到下接触件2上，所以上电接触面41相对下接触件以及由此相对下电接触面42充分电去耦，使得可以可靠地避免在上电接触面41与下电接触面42之间的电压击穿和泄漏电流。图5B示出了朝预配备有第一半导体芯片4的下接触件2的俯视图。
此外如在图5C中所示的那样，根据图5B所预配备的下接触件2和上接触件1借助压紧力F被相对彼此挤压，使得在上接触件与上电接触面41的每个之间以及在下接触件2与下电接触面42的每个之间构造导电压力接触。
根据图6A中所示的另一例子，按照根据本发明的原理也可以将两个或更多个半导体芯片在电学上串联。在根据图6的设备中，多个第一半导体芯片4分别借助环形的粘合履带6被固定在下接触件2上，如这在前面参照图5A和图5B已阐述的那样。
以相对应的方式，多个第二半导体芯片5分别借助环绕闭合的粘合履带6并排地被固定在上接触件1上，使得第二半导体芯片5的上电接触面51朝向上接触件1。因此，第二半导体芯片5的下电接触面52朝向下接触件2以及朝向第一半导体芯片4的分别另一第一半导体芯片的上电接触面41。
在第一半导体芯片4的上电接触面与第二半导体芯片5的下电接触面52之间此外还布置有导电中间件3，该导电中间件3被构造为使得其在上接触件1与下接触件2在压紧力F的作用下被相对彼此挤压时可以构建与第一半导体芯片4的上电接触面41和与第二半导体芯片5的下电接触面52导电的压力接触连接，这结果在图6B中示出。
在彼此挤压的状态下，第一半导体芯片4的下电接触面42通过下接触件2彼此导电连接，而第二半导体芯片5的上电接触面51通过上接触件1彼此导电连接。此外，第一半导体芯片4的上电接触面41和第二半导体芯片5的下电接触面52通过导电的中间件3彼此导电连接。以该方式，例如能实现半桥电路，如在图7中所示。在这种情况下，第一半导体芯片4的每个都具有负载线段（Laststrecke），该负载线段被构造在上电接触面41与下电接触面42之间，并且该负载线段借助控制端子43可以被置于导通状态下或被置于截止状态下。相对应地，第二半导体芯片5的每个在上电接触面51与下电接触面52之间都具有负载线段，该负载线段借助控制端子53可以被置于导通状态下或被置于截止状态下。为了提高载流能力，在需要时可以将两个或更多个第一半导体芯片的负载线段在电学上并联。相对应地，也可以将两个或更多个第二半导体芯片5的负载线段在电学上并联。
为了实现两个或更多个第一半导体芯片4的并联，第一半导体芯片4的上电接触面41彼此导电连接，这在根据图6A和6B的例子中借助导电的中间件来实现。此外，第二电接触面42彼此导电连接，这在根据图6A和6B的例子中借助下接触件2来实现。
为了将两个或更多个第二半导体芯片5并联，所述第二半导体芯片5的上电接触面51彼此导电连接，这在根据图6A和6B的实施例中借助上接触件1来实现。此外，下电接触面52彼此导电连接，这在根据图6A和6B的实施例中借助导电接触件3来实现。
然而，原则上并不需要将两个或更多个第一半导体芯片4或两个或更多个第二半导体芯片5分别在电学上并联。这样，例如也可以设置仅恰好一个第一半导体芯片和第二半导体芯片5。
在任何情况下，在这样的半桥设备（如其例如可以使用在逆变器中那样）中，所有第一半导体芯片4的负载线路与所有第二半导体芯片5的负载线路串联。为此，可以为半桥电路输送中间回路电压，其方式是：上接触件1被连接到第一供给电势（DC+）上而下接触件2被连接到与第一供给电势不同的第二供给电势（DC-）上。当所有第一半导体芯片4的负载线路处于截止状态而一个、多个或所有第二半导体芯片5的负载线路导通时，在中间件3上基本上附有电势DC+。相反，当所有第二半导体芯片5的负载线段处于截止状态而一个、多个或所有第一半导体芯片4的负载线段导通时，在中间件3上基本上附有供给电势DC-。以这种方式可以通过将第一半导体芯片4和第二半导体芯片5在截止状态与导通状态之间合适地转换而可以给中间件3交变地加载有不同的电势DC+和DC-，使得在中间件3上可以截取交变电势PH～。
利用根据本发明的压力接触设备，可以将第一半导体芯片4的两个相邻的第一半导体芯片之间的距离a（例如参见图4A、4C、5A、5C、6A和6B）选择得小于例如15mm或甚至小于10mm，更确切地说，甚至当在第一接触件1与第二接触件2之间的电势差大于1000V或大于10000V的情况下使压力接触设备运行时，情况如此。
由于所使用的粘合履带6的弹性，当第一接触件1和第二接触件2被相对彼此挤压用于构造电压力接触连接时，第一半导体芯片4和第二半导体芯片5在已经被粘住的状态下还可以被对齐。因而，前面所阐述的粘合履带6的每个根据ISO37可以具有为至少5%、至少50%或至少350%的断裂伸长。

Claims (19)

1.一种压力接触设备，其具有压力接触装置（1，2，3）和数目为N≥1的垂直第一半导体芯片（4），其中
压力接触装置（1，2，3）具有
-上接触件（1）；以及
-下接触件（2）；
第一半导体芯片（4）的每个都：
-具有上侧（47）、与上侧（47）对置的下侧（48）以及环绕闭合的窄边（45），所述窄边（45）连接在上侧（47）和下侧（48）上并且将上侧（47）和下侧（48）连接，
-具有布置在上侧（47）上的上电接触面（41）和布置在下侧（48）上的下电接触面（42）；
-被环绕闭合的粘合履带（6）包围并且通过所述粘合履带（6）被固定在压力接触装置（1，2，3）上，其中在粘合履带（6）与窄边（45）之间存在环绕闭合的连接面，所述连接面侧向包围所述第一半导体芯片（4）。
2.根据权利要求1所述的压力接触设备，其中，上接触件（1）对于所述第一半导体芯片（4）的每个具有接触凸模（11），用于压力接触第一半导体芯片（4）的上电接触面（41）。
3.根据权利要求1或2所述的压力接触设备，其中，所述第一半导体芯片（4）的每个都借助环绕包围所述第一半导体芯片（4）的粘合履带（6）被固定在下接触件（2）上。
4.根据权利要求1或2所述的压力接触设备，其中，所述压力接触装置（1，2，3）包括保持框架（7），所述保持框架（7）对于所述第一半导体芯片（4）的每个都具有空隙（71），在所述空隙（71）中布置有关的第一半导体芯片（4），其中所述第一半导体芯片（4）的每个都借助环绕包围所述第一半导体芯片（4）的粘合履带（6）被固定在保持框架（7）上。
5.根据权利要求1或2所述的压力接触设备，其中，在任意上电接触面（41）与上接触件（1）之间都不存在材料配合的导电连接。
6.根据权利要求1或2所述的压力接触设备，其中，在任意下电接触面（42）与下接触件（2）之间都不存在材料配合的导电连接。
7.根据权利要求1或2所述的压力接触设备，其中，在所述第一半导体芯片（4）的两个相邻的第一半导体芯片之间的距离（a）小于15mm。
8.根据权利要求7所述的压力接触设备，其中，在所述第一半导体芯片（4）的两个相邻的第一半导体芯片之间的距离（a）小于10mm。
9.根据权利要求1或2所述的压力接触设备，其具有数目为N的垂直第二半导体芯片（5），其中每个半导体芯片（5）都：
具有上侧（57）以及与上侧（57）对置的下侧（58）；
具有布置在上侧（57）上的上电接触面（51）和布置在下侧（58）上的下电接触面（52）；以及
被布置在上接触件（1）与第一半导体芯片（4）的另一第一半导体芯片之间，使得所述第二半导体芯片（5）的上电接触面（51）朝着上接触件（1），而所述第二半导体芯片（5）的下电接触面（52）朝着所述第一半导体芯片（4）的另一第一半导体芯片的上电接触面（41）。
10.根据权利要求9所述的压力接触设备，其中，
在上接触件（1）与第一半导体芯片（4）的任意上电接触面（41）之间都不存在材料配合的导电连接；和/或
在下接触件（2）与第二半导体芯片（5）的任意下电接触面（52）之间都不存在材料配合的导电连接。
11.根据权利要求9所述的压力接触设备，其中，压力接触装置（1，2，3）具有导电的中间件（3），所述导电的中间件（3）被布置在所述第一半导体芯片（4）的上电接触面（41）与所述第二半导体芯片（5）的下电接触面（52）之间；以及所述导电的中间件（3）与所述第一半导体芯片（4）的上电接触面（41）和所述第二半导体芯片（5）的下电接触面（52）导电连接。
12.根据权利要求10所述的压力接触设备，其中，
在所述导电的中间件（3）与所述第一半导体芯片（4）的任意上电接触面（41）之间都不存在材料配合的导电连接；和/或
在所述导电的中间件（3）与所述第二半导体芯片（5）的任意下电接触面（52）之间都不存在材料配合的导电连接。
13.根据权利要求1或2所述的压力接触设备，其中，
所述第一半导体芯片（4）的每个都被布置在上接触件（1）与下接触件（2）之间，以及其中上接触件（1）与下接触件（2）被相对彼此挤压，使得：
在所述第一半导体芯片（4）的每个的上电接触面（41）与上接触件（1）之间存在导电的压力接触连接，以及
在所述第一半导体芯片（4）的每个的下电接触面（42）与下接触件（2）之间存在导电的压力接触连接。
14.根据权利要求1或2所述的压力接触设备，其中，所述第一半导体芯片（4）之一用来被固定在压力接触装置（1，2，3）上的每个环形闭合的粘合履带（6）根据ISO37具有为至少5%的断裂伸长。
15.根据权利要求14所述的压力接触设备，其中，所述第一半导体芯片（4）之一用来被固定在压力接触装置（1，2，3）上的每个环形闭合的粘合履带（6）根据ISO37具有为至少50%的断裂伸长。
16.根据权利要求15所述的压力接触设备，其中，所述第一半导体芯片（4）之一用来被固定在压力接触装置（1，2，3）上的每个环形闭合的粘合履带（6）根据ISO37具有为至少350%的断裂伸长。
17.一种用于制造根据上述权利要求之一构造的压力接触设备的方法，其中，第一半导体芯片（4）首先借助相应的环绕闭合的粘合履带（6）被固定在压力接触装置（1，2，3）上，并且随后上接触件（1）和下接触件（2）被相对彼此挤压来使得：
在所述第一半导体芯片（4）的每个的上电接触面（41）与上接触件（1）之间建立导电的压力接触连接；以及
在所述第一半导体芯片（4）的每个的下电接触面（42）与下接触件（2）之间建立导电的压力接触连接。
18.一种用于使压力接触设备运行的方法，其具有如下步骤：
提供根据权利要求1至13之一所构造的压力接触设备，其中在上接触件（1）与下接触件（2）之间的区域中；
在上接触件（1）与下接触件（2）之间施加大于1000V的电势差。
19.根据权利要求18所述的方法，其中，在上接触件（1）与下接触件（2）之间施加大于10000V的电势差。
CN201310135374.XA 2012-04-18 2013-04-18 压力接触设备和用于制造压力接触设备的方法 Active CN103378035B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012206407.9A DE102012206407B4 (de) 2012-04-18 2012-04-18 Druckkontaktanordnung und verfahren zur herstellung und zum betrieb einer druckkontaktanordnung
DE1020122064079 2012-04-18
DE102012206407.9 2012-04-18

Publications (2)

Publication Number Publication Date
CN103378035A CN103378035A (zh) 2013-10-30
CN103378035B true CN103378035B (zh) 2016-04-20

Family

ID=49290137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310135374.XA Active CN103378035B (zh) 2012-04-18 2013-04-18 压力接触设备和用于制造压力接触设备的方法

Country Status (3)

Country Link
US (1) US8933569B2 (zh)
CN (1) CN103378035B (zh)
DE (1) DE102012206407B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015216102A1 (de) * 2015-08-24 2017-03-02 Robert Bosch Gmbh Vorrichtung zur Kühlung von elektrischen Bauelementen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126883A (en) * 1976-03-19 1978-11-21 Siemens Aktiengesellschaft Pressure-mounted semiconductive structure
US5519231A (en) * 1993-11-29 1996-05-21 Mitsubishi Denki Kabushiki Kaisha Pressure-connection type semiconductor device having a thermal compensator in contact with a semiconductor base substrate in an alloy-free state
US6181007B1 (en) * 1998-06-02 2001-01-30 Fuji Electric Co., Ltd. Semiconductor device
CN101436556A (zh) * 2007-11-16 2009-05-20 塞米克朗电子有限及两合公司 半导体组件的制造方法
CN101964331A (zh) * 2009-07-22 2011-02-02 赛米控电子股份有限公司 具有带功率半导体构件的夹层件的功率半导体模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676308A (en) * 1969-06-19 1972-07-11 Udylite Corp Electrolytic codeposition of polyvinylidene and copolymer particles with copper
JP2501657B2 (ja) * 1990-09-11 1996-05-29 三菱電機株式会社 圧接型半導体装置
JP4120772B2 (ja) 2002-03-29 2008-07-16 日本精工株式会社 ステアリング装置用自在継手
US8154131B2 (en) * 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126883A (en) * 1976-03-19 1978-11-21 Siemens Aktiengesellschaft Pressure-mounted semiconductive structure
US5519231A (en) * 1993-11-29 1996-05-21 Mitsubishi Denki Kabushiki Kaisha Pressure-connection type semiconductor device having a thermal compensator in contact with a semiconductor base substrate in an alloy-free state
US6181007B1 (en) * 1998-06-02 2001-01-30 Fuji Electric Co., Ltd. Semiconductor device
CN101436556A (zh) * 2007-11-16 2009-05-20 塞米克朗电子有限及两合公司 半导体组件的制造方法
CN101964331A (zh) * 2009-07-22 2011-02-02 赛米控电子股份有限公司 具有带功率半导体构件的夹层件的功率半导体模块

Also Published As

Publication number Publication date
US8933569B2 (en) 2015-01-13
US20130278326A1 (en) 2013-10-24
DE102012206407B4 (de) 2017-05-04
CN103378035A (zh) 2013-10-30
DE102012206407A1 (de) 2013-10-24

Similar Documents

Publication Publication Date Title
CN105097716B (zh) 具有开关装置的功率半导体模块以及包括该功率半导体模块的布置
KR101755769B1 (ko) 양면 냉각 파워 모듈 및 이의 제조 방법
CN107104057B (zh) 半导体器件
CN102184914B (zh) 功率半导体模块和用于运行功率半导体模块的方法
CN104157622A (zh) 功率电子开关装置和具有该功率电子开关装置的布置结构
CN104517909A (zh) 带有印制电路板的半导体模块及其制造方法
CN105280625A (zh) 半导体装置和电子设备
CN102403296A (zh) 半导体模块及其制造方法
CN102593108A (zh) 功率半导体封装结构及其制造方法
CN104303297A (zh) 电力用半导体模块
CN103779339A (zh) 功率半导体模块
US9462708B2 (en) Power semiconductor device
CN106560921A (zh) 半导体元件在半导体模块上的布置结构和相应方法
CN105304597B (zh) 功率半导体模块系统及其制造方法
US20190273040A1 (en) Manufacturing of a power semiconductor module
CN103974585A (zh) 半导体模块装置和用于制造半导体模块装置的方法
CN103996667A (zh) 具有旁路功能的半导体器件及其方法
CN102403295B (zh) 金属键接的半导体封装及其方法
CN104681502A (zh) 大功率半导体装置
EP2822032B1 (en) Method of manufacturing a semiconductor device
CN103378035B (zh) 压力接触设备和用于制造压力接触设备的方法
CN107068642A (zh) 半导体模块
WO2020035931A1 (ja) 半導体モジュール
US11139732B2 (en) Power electronic module
CN112652612B (zh) 一种堆叠型压接式功率模块及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant