CN103377661A - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN103377661A
CN103377661A CN2013101483673A CN201310148367A CN103377661A CN 103377661 A CN103377661 A CN 103377661A CN 2013101483673 A CN2013101483673 A CN 2013101483673A CN 201310148367 A CN201310148367 A CN 201310148367A CN 103377661 A CN103377661 A CN 103377661A
Authority
CN
China
Prior art keywords
mentioned
splicing ear
peristome
overlapping region
supporting substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101483673A
Other languages
English (en)
Other versions
CN103377661B (zh
Inventor
杉本悠
白藤阳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN103377661A publication Critical patent/CN103377661A/zh
Application granted granted Critical
Publication of CN103377661B publication Critical patent/CN103377661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供一种配线电路基板及其制造方法。在形成于支承基板上的绝缘层上形成有读取用配线图案和写入用配线图案。在绝缘层上的多个读取用配线图案和写入用配线图案的一部分上分别形成有能够与外部电路电连接的连接端子。在支承基板上以包围重叠区域的一部分或包围整个重叠区域的方式形成开口部，该重叠区域与连接端子重叠且具有与连接端子相同的俯视形状。绝缘层的一部分在开口部内暴露出。

Description

配线电路基板及其制造方法
技术领域
本发明涉及一种配线电路基板及其制造方法。
背景技术
在硬盘驱动装置等驱动装置中使用驱动器。这种驱动器包括以能够旋转的方式设置在转动轴上的臂和安装在臂上的磁头用的悬挂基板。悬挂基板是用于将磁头定位于磁盘的所希望的磁道的配线电路基板。
在日本特开2001－266511号公报记载有一种设有借助衬板而安装于悬架上的中继FPC（柔性印刷电路基板）的HSA（磁头悬架组件）。中继FPC包括：铜箔，其用于构成导体线；以及绝缘膜，其用于覆盖铜箔的上表面和下表面。磁头IC（集成电路）借助焊锡凸块安装在中继FPC的铜箔上。
去除安装有磁头IC的部分中的、位于铜箔的上表面和下表面的绝缘膜。另外，在衬板的与磁头IC相对的部分和悬架的与磁头IC相对的部分形成有开口。由此，在安装有磁头IC的部分中，铜箔在开口处向外部暴露出。
近年来，随着配线电路基板的小型，连接端子也被小型化。在这种配线电路基板中，通过向连接端子吹送熔融后的焊锡来将电子零件与连接端子接合。然而，如在日本特开2001－266511号公报中所记载的HAS那样，在铜箔与磁头IC间的连接部分（连接端子）的散热性较高时，焊锡会在连接端子上扩展前凝固。在该情况下，连接端子与磁头IC间的接合的强度降低。结果，会使连接端子的连接可靠性降低。
发明内容
本发明的目的在于提供一种能够提高连接的可靠性的配线电路基板及其制造方法。
（1）本发明的一技术方案提供一种配线电路基板，其能够与外部电路电连接，其中，该配线电路基板包括：支承基板，其由导电性材料形成；绝缘层，其形成在支承基板上；配线图案，其形成在绝缘层上；以及连接端子，其在绝缘层上形成为配线图案的一部分并能够与外部电路电连接，支承基板具有重叠区域，该重叠区域与连接端子重叠且具有与连接端子相同的俯视形状，在支承基板上以包围支承基板的重叠区域的一部分或包围支承基板的整个重叠区域的方式形成开口部，绝缘层的一部分在开口部内暴露出。
在该配线电路基板中，在形成于支承基板上的绝缘层上形成有配线图案。在绝缘层上能够与外部电路电连接的连接端子形成为配线图案的一部分。在支承基板上以包围重叠区域的一部分或包围整个重叠区域的方式形成开口部，该重叠区域与连接端子重叠且具有与连接端子相同的俯视形状。由此，绝缘层的一部分在开口部内暴露出。
在该情况下，与连接端子重叠的绝缘层得到保留而没有被去除，因此能够利用绝缘层来保持连接端子的温度。另外，由于以包围支承基板的重叠区域的一部分或包围支承基板的整个重叠区域的方式形成有开口部，因此能够降低自绝缘层的与连接端子重叠的部分扩散至整个支承基板的热量。由此，能够抑制连接端子的热经由支承基板扩散。因而，在为了将连接端子与外部电路电连接而将熔融后的接合材料施加于连接端子的情况下，能够防止因温度降低而使接合材料在扩展至连接端子的整个连接面前凝固。结果，能够提高连接端子的连接可靠性。
（2）也可以是，开口部具有位于比重叠区域的外周部靠外侧的位置的外周部，开口部的外周部与重叠区域的外周部之间的距离为5μm以上。
在该情况下，开口部以开口部的外周部位于距重叠区域的外周部5μm以上的位置的方式形成。由此，能够充分降低自绝缘层的与连接端子重叠的部分扩散至支承基板的重叠区域周围的热量。结果，能够充分保持连接端子的温度。
（3）也可以是，开口部以扩展至重叠区域的内侧区域的方式形成。在该情况下，能够防止绝缘层的与连接端子重叠的部分的热传递至支承基板的重叠区域的至少一部分区域中。由此，能够降低自支承基板的重叠区域扩散至外部的热量。结果，能够充分保持连接端子的温度。
（4）也可以是，开口部具有位于比重叠区域的外周部靠内侧的位置的内周部，开口部的内周部与开口部的外周部之间的宽度为25μm以上。在该情况下，能够防止绝缘层的与连接端子重叠的部分的热传递至支承基板的重叠区域的至少外周部的区域中。由此，能够降低自支承基板的重叠区域扩散至外部的热量并能够充分降低自支承基板的重叠区域扩散至重叠区域周围的热量。结果，能够充分保持连接端子的温度。
（5）也可以是，开口部的内周部与开口部的外周部之间的宽度为40μm以上。在该情况下，能够更加防止绝缘层的与连接端子重叠的部分的热传递至支承基板的重叠区域的至少外周部的区域中。由此，能够更加降低自支承基板的重叠区域扩散至外部的热量并能够更加充分地降低自支承基板的重叠区域扩散至重叠区域周围的热量。结果，能够更加充分地保持连接端子的温度。
（6）也可以是，开口部以扩展至整个重叠区域的方式形成。在该情况下，能够防止绝缘层的与连接端子重叠的部分的热传递至支承基板的重叠区域。由此，能够降低自支承基板的重叠区域扩散至外部的热量并能够防止热自支承基板的重叠区域扩散至重叠区域的周围。结果，能够进一步充分地保持连接端子的温度。
（7）也可以是，开口部具有内周部，该内周部与重叠区域的外周部重合或位于比重叠区域的外周部靠外侧的位置，重叠区域的外周部与开口部的内周部之间的距离为50μm以下。在该情况下，能够充分降低自绝缘层的与连接端子重叠的部分扩散至整个支承基板的热量。结果，能够充分保持连接端子的温度。
（8）也可以是，重叠区域的外周部与开口部的内周部之间的距离为20μm以下。在该情况下，能够更加充分地降低自绝缘层的与连接端子重叠的部分扩散至整个支承基板的热量。结果，能够更加充分地保持连接端子的温度。
（9）也可以是，开口部的内周部与开口部的外周部之间的宽度为25μm以上。在该情况下，能够充分阻断热在支承基板的重叠区域与该重叠区域周围的区域间传递。由此，能够充分降低自支承基板的重叠区域扩散至该重叠区域周围的热量。结果，能够充分保持连接端子的温度。
（10）也可以是，开口部的内周部与开口部的外周部之间的宽度为30μm以上。在该情况下，能够更加充分地阻断热在支承基板的重叠区域与该重叠区域周围的区域间传递。由此，能够更加充分地降低自支承基板的重叠区域扩散至该重叠区域周围的热量。结果，能够更加充分地保持连接端子的温度。
（11）也可以是，开口部的内周部与开口部的外周部之间的宽度为40μm以上。在该情况下，能够进一步充分地阻断热在支承基板的重叠区域与该重叠区域周围的区域间传递。由此，能够进一步充分地降低自支承基板的重叠区域扩散至该重叠区域周围的热量。结果，能够进一步充分地保持连接端子的温度。
（12）也可以是，开口部以包围重叠区域的外周部的长度的50%以上的长度的部分的方式形成。在该情况下，能够充分降低自绝缘层的与连接端子重叠的部分扩散至整个支承基板的热量。结果，能够充分保持连接端子的温度。
（13）也可以是，开口部以包围重叠区域的外周部的长度的75%以上的长度的部分的方式形成。在该情况下，能够更加充分地降低自绝缘层的与连接端子重叠的部分扩散至整个支承基板的热量。结果，能够更加充分地保持连接端子的温度。
（14）本发明的另一技术方案提供一种配线电路基板的制造方法，该配线电路基板能够与外部电路电连接，其中，该配线电路基板的制造方法包括以下步骤：准备形成于由导电性材料形成的支承基板上的绝缘层的步骤；在绝缘层上形成具有能够与外部电路电连接的连接端子的配线图案的步骤；以及在支承基板上形成开口部的步骤，支承基板具有重叠区域，该重叠区域与连接端子重叠且具有与连接端子相同的俯视形状，开口部以包围重叠区域的一部分或包围整个重叠区域的方式形成在支承基板上，绝缘层的一部分在开口部内暴露出。
在该配线电路基板的制造方法中，在支承基板上形成具有能够与外部电路电连接的连接端子的配线图案。在支承基板上以包围重叠区域的一部分或包围整个重叠区域的方式形成开口部，该重叠区域与连接端子重叠且具有与连接端子相同的俯视形状。由此，绝缘层的一部分在开口部内暴露出。
在该情况下，与连接端子重叠的绝缘层得到保留而没有被去除，因此能够利用绝缘层来保持连接端子的温度。另外，由于以包围支承基板的重叠区域的一部分或包围支承基板的整个重叠区域的方式形成有开口部，因此能够降低自绝缘层的与连接端子重叠的部分扩散至整个支承基板的热量。由此，能够抑制连接端子的热经由支承基板扩散。因而，在为了将连接端子与外部电路电连接而将熔融后的接合材料施加于连接端子的情况下，能够防止因温度降低而使接合材料在扩展至连接端子的整个连接面前凝固。结果，能够提高连接端子的连接可靠性。
采用本发明，能够提高配线电路基板的连接可靠性。
附图说明
图1是第1实施方式的悬挂基板的俯视图。
图2是图1的悬挂基板的A－A剖视图。
图3是图1的悬挂基板的B－B剖视图。
图4是表示悬挂基板的舌部及其周边的仰视图。
图5的（a）～图5的（c）是表示图1的悬挂基板的制造工序的示意图。
图6的（a）～图6的（d）是表示图1的悬挂基板的制造工序的示意图。
图7是表示第1实施方式的悬挂基板的连接端子及其周边的放大仰视图。
图8是表示第2实施方式的悬挂基板的连接端子及其周边的放大仰视图。
图9是表示第3实施方式的悬挂基板的连接端子及其周边的放大仰视图。
图10的（a）和图10的（b）是表示第4实施方式的悬挂基板的连接端子及其周边的放大仰视图。
图11的（a）～图11的（c）是表示实施例和比较例的悬挂基板的连接端子及其周边的放大仰视图。
图12的（a）～图12的（c）是表示实施例和比较例的悬挂基板的连接端子及其周边的放大仰视图。
图13的（a）～图13的（c）是表示实施例和比较例的悬挂基板的连接端子及其周边的放大仰视图。
图14的（a）～图14的（c）是表示实施例和比较例的悬挂基板的连接端子及其周边的放大仰视图。
具体实施方式
[1]第1实施方式
下面，参照附图说明第1实施方式的配线电路基板及其制造方法。作为第1实施方式的配线电路基板，说明用于硬盘驱动装置的驱动器的带电路的悬挂基板（以下，简称为悬挂基板）。
（1）悬挂基板的构造
图1是第1实施方式的悬挂基板的俯视图。如图1所示，悬挂基板1包括由金属制的长条状的支承基板形成的悬架主体部100。在悬架主体部100上，如粗点划线所示，形成有写入用配线图案W1、W2和读取用配线图案R1、R2。写入用配线图案W1和写入用配线图案W2构成一对信号线路。另外，读取用配线图案R1和读取用配线图案R2也构成一对信号线路。
在悬架主体部100的顶端部，通过形成U字状的开口部11而设有磁头搭载部（以下，称作舌部）12。在虚线R的部位对舌部12进行弯曲加工，使得舌部12相对于悬架主体部100呈规定的角度。在悬架主体部100的一端部中的舌部12形成有4个连接端子21、22、23、24。舌部12的连接端子21～连接端子24通过焊锡而与具有磁头的磁头滑块连接。
在悬架主体部100的另一端部形成有4个连接端子31、32、33、34。连接端子31～连接端子34通过焊锡而与放大器等电子零件连接。舌部12的连接端子21～连接端子24和悬架主体部100的另一端部的连接端子31～连接端子34分别通过写入用配线图案W1、W2和读取用配线图案R1、R2电连接起来。另外，在悬架主体部100上形成有多个孔部H。
悬挂基板1设于硬盘装置中。在对磁盘写入信息时，电流在一对写入用配线图案W1、W2中流动。另外，在从磁盘读取信息时，电流在一对读取用配线图案R1、R2中流动。
接下来，详细说明悬挂基板1的连接端子21～连接端子24及其周边部分。图2是图1的悬挂基板1的A－A剖视图。图3是图1的悬挂基板1的B－B剖视图。图4是表示悬挂基板1的舌部12及其周边的仰视图。
如图2所示，在由例如不锈钢构成的金属制的支承基板10上形成有由例如聚酰亚胺构成的绝缘层41。在绝缘层41上，以隔开间隔的方式平行地形成有写入用配线图案W1、W2和读取用配线图案R1、R2。写入用配线图案W1、W2以沿着绝缘层41的一侧边的方式延伸，读取用配线图案R1、R2以沿着绝缘层41的另一侧边的方式延伸。在绝缘层41上，以覆盖写入用配线图案W1、W2和读取用配线图案R1、R2的方式形成有由例如聚酰亚胺构成的覆盖层43。
沿着绝缘层41的一侧边和另一侧边延伸的写入用配线图案W1、W2和读取用配线图案R1、R2在图1的悬架主体部100的一端部向内侧弯曲，并以朝向舌部12的方式进一步弯曲，然后如图3所示那样延伸到舌部12。舌部12上的写入用配线图案W1、W2和读取用配线图案R1、R2分别与舌部12的连接端子21～连接端子24连接。
如图3和图4所示，去除支承基板10的与多个连接端子21～连接端子24重叠的区域（以下，称作重叠区域）OV和支承基板10的在重叠区域OV周围的区域。由此，在与多个连接端子21～连接端子24相对应的重叠区域OV和支承基板10的在重叠区域OV周围的区域分别形成有多个开口部10h。绝缘层41的一部分在开口部10h内暴露出。
各重叠区域OV具有与各个连接端子21～连接端子24相同的俯视形状和面积。在本实施方式中，连接端子21～连接端子24具有矩形形状，各重叠区域OV也具有矩形形状。开口部10h的外周部位于比重叠区域OV的外周部靠外侧的位置。
（2）悬挂基板的制造方法
说明图1的悬挂基板1的制造方法。图5和图6是表示图1的悬挂基板1的制造工序的示意图。在图5的（a）～图5的（c）中，左侧表示图1的悬挂基板1的B－B剖视图，右侧表示图1的悬挂基板1的舌部12及其周边的俯视图。在图6的（a）～图6的（d）中，左侧表示图1的悬挂基板1的B－B剖视图，右侧表示图1的悬挂基板1的舌部12及其周边的仰视图。在图5的俯视图和图6的仰视图中，为了易于理解结构，标注了与对剖视图的各构件所标注的阴影或点状图案相同的阴影或点状图案。
首先，如图5的（a）所示，在由不锈钢构成的支承基板10上形成由聚酰亚胺构成的绝缘层41。支承基板10的厚度例如为10μm～50μm。绝缘层41的厚度例如为5μm～15μm。此处，绝缘层41形成为与图1的悬挂基板1的形状相同的形状。
接下来，如图5的（b）所示，在绝缘层41上形成具有规定图案的写入用配线图案W1、W2和读取用配线图案R1、R2以及连接端子21～连接端子24。写入用配线图案W1、W2和读取用配线图案R1、R2的厚度例如为2μm～18μm。另外，写入用配线图案W1、W2和读取用配线图案R1、R2的宽度例如为8μm～50μm。并且，写入用配线图案W1、W2之间的间隔和读取用配线图案R1、R2之间的间隔分别为例如8μm～100μm。连接端子21～连接端子24的厚度例如为2.5μm～20μm。连接端子21～连接端子24的宽度例如为10μm～200μm。
接着，如图5的（c）所示，以覆盖写入用配线图案W1、W2和读取用配线图案R1、R2的方式在绝缘层41上形成由聚酰亚胺构成的覆盖层43。连接端子21～连接端子24自覆盖层43暴露。覆盖层43的厚度例如为1μm～10μm。
接下来，如图6的（a）所示，利用例如感光性干膜抗蚀剂等在支承基板10的下表面形成抗蚀膜18。接着，如图6的（b）所示，在以规定图案将抗蚀膜18曝光后，使用碳酸纳等显影液进行显影，从而形成抗蚀涂层18a。此处，在抗蚀涂层18a上，以使图4的重叠区域OV和支承基板10的位于该重叠区域OV周围的区域暴露的方式形成多个开口部18h。抗蚀涂层18a的其他部分形成为与图1的悬挂基板1的形状相同的形状。
之后，如图6的（c）所示，使用氯化铁溶液和氯化铜溶液作为蚀刻液来对支承基板10进行蚀刻。由此，以与多个开口部18h重叠的方式在支承基板10上形成多个开口部10h。绝缘层41的一部分在多个开口部10h、18h内暴露出。最后，通过去除抗蚀涂层18a，从而如图6的（d）所示那样完成了悬挂基板1。
（3）效果
图7是表示第1实施方式的悬挂基板1的连接端子21～连接端子24及其周边的放大仰视图。在图7的悬挂基板1中，为了易于理解结构，标注了与对图5和图6的剖视图的各构件所标注的阴影或点状图案相同的阴影或点状图案。
如图7所示，在本实施方式的悬挂基板1中，与连接端子21～连接端子24重叠的绝缘层41得到保留而没有被去除，因此能够利用绝缘层41来保持连接端子21～连接端子24的温度。另外，由于以包围支承基板10的整个重叠区域OV且扩展到整个重叠区域OV的方式形成有开口部10h，因此能够防止绝缘层41的与连接端子21～连接端子24重叠的部分的热传递到支承基板10的重叠区域OV。
由此，能够防止热自支承基板10的重叠区域OV向外部扩散并能够防止热自支承基板10的重叠区域OV扩散至重叠区域OV的周围。因而，在为了将连接端子21～连接端子24与具有磁头的磁头滑块电连接而将熔融后的焊锡施加于连接端子21～连接端子24的情况下，能够防止因温度降低而使焊锡在扩展至连接端子21～连接端子24的整个连接面前凝固。结果，能够提高连接端子21～连接端子24的连接可靠性。
另外，在本实施方式中，开口部10h的外周部位于比重叠区域OV的外周部靠外侧的位置。优选重叠区域OV的外周部与开口部10h的外周部之间的距离（以下，称作外周偏置量）d2为5μm以上。在该情况下，能够充分降低自绝缘层41的与连接端子21～连接端子24重叠的部分扩散至支承基板10的重叠区域OV周围的热量。外周偏置量d2更优选为20μm以上，进一步优选为25μm以上。
外周偏置量d2优选为60μm以下。由此，能够利用支承基板10来增强绝缘层41并能够降低读取用配线图案R1、R2和写入用配线图案W1、W2的特性阻抗。
［2］第2实施方式
图8是表示第2实施方式的悬挂基板1的连接端子21～连接端子24及其周边的放大仰视图。在图8的悬挂基板1中，为了易于理解结构，标注了与对图5和图6的剖视图的各构件所标注的阴影或点状图案相同的阴影或点状图案。说明本实施方式的悬挂基板1与第1实施方式的悬挂基板1不同之处。
如图8所示，在本实施方式的悬挂基板1中，没有去除支承基板10的重叠区域OV，而去除了重叠区域OV周围的区域。由此，以包围重叠区域OV的方式形成开口部10h。开口部10h由包围重叠区域OV的四边的恒定宽度的狭缝构成。绝缘层41的一部分在开口部10h内暴露出。以下，将狭缝的宽度称作狭缝宽度w。
这样，在本实施方式的悬挂基板1中，开口部10h以如下方式形成在支承基板10上：开口部10h的内周部与重叠区域OV的外周部重合且开口部10h的外周部位于比重叠区域OV的外周部靠外侧的位置。在该情况下，能够充分降低自绝缘层41的与连接端子21～连接端子24重叠的部分扩散至支承基板10的重叠区域OV周围的热量。结果，能够充分保持连接端子21～连接端子24的温度。
另外，开口部10h的狭缝宽度w优选为25μm以上。在该情况下，能够防止绝缘层41的与连接端子21～连接端子24重叠的部分的热传递至支承基板10的重叠区域OV的至少外周部的区域中。由此，能够降低自支承基板10的重叠区域OV扩散至外部的热量并能够充分降低自支承基板10的重叠区域OV扩散至重叠区域OV周围的热量。开口部10h的狭缝宽度w更优选为30μm以上，进一步优选为40μm以上。
除了开口部10h的结构之外，本实施方式的悬挂基板1的制造方法与第1实施方式的悬挂基板1的制造方法相同。
［3］第3实施方式
图9是表示第3实施方式的悬挂基板1的连接端子21～连接端子24及其周边的放大仰视图。在图9的悬挂基板1中，为了易于理解结构，标注了与对图5和图6的剖视图的各构件所标注的阴影或点状图案相同的阴影或点状图案。说明本实施方式的悬挂基板1与第2实施方式的悬挂基板1不同之处。
如图9所示，本实施方式的悬挂基板1中，没有去除支承基板10的重叠区域OV和距重叠区域OV的周边恒定宽度的区域，而去除了包围上述区域的恒定宽度的区域。由此，以包围重叠区域OV和距重叠区域OV的周边恒定宽度的区域的方式形成开口部10h。开口部10h由包围重叠区域OV的四边的恒定宽度的狭缝构成。绝缘层41的一部分在开口部10h内暴露出。
以下，将自重叠区域OV的外周部起到开口部10h的内周部为止的距离称作内周偏置量d1。在该情况下，狭缝宽度w为外周偏置量d2与内周偏置量d1间的差值。
这样，在本实施方式的悬挂基板1中，开口部10h以开口部10h的内周部位于比重叠区域OV的外周部靠外侧的位置的方式形成于支承基板10。在该情况下，能够充分降低自绝缘层41的与连接端子21～连接端子24重叠的部分扩散至整个支承基板10的热量。结果，能够充分保持连接端子21～连接端子24的温度。
内周偏置量d1优选为50μm以下。在该情况下，能够充分降低自绝缘层41的与连接端子21～连接端子24重叠的部分扩散至整个支承基板10的热量。结果，能够充分保持连接端子21～连接端子24的温度。内周偏置量d1更优选为20μm以下。
另外，外周偏置量d2优选为5μm以上。在该情况下，能够充分降低自绝缘层41的与连接端子21～连接端子24重叠的部分扩散至支承基板10的重叠区域OV周围的热量。外周偏置量d2更优选为20μm以上，进一步优选为25μm以上。
内周偏置量d1也可以为负值。即，开口部10h也可以以开口部10h的内周部位于比重叠区域OV的外周部靠内侧的位置的方式形成于支承基板10。在该情况下，能够防止绝缘层41的与连接端子21～连接端子24重叠的部分的热传递至支承基板10的重叠区域OV的至少外周部的区域中并能够充分降低自支承基板10的重叠区域OV扩散至重叠区域OV周围的热量。结果，能够充分保持连接端子21～连接端子24的温度。
此外，在图8的第2实施方式的悬挂基板1中，重叠区域OV的外周部与开口部10h的内周部重合。因而，内周偏置量d1为0μm。
［4］第4实施方式
图10是表示第4实施方式的悬挂基板1的连接端子21～连接端子24及其周边的放大仰视图。在图10的（a）、（b）的悬挂基板1中，为了易于理解结构，标注了与对图5和图6的剖视图的各构件所标注的阴影或点状图案相同的阴影或点状图案。说明本实施方式的悬挂基板1与第3实施方式的悬挂基板1不同之处。
如图10的（a）、（b）所示，在本实施方式的悬挂基板1中，没有去除支承基板10的重叠区域OV，而去除了包围重叠区域OV的区域中的一部分。由此，以包围重叠区域OV的一部分的方式形成开口部10h。开口部10h由包围重叠区域OV的四边的恒定宽度的狭缝构成。绝缘层41的一部分在开口部10h内暴露出。
以下，将由开口部10h包围的重叠区域OV的长度Lb与重叠区域OV的外周部的全长La之比（Lb/La）称作周长比。在图10中，粗实线表示重叠区域OV的外周部的全长La和长度Lb。在图10的（a）的悬挂基板1中，开口部10h的周长比大约为75%。在图10的（b）的悬挂基板1中，开口部10h的周长比大约为50%。开口部10h的周长比优选为50%以上，更优选75%以上。
这样，在本实施方式的悬挂基板1中，开口部10h以包围重叠区域OV的外周部的全长La的50%以上的长度的部分的方式形成。在该情况下，能够充分降低自绝缘层41的与连接端子21～连接端子24重叠的部分扩散至整个支承基板10的热量。结果，能够充分保持连接端子21～连接端子24的温度。更优选的是，开口部10h以包围重叠区域OV的外周部的全长La的75%以上的长度的部分的方式形成。
此外，在图8的第2实施方式的悬挂基板1中，重叠区域OV的外周部的长度与开口部10h的内周部的长度相等。因而，开口部10h的周长比为100%。同样地，在图9的第3实施方式的悬挂基板1中，开口部10h的周长比为100%。
［5］其他实施方式
（1）在上述实施方式中，连接端子21～连接端子24、连接端子31～连接端子34具有矩形状，但并不限定于此。连接端子21～连接端子24、连接端子31～连接端子34也可以是例如圆形状、椭圆形状、三角形状或其他多边形状。
（2）在上述实施方式中，也可以在支承基板10的与连接端子31～连接端子34重叠的区域和支承基板10的位于该重叠区域周围的区域形成开口部10h。
［6］对应关系
以下，说明权利要求的各构成要素与实施方式的各部分之间的对应的例子，但本发明并不限于下述例子。
悬挂基板1是配线电路基板的例子，支承基板10是支承基板的例子，绝缘层41是绝缘层的例子，读取用配线图案R1、R2或写入用配线图案W1、W2是配线图案的例子。连接端子21～连接端子24是连接端子的例子，重叠区域OV是重叠区域的例子，开口部10h是开口部的例子。
作为权利要求的各构成要素，也能够使用具有权利要求所述的结构或功能的其他各种构成要素。
［7］实施例
对于以下的实施例1～实施例10和比较例1、2的悬挂基板1，利用模拟来对将连接端子21～连接端子24加热到1700℃后将连接端子21～连接端子24降低到恒定的温度（在本例子中为280℃）为止的时间（以下，称作保持温度的时间）进行了评价。
图11～图14是表示实施例1～实施例10和比较例1、2的悬挂基板1的连接端子21～连接端子24及其周边的放大仰视图。在图11～图14的悬挂基板1中，为了易于理解结构，标注了与对图5和图6的剖视图的各构件所标注的阴影或点状图案相同的阴影或点状图案。
图11的（a）表示实施例1的悬挂基板1。如图11的（a）所示，在实施例1的悬挂基板1中，开口部10h的狭缝宽度w为25μm，内周偏置量d1为－20μm，外周偏置量d2为5μm。开口部10h的周长比为100%。
图11的（b）表示实施例2的悬挂基板1。如图11的（b）所示，在实施例2的悬挂基板1中，开口部10h的狭缝宽度w为40μm，内周偏置量d1为－20μm，外周偏置量d2为20μm。开口部10h的周长比为100%。
图11的（c）表示实施例3的悬挂基板1。如图11的（c）所示，在实施例3的悬挂基板1中，外周偏置量d2为25μm。开口部10h的周长比为100%。开口部10h形成在整个重叠区域OV中。
图12的（a）表示实施例4的悬挂基板1。如图12的（a）所示，在实施例4的悬挂基板1中，开口部10h的狭缝宽度w为30μm，内周偏置量d1为0μm，外周偏置量d2为30μm。开口部10h的周长比为100%。
图12的（b）表示实施例5的悬挂基板1。如图12的（b）所示，在实施例5的悬挂基板1中，开口部10h的狭缝宽度w为40μm，内周偏置量d1为10μm，外周偏置量d2为50μm。开口部10h的周长比为100%。
图12的（c）表示实施例6的悬挂基板1。如图12的（c）所示，在实施例6的悬挂基板1中，开口部10h的狭缝宽度w为60μm，内周偏置量d1为10μm，外周偏置量d2为70μm。开口部10h的周长比为100%。
图13的（a）表示实施例7的悬挂基板1。如图13的（a）所示，在实施例7的悬挂基板1中，开口部10h的狭缝宽度w为60μm，内周偏置量d1为20μm，外周偏置量d2为80μm。开口部10h的周长比为100%。
图13的（b）表示实施例8的悬挂基板1。如图13的（b）所示，在实施例8的悬挂基板1中，开口部10h的狭缝宽度w为60μm，内周偏置量d1为50μm，外周偏置量d2为110μm。开口部10h的周长比为100%。
图13的（c）表示实施例9的悬挂基板1。如图13的（c）所示，在实施例9的悬挂基板1中，开口部10h的狭缝宽度w为60μm，内周偏置量d1为0μm，外周偏置量d2为60μm。开口部10h的周长比为75%。
图14的（a）表示实施例10的悬挂基板1。如图14的（a）所示，在实施例10的悬挂基板1中，开口部10h的狭缝宽度w为60μm，内周偏置量d1为0μm，外周偏置量d2为60μm。开口部10h的周长比为50%。
图14的（b）表示比较例1的悬挂基板1。如图14的（b）所示，在比较例1的悬挂基板1中，开口部10h没有形成在支承基板10上。
图14的（c）表示比较例2的悬挂基板1。如图14的（c）所示，在比较例2的悬挂基板1中，通过去除重叠区域OV，能够在重叠区域OV中形成开口部10h。开口部10h没有形成在重叠区域OV的外侧区域。
将与实施例1～实施例10和比较例1、2的连接端子21～连接端子24有关的保持温度的时间的模拟结果表示在表1中。在表1中，以表示保持温度的效果没有被认可的“×”来表示连接端子21～连接端子24的保持温度的时间为1.750ms以下的例子。以表示保持温度的效果得到认可的“○”表示连接端子21～连接端子24的保持温度的时间超过1.750ms的例子。以表示认可了具有特别优异的保持温度的效果的“◎”来表示连接端子21～连接端子24的保持温度的时间超过1.812ms的例子。
表1
Figure BDA00003104853800191
如表1所示，在实施例1的悬挂基板1中，保持温度的时间为1.756ms，认可了对连接端子21～连接端子24具有保持温度的效果。在实施例2的悬挂基板1中，保持温度的时间为1.854ms，认可了对连接端子21～连接端子24具有特别优异的保持温度的效果。在实施例3的悬挂基板1中，保持温度的时间为1.954ms，认可了对连接端子21～连接端子24具有特别优异的保持温度的效果。
在实施例4的悬挂基板1中，保持温度的时间为1.812ms，认可了对连接端子21～连接端子24具有保持温度的效果。在实施例5的悬挂基板1中，保持温度的时间为1.846ms，认可了对连接端子21～连接端子24具有特别优异的保持温度的效果。在实施例6的悬挂基板1中，保持温度的时间为1.940ms，认可了对连接端子21～连接端子24具有特别优异的保持温度的效果。在实施例7的悬挂基板1中，保持温度的时间为1.864ms，认可了对连接端子21～连接端子24具有特别优异的保持温度的效果。
在实施例8的悬挂基板1中，保持温度的时间为1.786ms，认可了对连接端子21～连接端子24具有保持温度的效果。在实施例9的悬挂基板1中，保持温度的时间为1.860ms，认可了对连接端子21～连接端子24具有特别优异的保持温度的效果。在实施例10的悬挂基板1中，保持温度的时间为1.780ms，认可了对连接端子21～连接端子24具有保持温度的效果。
另一方面，在比较例1的悬挂基板1中，保持温度的时间为1.728ms，不认可对连接端子21～连接端子24具有保持温度的效果。在比较例2的悬挂基板1中，保持温度的时间为1.750ms，不认可对连接端子21～连接端子24具有保持温度的效果。
根据实施例1～实施例10和比较例1、2的比较结果，确认了：通过将外周偏置量d2设为5μm以上，能够获得对连接端子21～连接端子24具有保持温度的效果。同样地，确认了：通过将周长比设为50%以上，能够获得对连接端子21～连接端子24具有保持温度的效果。
另外，根据实施例1、2、4～实施例10和比较例1、2的比较结果，确认了：通过将内周偏置量d1设为50μm以下，能够获得对连接端子21～连接端子24具有保持温度的效果。同样地，确认了：通过将狭缝宽度w设为25μm以上，能够获得对连接端子21～连接端子24具有保持温度的效果。
并且，根据实施例1、2的比较结果，确认了：通过将开口部10h的狭缝宽度w设为40μm以上，能够获得对连接端子21～连接端子24具有特别优异的保持温度的效果。根据实施例7、8的比较结果，确认了：通过将开口部10h的内周偏置量d1设为20μm以下，能够获得对连接端子21～连接端子24具有特别优异的保持温度的效果。根据实施例9、10的比较结果，确认了：通过将开口部10h的周长比设为75%以上，能够获得对连接端子21～连接端子24具有特别优异的保持温度的效果。

Claims (14)

1.一种配线电路基板，其能够与外部电路电连接，其中，
该配线电路基板包括：
支承基板，其由导电性材料形成；
绝缘层，其形成在上述支承基板上；
配线图案，其形成在上述绝缘层上；以及
连接端子，其在上述绝缘层上形成为上述配线图案的一部分并能够与上述外部电路电连接，
上述支承基板具有重叠区域，该重叠区域与上述连接端子重叠且具有与上述连接端子相同的俯视形状，在上述支承基板上以包围上述支承基板的上述重叠区域的一部分或包围上述支承基板的整个上述重叠区域的方式形成开口部，上述绝缘层的一部分在上述开口部内暴露出。
2.根据权利要求1所述的配线电路基板，其中，
上述开口部具有位于比上述重叠区域的外周部靠外侧的位置的外周部，上述开口部的外周部与上述重叠区域的外周部之间的距离为5μm以上。
3.根据权利要求1所述的配线电路基板，其中，
上述开口部以扩展至上述重叠区域的内侧区域的方式形成。
4.根据权利要求2所述的配线电路基板，其中，
上述开口部具有位于比上述重叠区域的外周部靠内侧的位置的内周部，上述开口部的内周部与上述开口部的外周部之间的宽度为25μm以上。
5.根据权利要求4所述的配线电路基板，其中，
上述开口部的内周部与上述开口部的外周部之间的宽度为40μm以上。
6.根据权利要求2所述的配线电路基板，其中，
上述开口部以扩展至整个上述重叠区域的方式形成。
7.根据权利要求2所述的配线电路基板，其中，
上述开口部具有内周部，该内周部与上述重叠区域的外周部重合或位于比上述重叠区域的外周部靠外侧的位置，上述重叠区域的外周部与上述开口部的内周部之间的距离为50μm以下。
8.根据权利要求7所述的配线电路基板，其中，
上述重叠区域的外周部与上述开口部的内周部之间的距离为20μm以下。
9.根据权利要求7所述的配线电路基板，其中，
上述开口部的内周部与上述开口部的外周部之间的宽度为25μm以上。
10.根据权利要求9所述的配线电路基板，其中，
上述开口部的内周部与上述开口部的外周部之间的宽度为30μm以上。
11.根据权利要求10所述的配线电路基板，其中，
上述开口部的内周部与上述开口部的外周部之间的宽度为40μm以上。
12.根据权利要求1所述的配线电路基板，其中，
上述开口部以包围上述重叠区域的外周部的长度的50%以上的长度的部分的方式形成。
13.根据权利要求12所述的配线电路基板，其中，
上述开口部以包围上述重叠区域的外周部的长度的75%以上的长度的部分的方式形成。
14.一种配线电路基板的制造方法，该配线电路基板能够与外部电路电连接，其中，
该配线电路基板的制造方法包括以下步骤：
准备形成于由导电性材料形成的支承基板上的绝缘层的步骤；
在上述绝缘层上形成具有能够与上述外部电路电连接的连接端子的配线图案的步骤；以及
在上述支承基板上形成开口部的步骤，
上述支承基板具有重叠区域，该重叠区域与上述连接端子重叠且具有与上述连接端子相同的俯视形状，上述开口部以包围上述重叠区域的一部分或包围整个上述重叠区域的方式形成在上述支承基板上，上述绝缘层的一部分在上述开口部内暴露出。
CN201310148367.3A 2012-04-27 2013-04-25 配线电路基板及其制造方法 Active CN103377661B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012103931A JP6025384B2 (ja) 2012-04-27 2012-04-27 配線回路基板およびその製造方法
JP2012-103931 2012-04-27

Publications (2)

Publication Number Publication Date
CN103377661A true CN103377661A (zh) 2013-10-30
CN103377661B CN103377661B (zh) 2017-12-08

Family

ID=49462688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310148367.3A Active CN103377661B (zh) 2012-04-27 2013-04-25 配线电路基板及其制造方法

Country Status (3)

Country Link
US (1) US9029712B2 (zh)
JP (1) JP6025384B2 (zh)
CN (1) CN103377661B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6576651B2 (ja) 2015-03-03 2019-09-18 日東電工株式会社 配線回路基板およびその製造方法
JP6660185B2 (ja) * 2016-01-07 2020-03-11 日本発條株式会社 薄板配線基板
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板
JP7199268B2 (ja) 2019-03-19 2023-01-05 株式会社東芝 電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297224A (zh) * 1999-11-19 2001-05-30 日东电工株式会社 带电路的悬挂板
JP2004356565A (ja) * 2003-05-30 2004-12-16 Optrex Corp フレキシブルプリント配線板
CN101262736A (zh) * 2007-03-05 2008-09-10 日东电工株式会社 布线电路基板及其制造方法
US20100142097A1 (en) * 2008-10-29 2010-06-10 Dai Nippon Printing Co., Ltd. Suspension substrate, suspension, head suspension and hard disk drive

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001266511A (ja) 2000-03-24 2001-09-28 Toshiba Corp ヘッドサスペンションアッセンブリ、およびヘッドサスペンションアッセンブリを備えた磁気ディスク装置
JP2006216185A (ja) * 2005-02-04 2006-08-17 Hitachi Global Storage Technologies Netherlands Bv 導電部材、それを用いるディスク装置、及び導電部材の製造方法
JP4640802B2 (ja) * 2005-07-07 2011-03-02 日東電工株式会社 回路付サスペンション基板
JP4762734B2 (ja) * 2006-01-25 2011-08-31 日東電工株式会社 配線回路基板集合体シートおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297224A (zh) * 1999-11-19 2001-05-30 日东电工株式会社 带电路的悬挂板
JP2004356565A (ja) * 2003-05-30 2004-12-16 Optrex Corp フレキシブルプリント配線板
CN101262736A (zh) * 2007-03-05 2008-09-10 日东电工株式会社 布线电路基板及其制造方法
US20100142097A1 (en) * 2008-10-29 2010-06-10 Dai Nippon Printing Co., Ltd. Suspension substrate, suspension, head suspension and hard disk drive

Also Published As

Publication number Publication date
CN103377661B (zh) 2017-12-08
US20130284498A1 (en) 2013-10-31
JP2013232261A (ja) 2013-11-14
US9029712B2 (en) 2015-05-12
JP6025384B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
JP4515276B2 (ja) 配線回路基板集合体
JP2009129490A (ja) 配線回路基板
US8049111B2 (en) Printed circuit board and method of manufacturing the same
JP2007053331A (ja) テープ配線基板と、それを用いたテープパッケージ及び平板表示装置
JP2009206281A (ja) 配線回路基板
CN103377661A (zh) 配线电路基板及其制造方法
JP2010118096A (ja) 回路付サスペンション基板およびその製造方法
JP2009252816A (ja) 配線回路基板
US9763334B2 (en) Suspension board with circuit and method of manufacturing the same
JP5184115B2 (ja) 配線回路基板およびその製造方法
US9226395B2 (en) Printed circuit board and method of manufacturing the same
CN104112454B (zh) 带电路的悬挂基板、带电路的悬挂基板集合体板以及它们的制造方法
US9894774B2 (en) Printed circuit board, method of manufacturing the same and connection terminal
CN101351077A (zh) 布线电路基板
JP5092354B2 (ja) 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法
JP5174785B2 (ja) 配線回路基板
JP2006253217A (ja) フレキシブル基板の接続構造、ピックアップ、電子機器およびフレキシブル基板の接続方法
JP5131320B2 (ja) サスペンション用基板およびその製造方法
JPH03241886A (ja) フレキシブルプリント基板及びこれを用いた磁気カード処理装置
JP2008227194A (ja) 半導体装置用テープキャリア及び半導体装置用テープキャリアの製造方法
JP4752538B2 (ja) コネクタ実装基板
JP2005217065A (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2005175124A (ja) 配線モジュールとそれを搭載するプリント配線板
JP2010003892A (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant