CN103367158B - Mos晶体管及其制造方法 - Google Patents

Abstract

本发明提供了一种MOS晶体管及其制造方法，其中，所述方法包括：提供半导体衬底；形成氧化硅层，所述氧化硅层覆盖部分半导体衬底；形成阱区层，所述阱区层覆盖氧化硅层及暴露出的半导体衬底；在所述阱区层上形成单晶硅层；在所述单晶硅层上形成栅极；对所述栅极两侧的阱区层及半导体衬底进行离子注入工艺，形成源/漏极。通过将栅极形成于单晶硅层上，避免了栅极直接形成于阱区上，阱区中的随机掺杂扰动对栅极的性能造成干扰的问题，从而提高了MOS晶体管的性能。

Description

MOS晶体管及其制造方法

技术领域

本发明涉及集成电路制造工艺，特别涉及一种MOS晶体管及其制造方法。

背景技术

随着集成电路集成度的提高，器件尺寸逐步按比例缩小，目前特征尺寸已达到32nm量级。金属氧化物半导体场效应管(MOS晶体管)是最常见的半导体器件，是构成各种复杂电路的基本单元。MOS晶体管基本结构包括三个主要区域：源极(source)、漏极(drain)和栅极(gate)。其中，源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为n型掺杂MOS晶体管(NMOS晶体管)和p型掺杂MOS晶体管(PMOS晶体管)。

请参考图1a～1c，其为现有的MOS晶体管的制造方法的剖面示意图，在此，介绍了一个典型PMOS晶体管的主要形成过程。具体的：

首先，如图1a所示，在半导体衬底10上通过离子注入工艺形成N阱11；

接着，如图1b所示，在N阱11上形成栅极12，所述栅极12包括栅极氧化层120及位于所述栅极氧化层120上的多晶硅层121；

最后，如图1c所示，在栅极12两侧的N阱11内进行P型离子注入工艺，形成源/漏极13。

由此，便形成了一个典型的PMOS晶体管，而一个典型的NMOS晶体管的形成方法与上述PMOS晶体管的形成方法类似，差别仅在于形成的是P阱，同时源/漏极的注入离子为N型离子。

通过现有的MOS晶体管的制造方法，所得到的MOS晶体管的栅极直接形成于阱区(P阱/N阱)上，由于阱区为离子注入区域，其中的注入离子将会产生一定的随机掺杂扰动(randomdopingfluctuation，RDF)，这些随机掺杂扰动将对晶体管的性能造成干扰，使晶体管的阈值电压和工作电流产生波动。特别地，随着器件尺寸的进一步降低，这些随机掺杂扰动对于晶体管性能的干扰将便变得越来越严重。

发明内容

本发明的目的在于提供一种MOS晶体管及其制造方法，以解决现有的MOS晶体管的栅极直接形成于阱区上，阱区中的随机掺杂扰动对栅极的性能造成干扰的问题。

为解决上述技术问题，本发明提供一种MOS晶体管的制造方法，包括：

提供半导体衬底；

形成氧化硅层，所述氧化硅层覆盖部分半导体衬底；

形成阱区层，所述阱区层覆盖氧化硅层及暴露出的半导体衬底；

在所述阱区层上形成单晶硅层；

在所述单晶硅层上形成栅极；

对所述栅极两侧的阱区层及半导体衬底进行离子注入工艺，形成源/漏极。

可选的，在所述的MOS晶体管的制造方法中，形成氧化硅层包括如下工艺步骤：

在所述半导体衬底上形成第一氧化硅材料层；

刻蚀所述第一氧化硅材料层，形成第一保护结构，同时暴露出部分半导体衬底；

在暴露出的半导体衬底上形成第二氧化硅材料层；

形成第二保护结构，所述第二保护结构紧靠所述第一保护结构；

在所述第二氧化硅材料层上形成第三氧化硅材料层；

移除第二保护结构；

刻蚀所述第三氧化硅材料层及第二氧化硅材料层，形成氧化硅层，同时暴露出部分半导体衬底。

可选的，在所述的MOS晶体管的制造方法中，所述第二保护结构的材料为氮化硅。

可选的，在所述的MOS晶体管的制造方法中，形成阱区层包括如下工艺步骤：

利用外延工艺形成硅外延层，所述硅外延层覆盖所述氧化硅层及暴露出的半导体衬底；

对所述硅外延层进行离子注入工艺，形成阱区层。

可选的，在所述的MOS晶体管的制造方法中，在形成硅外延层之后，进行离子注入工艺之前，还包括如下工艺步骤：

刻蚀所述第一保护结构及半导体衬底，形成浅沟道隔离槽；

填充所述浅沟道隔离槽，形成浅沟道隔离结构。

可选的，在所述的MOS晶体管的制造方法中，利用外延工艺在所述阱区层上形成单晶硅层。

可选的，在所述的MOS晶体管的制造方法中，在所述单晶硅层上形成栅极包括如下工艺步骤：

在所述单晶硅层上形成栅极氧化层；

在所述栅极氧化层上形成多晶硅层；

刻蚀所述栅极氧化层及多晶硅层，形成栅极。

可选的，在所述的MOS晶体管的制造方法中，形成源/漏极包括如下工艺步骤：

对所述栅极两侧的阱区层进行离子注入工艺，形成源/漏扩展区；

在所述栅极两侧形成侧墙；

对所述侧墙两侧的阱区层及半导体衬底进行离子注入工艺，形成源/漏区。

本发明还提供一种通过上述MOS晶体管的制造方法形成的MOS晶体管，包括：

半导体衬底；

氧化硅层，所述氧化硅层覆盖部分半导体衬底；

阱区层，所述阱区层覆盖氧化硅层及暴露出的半导体衬底；

单晶硅层，所述单晶硅层位于所述阱区层上；

栅极，所述栅极位于所述单晶硅层上；

源/漏极，所述源/漏极位于所述栅极两侧的阱区层及半导体衬底中。

在本发明提供的MOS晶体管及其制造方法中，通过将栅极形成于单晶硅层上，避免了栅极直接形成于阱区上，解决了阱区中的随机掺杂扰动对栅极的性能造成干扰的问题，从而提高了MOS晶体管的性能。

附图说明

图1a～1c是现有的MOS晶体管的制造方法的剖面示意图；

图2是本发明实施例的MOS晶体管的制造方法的流程示意图；

图3a～3e是本发明实施例的MOS晶体管的制造方法的剖面示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的MOS晶体管及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图2，其为本发明实施例的MOS晶体管的制造方法的流程示意图。如图2所示，所述MOS晶体管的制造方法包括如下步骤：

S20：提供半导体衬底；

S21：形成氧化硅层，所述氧化硅层覆盖部分半导体衬底；

S22：形成阱区层，所述阱区层覆盖氧化硅层及暴露出的半导体衬底；

S23：在所述阱区层上形成单晶硅层；

S24：在所述单晶硅层上形成栅极；

S25：对所述栅极两侧的阱区层及半导体衬底进行离子注入工艺，形成源/漏极。

具体的，请参考图3a～3e，其为本发明实施例的MOS晶体管的制造方法的剖面示意图。

首先，执行步骤S20，提供半导体衬底30，优选的，所述半导体衬底30是价格低廉的体硅衬底。

接着，执行步骤S21，形成氧化硅层35，所述氧化硅层35覆盖部分半导体衬底30。具体的，可通过如下步骤实现：

如图3b-1所示，在所述半导体衬底30上形成第一氧化硅材料层31，所述第一氧化硅材料层31可以通过化学气相沉积工艺实现。

如图3b-2所示，刻蚀所述第一氧化硅材料层31，形成第一保护结构310，同时暴露出部分半导体衬底30。为描述方便，相邻的第一保护结构310围成的空间称为凹槽，在此，可首先在所述第一氧化硅材料层31上形成光阻层，利用一道掩模板形成图案化的光阻层，即定义出需要暴露出的半导体衬底30；接着利用干法刻蚀工艺或者湿法刻蚀工艺刻蚀所述第一氧化硅材料层31，形成第一保护结构310，同时暴露出部分半导体衬底30。

如图3b-3所示，在暴露出的半导体衬底30上形成第二氧化硅材料层32，即，在凹槽内形成第二氧化硅材料层32。优选的，此处利用热氧化工艺形成所述第二氧化硅材料层32，由此，可同时修复前一刻蚀工艺步骤中对半导体衬底30的伤害，从而提高半导体工艺的可靠性。

如图3b-4所示，形成第二保护结构33，所述第二保护结构33紧靠所述第一保护结构310，即，在所述凹槽的角落处形成第二保护结构33。在此，可通过化学气相沉积工艺在所述第二氧化硅材料层32上形成氮化硅层；接着，利用刻蚀工艺形成所述第二保护结构33，所述第二保护结构33紧靠/贴近所述第一保护结构310。

如图3b-5所示，在所述第二氧化硅材料层32上形成第三氧化硅材料层34，同样的，此处利用热氧化工艺形成所述第三氧化硅材料层34，由此，可同时修复前一刻蚀工艺步骤中对第二氧化硅材料层32的伤害。

如图3b-6所示，移除第二保护结构33。

如图3b-7所示，刻蚀所述第三氧化硅材料层34及第二氧化硅材料层32，形成氧化硅层35，同时暴露出部分半导体衬底30。在此，由于第二保护结构33的存在，使得第三氧化硅材料层34仅覆盖了部分第二氧化硅材料层32，由此，半导体衬底30上的氧化硅材料层产生了高度差，从而便可通过简单的刻蚀工艺实现形成氧化硅层35，同时暴露出部分半导体衬底30。即，在此，避免了光刻工艺的使用，从而有效降低了工艺成本。

接着，执行步骤S22，形成阱区层41，所述阱区层41覆盖氧化硅层35及暴露出的半导体衬底30。在此，需说明的是，阱区层41即为常规的阱区(P阱/N阱)，与背景技术中图1的N阱11相似。具体的，可通过如下步骤实现：

如图3c-1所示，利用外延工艺形成硅外延层36，所述硅外延层36覆盖所述氧化硅层35及暴露出的半导体衬底30。在此，通过外延工艺可十分方便地形成单晶硅层。

如图3c-2所示，刻蚀所述第一保护结构310及半导体衬底30，形成浅沟道隔离槽39。在此，由于之前工艺中尚保留有第一保护结构310，根据该第一保护结构310的限定，可十分方便地形成浅沟道隔离槽39。其中，在具体形成浅沟道隔离槽39时，可先在所述硅外延层36上形成氧化硅层，接着在所述氧化硅层上形成氮化硅层；通过所述氧化硅层及氮化硅层保护所述硅外延层36，刻蚀所述第一保护结构310及半导体衬底30，形成浅沟道隔离槽39。

如图3c-3所示，填充所述浅沟道隔离槽39，形成浅沟道隔离结构40。在此，在形成MOS晶体管的过程中，同时形成了浅沟道隔离结构40，从而提高了工艺的集成度，简化了工艺，降低了成本。

如图3c-4所示，对所述硅外延层36进行离子注入工艺，形成阱区层41。在此，利用现有的形成阱区的工艺进行P型离子注入或者N型离子注入即可。

接着，执行步骤S24，在所述阱区层41上形成单晶硅层42’，在所述单晶硅层42’上形成栅极45。具体的，可通过如下步骤实现：

首先，如图3d-1所示，在所述阱区层41上形成单晶硅材料层42，在此，可利用硅的外延工艺，以形成所述单晶硅材料层42。

接着，如图3d-2所示，在所述单晶硅材料层42上形成栅极氧化层43，在所述栅极氧化层43上形成多晶硅层44。

最后，如图3d-3所示，刻蚀所述栅极氧化层43及多晶硅层44，形成栅极45。在此，利用同一步刻蚀工艺，刻蚀所述单晶硅材料层42，形成单晶硅层42’。由此，简化了工艺的实现。当然，在本发明的其他实施例中，所述单晶硅层42’与栅极45的形成也可通过不同的工艺步骤予以实现。

由此，所形成的栅极45位于单晶硅层42’上，从而避免了栅极直接形成于阱区上，阱区中的随机掺杂扰动对栅极的性能造成干扰的问题，提高了后续形成的MOS晶体管的性能。

接着，执行步骤S25，对所述栅极45两侧的阱区层41及半导体衬底30进行离子注入工艺，形成源/漏极49。具体的，通过如下工艺步骤实现：

首先，如图3e-1所示，对所述栅极45两侧的阱区层41进行轻掺杂离子注入工艺，形成源/漏扩展区46。

接着，如图3e-2所示，在所述栅极45两侧形成侧墙47，所述侧墙47的材料为氮化硅。

最后，如图3e-3所示，对所述侧墙47两侧的阱区层41及半导体衬底30进行重掺杂离子注入工艺，形成源/漏区48。由此形成了源/漏极49，所述源/漏极49包括源/漏扩展区46及源/漏区48。其中，所述轻掺杂离子注入工艺与重掺杂离子注入工艺的离子注入浓度可相应参考现有技术，本申请对此不再赘述。

通过上述MOS晶体管的制造方法便可形成MOS晶体管3，具体的，所述MOS晶体管3包括：

半导体衬底30；

氧化硅层35，所述氧化硅层35覆盖部分半导体衬底30；

阱区层41，所述阱区层41覆盖氧化硅层35及暴露出的半导体衬底30；

单晶硅层42’，所述单晶硅层42’位于所述阱区层41上；

栅极45，所述栅极45位于所述单晶硅层42’上；

源/漏极49，所述源/漏极49位于所述栅极45两侧的阱区层41及半导体衬底30中。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种MOS晶体管的制造方法，其特征在于，包括：

提供半导体衬底；

形成氧化硅层，所述氧化硅层覆盖部分半导体衬底；

形成阱区层，所述阱区层覆盖氧化硅层及暴露出的半导体衬底；

在所述阱区层上形成单晶硅层；

在所述单晶硅层上形成栅极；

对所述栅极两侧的阱区层及半导体衬底进行离子注入工艺，形成源/漏极；

其中，形成氧化硅层包括如下工艺步骤：

在所述半导体衬底上形成第一氧化硅材料层；

刻蚀所述第一氧化硅材料层，形成第一保护结构，同时暴露出部分半导体衬底；

在暴露出的半导体衬底上形成第二氧化硅材料层；

形成第二保护结构，所述第二保护结构紧靠所述第一保护结构；

在所述第二氧化硅材料层上形成第三氧化硅材料层；

移除第二保护结构；

刻蚀所述第三氧化硅材料层及第二氧化硅材料层，形成氧化硅层，同时暴露出部分半导体衬底。

2.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述第二保护结构的材料为氮化硅。

3.如权利要求1所述的MOS晶体管的制造方法，其特征在于，形成阱区层包括如下工艺步骤：

利用外延工艺形成硅外延层，所述硅外延层覆盖所述氧化硅层及暴露出的半导体衬底；

对所述硅外延层进行离子注入工艺，形成阱区层。

4.如权利要求3所述的MOS晶体管的制造方法，其特征在于，在形成硅外延层之后，进行离子注入工艺之前，还包括如下工艺步骤：

刻蚀所述第一保护结构及半导体衬底，形成浅沟道隔离槽；

填充所述浅沟道隔离槽，形成浅沟道隔离结构。

5.如权利要求1所述的MOS晶体管的制造方法，其特征在于，利用外延工艺在所述阱区层上形成单晶硅层。

6.如权利要求1所述的MOS晶体管的制造方法，其特征在于，在所述单晶硅层上形成栅极包括如下工艺步骤：

在所述单晶硅层上形成栅极氧化层；

在所述栅极氧化层上形成多晶硅层；

刻蚀所述栅极氧化层及多晶硅层，形成栅极。

7.如权利要求1所述的MOS晶体管的制造方法，其特征在于，形成源/漏极包括如下工艺步骤：

对所述栅极两侧的阱区层进行离子注入工艺，形成源/漏扩展区；

在所述栅极两侧形成侧墙；

对所述侧墙两侧的阱区层及半导体衬底进行离子注入工艺，形成源/漏区。