CN103367119A - 用于双重图案化设计的掩模处理 - Google Patents
用于双重图案化设计的掩模处理 Download PDFInfo
- Publication number
- CN103367119A CN103367119A CN2012102706566A CN201210270656A CN103367119A CN 103367119 A CN103367119 A CN 103367119A CN 2012102706566 A CN2012102706566 A CN 2012102706566A CN 201210270656 A CN201210270656 A CN 201210270656A CN 103367119 A CN103367119 A CN 103367119A
- Authority
- CN
- China
- Prior art keywords
- pattern
- mask layer
- mask
- sphering
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000059 patterning Methods 0.000 title claims abstract description 34
- 238000013461 design Methods 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims abstract description 106
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 20
- 238000001020 plasma etching Methods 0.000 claims description 18
- 238000012546 transfer Methods 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000012861 aquazol Substances 0.000 description 2
- 229920006187 aquazol Polymers 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 150000002923 oximes Chemical class 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种形成半导体器件的方法及由此形成的产品。该方法包括采用例如双重图案化或者多重图案化技术在掩模层中形成图案。处理掩模以平滑或圆化尖边角。在其中在掩模中形成正图案的实施例中，处理可以包括等离子体工艺或者各向同性湿蚀刻。在其中在掩模中形成负图案的实施例中，处理可以包括在掩模图案上方形成共形层。共形层具有圆化尖边角的效果。可以采用其他技术平滑或者圆化掩模的边角。本发明提供了用于双重图案化设计的掩模处理。
Description
技术领域
一般来说，本发明涉及半导体制造方法，具体而言，涉及图案化中的掩模处理。
背景技术
双重图案化是开发用于光刻以提高部件密度的技术。通常，为了在晶圆上形成集成电路的部件，采用光刻技术，其涉及涂覆光刻胶并且在光刻胶上限定图案。首先在光刻掩模中限定经图案化的光刻胶中的图案，并且在光刻掩模中通过透明部分或者通过不透明部分来限定。然后将经图案化的光刻胶中的图案转印到下面的部件。
随着集成电路不断按比例缩小，光学邻近效应造成越来越严重的问题。当两个分开的部件相互之间太接近时，光学接近效应可能导致部件相互之间短路。为了解决这种问题，引入了双重图案化技术。将位置接近的部件分成两个掩模，这两个掩模用于使相同的光刻胶曝光。在每一个掩模中，部件之间的距离相对于其他单掩模中的部件之间的距离增大了，并因此降低或基本上消除光学邻近效应。
发明内容
一方面，本发明提供了一种形成半导体器件的方法，所述方法包括：在第一掩模层中形成第一图案；对所述第一掩模层实施平滑工艺，所述平滑工艺圆化所述第一掩模层的边角；以及采用所述第一掩模层作为掩模图案化下层。
在所述的方法中，形成所述第一掩模层包括：在第二掩模中形成第二图案；将所述第二图案转印到所述第一掩模层；在第三掩模中形成第三图案；以及将所述第三图案转印到所述第一掩模层，所述第一图案是所述第二图案与所述第三图案的组合。
在所述的方法中，所述平滑工艺包括各向同性干法等离子体蚀刻。
在所述的方法中，所述平滑工艺包括各向同性干法等离子体蚀刻，其中，所述各向同性干法等离子体蚀刻采用一种或多种惰性气体。
在所述的方法中，所述平滑工艺包括各向同性干法等离子体蚀刻，其中，所述各向同性干法等离子体蚀刻包括O2等离子体蚀刻、N2等离子体蚀刻、CO等离子体蚀刻、CO2等离子体蚀刻、N2/H2等离子体蚀刻或氩气等离子体蚀刻。
在所述的方法中，所述平滑工艺包括各向同性湿蚀刻。
在所述的方法中，所述平滑工艺包括沉积共形膜以及对所述共形膜实施各向异性蚀刻工艺。
另一方面，本发明提供了一种形成半导体器件的方法，所述方法包括：在掩模层中形成第一图案；在所述掩模层中形成第二图案，所述第一图案和所述第二图案的组合图案包括部分所述第一图案和部分所述第二图案之间的一个或多个边角；圆化所述一个或多个边角，从而产生圆化图案；以及将所述圆化图案转印到下层。
在所述的方法中，所述圆化包括各向同性干法等离子体蚀刻。
在所述的方法中，所述各向同性干法等离子体蚀刻采用一种或多种惰性气体。
在所述的方法中，所述圆化包括实施O2等离子体工艺、N2等离子体工艺、CO等离子体蚀刻、CO2等离子体蚀刻、N2/H2等离子体蚀刻或氩气等离子体工艺。
在所述的方法中，所述圆化包括各向同性湿蚀刻。
在所述的方法中，所述圆化包括各向同性湿蚀刻，其中，所述各向同性湿蚀刻包括稀氢氟酸。
在所述的方法中，所述圆化包括在所述组合图案上方沉积共形膜以及在所述沉积之后以各向异性方式蚀刻所述共形膜。
又一方面，本发明提供了一种形成半导体器件的方法，所述方法包括：提供具有上覆的第一掩模层的衬底；采用多次曝光在所述第一掩模层中形成图案，所述图案具有一个或多个尖边角；处理所述图案以圆化所述一个或多个尖边角，从而形成圆化图案；以及采用所述圆化图案作为掩模蚀刻所述衬底，所述圆化图案包括所述第一掩模层的剩余部分。
在所述的方法中，所述处理包括采用O2等离子体、N2等离子体、CO等离子体蚀刻、CO2等离子体蚀刻、N2/H2等离子体蚀刻或氩气等离子体的各向同性干法等离子体蚀刻。
在所述的方法中，所述处理包括湿蚀刻。
在所述的方法中，所述处理包括在所述图案旁边形成间隔件。
在所述的方法中，所述衬底包括第二掩模层和下面的材料层，所述蚀刻图案化所述第二掩模层，并且还包括采用所述第二掩模层的剩余部分作为掩模蚀刻所述下面的材料层。
在所述的方法中，所述形成图案包括采用第一光刻和蚀刻工艺将第一部分图案转印到所述第一掩模层，以及采用第二光刻和蚀刻工艺将第二部分图案转印到所述第一掩模层，所述一个或多个尖边角由所述第一部分图案和所述第二部分图案相交产生的。
附图说明
为了更充分地理解本发明实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1a至图6b示出根据实施例的图案化下层的多个中间步骤的透视图和俯视图；
图7a和图7b示出根据实施例的圆化正图案的边角的工艺；
图8a和图8b示出根据实施例的圆化负图案的边角的工艺；以及
图9示出根据实施例的圆化边角。
具体实施方式
在下面详细论述本发明的实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是说明制造和使用相应实施例的具体方式，而不用于限制本发明的范围。
提供了一种新型的双重图案化技术和由此得到的相应图案。各个实施例可以用于图案化任何相关结构，诸如图案化导电层(例如，多晶硅层)、介电层(例如，金属间介电(IMD)层中的金属化层)等。在本发明的所有各个附图和示例性实施例中，相似的参考标号用于表示相似的元件。
图1a至图6b示出根据实施例的器件制造中的多个透视图和俯视图。首先参照图1a和图1b，其中图1a是透视图，图1b是俯视图，示出了衬底102，其具有第一掩模层104和在其上方形成的第二掩模层106。在该实施例中，衬底102表示如下面更详细论述的待图案化的层。例如，在实施例中，衬底102可以包括待图案化以形成栅电极的多晶硅层。在另一实例中，衬底102可以包括位于半导体衬底上面的介电层，在该半导体衬底上形成有半导体器件(例如，晶体管、电容器、电阻器等)。随后，可以图案化介电层以形成金属化层、金属间介电(ILD)层中的接触件、IMD层中的通孔等。
如下面更详细论述的，对第一掩模层104和第二掩模层106进行图案化，并将其用于图案化下面的衬底102。在该实施例中，首先对第二掩模层106进行图案化，然后将其用于图案化下面的第一掩模层104。然后使用第一掩模层104来图案化下面的衬底102。以这种方式使用两个掩模层(例如，使用一个掩模层来图案化第二掩模层)实现了掩模的图案化而不可能会对待图案化的层(例如，该实施例中的衬底102)造成损伤。
第一掩模层104和第二掩模层106可以包括例如氧化物层、原硅酸四乙酯(TEOS)、碳掺杂的氧化物层、氮化物和/或类似物。可以对第一掩模层104和第二掩模层106的材料进行选择以在邻近的层之间保持高蚀刻选择性。例如，可以对第一掩模层104的材料进行选择以与下面的衬底102具有高蚀刻选择性，以及可以对第二掩模层106的材料进行选择以与第一掩模层104具有高蚀刻选择性。
例如，在衬底102包括待图案化的多晶硅层的实施例中，第一掩模层104可以包括氧化物层以及第二掩模层106可以包括氮化物层。氧化物层可以包括通过热氧化或者通过化学汽相沉积(CVD)技术采用TEOS和氧气作为前体形成的二氧化硅层。氮化物层可以包括在氧化物层顶部形成的氮化硅(Si3N4)层。可以采用CVD技术使用硅烷和氨作为前体气体形成Si3N4层。在另一实施例中，可以在衬底上方形成第一硬掩模(HM1)层，例如氧化物层，以及可以在HM1层上方形成第二硬掩模(HM2)层，例如非晶碳等。可以在HM2层上方形成第三硬掩模(HM3)层，诸如SiON、SiN等。可以使用底部抗反射涂层(BARC)和光刻胶材料来图案化掩模。
其他掩模材料可以用于形成第一掩模层104和第二掩模层106，诸如氮氧化硅SiOxNy、硅肟SiOxNy:Hz、PEOX、SiON、SiOC、TEOS或者它们的组合。应当注意示出两个掩模层(例如第一掩模层104和第二掩模层106)仅为了说明的目的。其他实施例可以利用更多或更少的掩模层。
现参照图2a和图2b，其中图2a是透视图，图2b是俯视图，根据实施例示出了在第二掩模层106上方形成且经过图案化的第三掩模层208。在实施例中，第三掩模层208包含光刻胶材料并且采用光刻技术进行图案化。通常，照射(曝光)光刻胶材料并对其进行显影以去除一部分光刻胶材料。剩余的光刻胶材料保护下面的材料不进行随后的加工步骤，诸如蚀刻。如上所述，采用单光刻工艺可以得到的图案受到限制。如下面所说明的，利用多个光刻工艺来图案第一掩模层104和第二掩模层106。
因此，图2a和图2b中示出的第三掩模层208示出在第三掩模208中形成第一开口210的第一光刻工艺。通过第三掩模208形成的图案随后将与如下面参照图3和图4论述的另一图案相结合。
图3a和图3b(其中图3a是透视图，图3b是俯视图)示出根据实施例的图案化第二掩模层106以及形成第四掩模层320。可以采用适用于特定材料和应用的任何技术来图案化第二掩模层106。例如，在第二掩模层106包含氮化硅材料的实施例中，可以采用在稀氢氟酸中湿浸来图案化第二掩模层106。可以例如通过一份浓(49％)氢氟酸(HF)和25份水(H2O)的混合物形成稀氢氟酸。
第四掩模层320可以是与第三掩模层208类似的另一光刻胶掩模。在图3a和图3b示出的实例中，图案化第四掩模层320以提供与图2a和图2b中示出的图案垂直且相交的开口322。应当注意到，第四掩模层层320覆盖第二掩模层106中形成的开口，从而在用第四掩模层320图案化期间保护经图案化的区域不进行进一步蚀刻。可以注意到，提供本发明的实例中得到的图案仅用于说明的目的并且可以使用其他图案，包括非垂直的图案。
之后，可以根据经图案化的第四掩模层320图案化第二掩模层106。图4a和图4b(其中图4a是透视图，图4b是俯视图)示出在去除第四掩模层320之后在第二掩模层106中形成的所得图案。如图所示，在第二掩模层106中得到的图案是第三掩模层208和第四掩模层320的图案的组合或者联合。得到的图案包括相对较尖的边角，诸如凸边角422和凹边角423。可以认为，由于至少部分地不能在显示出尖边角的区域中形成充分共形的层，这些相对较尖的边角导致间隙填充问题和可靠性问题。
图5a和图5b(其中图5a是透视图，图5b是俯视图)示出在实施平滑工艺之后的第二掩模层106。平滑工艺圆化第二掩模层104的尖边角，如通过圆凸边角524和圆凹边角525示出的。在这个工艺过程中图案的宽度可以略微增大。在实施例中，平滑工艺可以包括各向同性干法等离子体蚀刻工艺。例如，可以使用的O2气体等离子体包括在压力为约5mTorr到约200mTorr、功率为约100瓦到约1000瓦以及温度为约-10℃到约60℃的条件下O2流速为约5sccm到约300sccm。作为另一实例，可以使用在压力为约5mTorr到约500mTorr、功率为约100瓦到约1000瓦以及温度为约-10℃到约60℃的条件下N2流速为约10sccm到约1000sccm的N2气体等离子体。作为又一个实例，可以使用的氩气体等离子体包括在压力为约5mTorr到约500mTorr、功率为约100瓦到约1000瓦以及温度为约-10℃到约60℃的条件下氩气流速为约100sccm到约2000sccm。还可以使用其他类型的等离子体，诸如惰性气体等离子体、CO等离子体、CO2等离子体、N2/H2等离子体等。
在另一实施例中，可以采用各向同性湿蚀刻工艺。例如，在第二掩模层106包含氮化硅材料的实施例中，可以采用在稀氢氟酸中湿浸来图案化第二掩模层106。利用其他材料的其他实施例可以利用其他蚀刻剂。
之后，如图6a和图6b所示(其中图6a是透视图，图6b是俯视图)，可以将第二掩模层106中形成的图案(具有圆边角524、525)转印到第一掩模层104。然后可以将图案转印到下层，诸如衬底102。
可以使用具有正图案或负图案的实施例。例如，图7a和图7b示出可以采用与上述类似的“正”图案实现边角圆化。首先参照图7a，示出了掩模层742(诸如第二掩模层106)中的组合图案，其中由第一虚线744示出第一图案以及由第二虚线746示出第二图案。去除由组合图案限定的区域内的掩模层形成掩模层742中的尖凸边角748。
图7b示出在边角圆化工艺(诸如如上所述的等离子体工艺或湿蚀刻工艺)之后的组合图案。边角圆化工艺形成圆边角750(比较图7b的圆边角750和图7a的尖边角748)。
相反，图8a和图8b示出一种形成具有“负”图案的掩模的方法。应当注意到，图7a和图7b示出掩模层中的孔，而图8a和图8b示出掩模层的剩余部分。诸如图7a和图7b中示出的实施例可以用于将在层中形成沟槽的镶嵌工艺中。图8a和图8b可以用于对层进行图案化的工艺中，诸如图案化多晶硅层以形成栅电极。
现参照图8a，示出了掩模层842(诸如第二掩模层106)中的组合图案，其中由第一虚线844示出第一图案以及由第二虚线846示出第二图案。在该实施例中，保留由图案的组合限定的掩模层的区域，形成具有尖凹边角848的图案。
图8a还示出根据实施例的平滑工艺。在实施例中，平滑工艺包括在经图案化的掩模层842上方沉积共形掩模层以及实施各向异性蚀刻工艺，从而在经图案化的掩模层842旁边形成间隔件850。组合的经图案化的掩模旁边的间隔件显示出圆边角852。例如，共形层可以包含二氧化硅、氮化硅、氮氧化硅SiOxNy、SiOC、SiCN、硅肟SiOxNy:Hz、PEOX、SiON、碳掺杂的氧化物、它们的组合等。之后可以实施诸如各向异性干蚀刻工艺的蚀刻工艺以形成间隔件850。
图9示出根据实施例的边角圆化。在实施例中，边角圆化可以以相对于图案宽度P的半径表示。如图9所示，可以使用图案宽度的约四分之一到约十六分之一的半径，但是可以使用其他半径。可以认为，诸如这些的半径提供后续形成的层的更均匀的覆盖范围。可以通过改变诸如时间、温度、压力、气流量等工艺参数来调整曲率的量。
可以认为诸如上面论述的实施例将减少或阻止可能由双重图案化技术或者与双重图案化技术相关的问题造成的尖边角。例如，一种双重图案化技术被称为拼接。拼接涉及采用多重覆盖图案以产生单个形状。当单独的图案形成相交线时得到的图案产生尖边角。此外，如果图案之间发生偏移例如覆盖偏移，得到的图案可能包括其他尖边角。
在实施例中，提供了一种形成半导体器件的方法。该方法包括在第一掩模层中形成第一图案，对掩模层实施平滑工艺以圆化第一掩模层的边角，以及采用第一掩模层作为掩模来图案化下层。
在另一实施例中，提供了形成半导体器件的另一种方法。该方法包括在掩模层中形成第一图案以及在掩模层中形成第二图案，使得第一图案和第二图案的组合图案包括部分第一图案和部分第二图案之间的一个或多个边角。该方法还包括圆化一个或多个边角以形成圆化图案以及将圆化图案转印到下层。
在又一实施例中，提供了形成半导体器件的另一种方法。该方法包括提供具有上覆的第一掩模层的衬底以及采用多次曝光在第一掩模层中形成图案，该图案具有一个或多个尖边角。处理该图案以圆化一个或多个尖边角，从而形成圆化图案，以及采用圆化图案作为掩模蚀刻衬底，圆化图案包括第一掩模层的剩余部分。
尽管已经详细地描述了本发明的实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。例如，不同类型的材料和工艺可以发生改变而仍保留在本发明的范围内。
此外，本申请的范围并不仅限于说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明实施例的公开内容将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与根据本文所述相应实施例基本上相同的功能或获得基本上相同结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求应该在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。
Claims (10)
1.一种形成半导体器件的方法，所述方法包括：
在第一掩模层中形成第一图案；
对所述第一掩模层实施平滑工艺，所述平滑工艺圆化所述第一掩模层的边角；以及
采用所述第一掩模层作为掩模图案化下层。
2.根据权利要求1所述的方法，其中，形成所述第一掩模层包括：
在第二掩模中形成第二图案；
将所述第二图案转印到所述第一掩模层；
在第三掩模中形成第三图案；以及
将所述第三图案转印到所述第一掩模层，所述第一图案是所述第二图案与所述第三图案的组合。
3.根据权利要求1所述的方法，其中，所述平滑工艺包括各向同性干法等离子体蚀刻。
4.根据权利要求3所述的方法，其中，所述各向同性干法等离子体蚀刻采用一种或多种惰性气体。
5.根据权利要求3所述的方法，其中，所述各向同性干法等离子体蚀刻包括O2等离子体蚀刻、N2等离子体蚀刻、CO等离子体蚀刻、CO2等离子体蚀刻、N2/H2等离子体蚀刻或氩气等离子体蚀刻。
6.根据权利要求1所述的方法，其中，所述平滑工艺包括各向同性湿蚀刻。
7.根据权利要求1所述的方法，其中，所述平滑工艺包括沉积共形膜以及对所述共形膜实施各向异性蚀刻工艺。
8.一种形成半导体器件的方法，所述方法包括：
在掩模层中形成第一图案；
在所述掩模层中形成第二图案，所述第一图案和所述第二图案的组合图案包括部分所述第一图案和部分所述第二图案之间的一个或多个边角；
圆化所述一个或多个边角，从而产生圆化图案；以及
将所述圆化图案转印到下层。
9.一种形成半导体器件的方法，所述方法包括：
提供具有上覆的第一掩模层的衬底；
采用多次曝光在所述第一掩模层中形成图案，所述图案具有一个或多个尖边角；
处理所述图案以圆化所述一个或多个尖边角，从而形成圆化图案；以及
采用所述圆化图案作为掩模蚀刻所述衬底，所述圆化图案包括所述第一掩模层的剩余部分。
10.根据权利要求9所述的方法，其中，所述形成图案包括采用第一光刻和蚀刻工艺将第一部分图案转印到所述第一掩模层，以及采用第二光刻和蚀刻工艺将第二部分图案转印到所述第一掩模层，所述一个或多个尖边角由所述第一部分图案和所述第二部分图案相交产生的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/434,366 | 2012-03-29 | ||
| US13/434,366 US9257279B2 (en) | 2012-03-29 | 2012-03-29 | Mask treatment for double patterning design |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103367119A true CN103367119A (zh) | 2013-10-23 |
| CN103367119B CN103367119B (zh) | 2018-01-05 |
Family
ID=49235586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210270656.6A Expired - Fee Related CN103367119B (zh) | 2012-03-29 | 2012-07-31 | 用于双重图案化设计的掩模处理 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9257279B2 (zh) |
| CN (1) | CN103367119B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105321874A (zh) * | 2014-07-10 | 2016-02-10 | 台湾积体电路制造股份有限公司 | 自对准双重图案化 |
| CN105990105B (zh) * | 2015-01-27 | 2019-01-08 | 中芯国际集成电路制造(上海)有限公司 | 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9972526B2 (en) * | 2016-07-29 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming conductive structure in semiconductor structure |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4645562A (en) * | 1985-04-29 | 1987-02-24 | Hughes Aircraft Company | Double layer photoresist technique for side-wall profile control in plasma etching processes |
| US5160408A (en) * | 1990-04-27 | 1992-11-03 | Micron Technology, Inc. | Method of isotropically dry etching a polysilicon containing runner with pulsed power |
| US6265317B1 (en) * | 2001-01-09 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Top corner rounding for shallow trench isolation |
| US20060016781A1 (en) * | 2004-07-26 | 2006-01-26 | Kenichi Kuwabara | Dry etching method |
| JP3835435B2 (ja) * | 2003-06-04 | 2006-10-18 | 住友電気工業株式会社 | 電界効果トランジスタの製造方法 |
| US20060264000A1 (en) * | 2004-08-31 | 2006-11-23 | Luan Tran | Methods for increasing photo-alignment margins |
| US20070049032A1 (en) * | 2005-09-01 | 2007-03-01 | Mirzafer Abatchev | Protective coating for planarization |
| US20080048340A1 (en) * | 2006-03-06 | 2008-02-28 | Samsung Electronics Co., Ltd. | Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same |
| US20080131793A1 (en) * | 2006-03-06 | 2008-06-05 | Samsung Electronics Co., Ltd. | Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same |
| US20090096033A1 (en) * | 2007-10-16 | 2009-04-16 | Texas Instruments Incorporated | ISOLATION TRENCH WITH ROUNDED CORNERS FOR BiCMOS PROCESS |
| US20100167502A1 (en) * | 2008-12-31 | 2010-07-01 | Sandisk 3D Llc | Nanoimprint enhanced resist spacer patterning method |
| US20100164065A1 (en) * | 2008-12-30 | 2010-07-01 | Yong-Jun Lee | Capacitor of semiconductor device and method for manufacturing the same |
| US20110177691A1 (en) * | 2010-01-15 | 2011-07-21 | Sang-Kil Kang | Method for forming hole pattern |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140226A (en) * | 1998-01-16 | 2000-10-31 | International Business Machines Corporation | Dual damascene processing for semiconductor chip interconnects |
| US6734082B2 (en) * | 2002-08-06 | 2004-05-11 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape |
| JP2010028029A (ja) * | 2008-07-24 | 2010-02-04 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US8580585B2 (en) * | 2009-12-18 | 2013-11-12 | Micrel, Inc. | Method and system for controlled isotropic etching on a plurality of etch systems |
-
2012
- 2012-03-29 US US13/434,366 patent/US9257279B2/en not_active Expired - Fee Related
- 2012-07-31 CN CN201210270656.6A patent/CN103367119B/zh not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4645562A (en) * | 1985-04-29 | 1987-02-24 | Hughes Aircraft Company | Double layer photoresist technique for side-wall profile control in plasma etching processes |
| US5160408A (en) * | 1990-04-27 | 1992-11-03 | Micron Technology, Inc. | Method of isotropically dry etching a polysilicon containing runner with pulsed power |
| US6265317B1 (en) * | 2001-01-09 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Top corner rounding for shallow trench isolation |
| JP3835435B2 (ja) * | 2003-06-04 | 2006-10-18 | 住友電気工業株式会社 | 電界効果トランジスタの製造方法 |
| US20060016781A1 (en) * | 2004-07-26 | 2006-01-26 | Kenichi Kuwabara | Dry etching method |
| US20060264000A1 (en) * | 2004-08-31 | 2006-11-23 | Luan Tran | Methods for increasing photo-alignment margins |
| US20070049032A1 (en) * | 2005-09-01 | 2007-03-01 | Mirzafer Abatchev | Protective coating for planarization |
| US20080048340A1 (en) * | 2006-03-06 | 2008-02-28 | Samsung Electronics Co., Ltd. | Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same |
| US20080131793A1 (en) * | 2006-03-06 | 2008-06-05 | Samsung Electronics Co., Ltd. | Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same |
| US20090096033A1 (en) * | 2007-10-16 | 2009-04-16 | Texas Instruments Incorporated | ISOLATION TRENCH WITH ROUNDED CORNERS FOR BiCMOS PROCESS |
| US20100164065A1 (en) * | 2008-12-30 | 2010-07-01 | Yong-Jun Lee | Capacitor of semiconductor device and method for manufacturing the same |
| US20100167502A1 (en) * | 2008-12-31 | 2010-07-01 | Sandisk 3D Llc | Nanoimprint enhanced resist spacer patterning method |
| US20110177691A1 (en) * | 2010-01-15 | 2011-07-21 | Sang-Kil Kang | Method for forming hole pattern |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105321874A (zh) * | 2014-07-10 | 2016-02-10 | 台湾积体电路制造股份有限公司 | 自对准双重图案化 |
| CN105321874B (zh) * | 2014-07-10 | 2018-07-20 | 台湾积体电路制造股份有限公司 | 形成半导体器件的方法 |
| US10256096B2 (en) | 2014-07-10 | 2019-04-09 | Taiwan Semiconductor Manufacturing Company | Self-aligned double patterning |
| CN105990105B (zh) * | 2015-01-27 | 2019-01-08 | 中芯国际集成电路制造(上海)有限公司 | 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9257279B2 (en) | 2016-02-09 |
| US20130260563A1 (en) | 2013-10-03 |
| CN103367119B (zh) | 2018-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102010188B1 (ko) | 집적 회로 패터닝 방법 | |
| JP5278768B2 (ja) | 単結晶ケイ素中に直角のアンダーカットを作製する方法 | |
| KR101164897B1 (ko) | 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법 | |
| TW201937655A (zh) | 使用鑭氧化物之遮罩的選擇性氮化鈦沈積 | |
| CN106206436A (zh) | 用于金属栅极的方法和结构 | |
| CN109585305A (zh) | 一种形成半导体器件的方法 | |
| CN105789129B (zh) | 改善栅极侧墙形貌的方法及半导体器件制造方法 | |
| US20040002217A1 (en) | Method of defining the dimensions of circuit elements by using spacer deposition techniques | |
| US20160233105A1 (en) | Method of forming a trench in a semiconductor device | |
| CN109427559A (zh) | 半导体器件及其形成方法 | |
| KR102366801B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100451513B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| CN103367119A (zh) | 用于双重图案化设计的掩模处理 | |
| US10861739B2 (en) | Method of patterning low-k materials using thermal decomposition materials | |
| US8901007B2 (en) | Addition of carboxyl groups plasma during etching for interconnect reliability enhancement | |
| KR20120096903A (ko) | 패턴 형성 방법 및 반도체 장치 | |
| CN109494149A (zh) | 半导体结构的制作方法 | |
| JP5164446B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JP2009152586A (ja) | 半導体装置の製造方法 | |
| CN109037040B (zh) | 提高双大马士革刻蚀次沟槽工艺窗口的方法 | |
| CN110690112B (zh) | 利用反向间距加倍工艺形成表面平坦化结构及方法 | |
| US7186662B2 (en) | Method for forming a hard mask for gate electrode patterning and corresponding device | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| TWI660405B (zh) | 半導體元件製造方法 | |
| US7629673B2 (en) | Contact etch stop film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180105 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |