CN103348471A - 半导体芯片、存储设备 - Google Patents

半导体芯片、存储设备 Download PDF

Info

Publication number
CN103348471A
CN103348471A CN2012800035531A CN201280003553A CN103348471A CN 103348471 A CN103348471 A CN 103348471A CN 2012800035531 A CN2012800035531 A CN 2012800035531A CN 201280003553 A CN201280003553 A CN 201280003553A CN 103348471 A CN103348471 A CN 103348471A
Authority
CN
China
Prior art keywords
pin
circuit die
semiconductor chip
integrated
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800035531A
Other languages
English (en)
Other versions
CN103348471B (zh
Inventor
李志雄
吴方
胡宏辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Netcom Electronics Co Ltd
Original Assignee
Shenzhen Netcom Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Netcom Electronics Co Ltd filed Critical Shenzhen Netcom Electronics Co Ltd
Priority to CN201280003553.1A priority Critical patent/CN103348471B/zh
Priority claimed from PCT/CN2012/070966 external-priority patent/WO2012163100A1/zh
Publication of CN103348471A publication Critical patent/CN103348471A/zh
Application granted granted Critical
Publication of CN103348471B publication Critical patent/CN103348471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Dram (AREA)

Abstract

一种半导体芯片，包括封装胶体（10）、包含芯片管脚（111）的导线架（11），其特征在于，所述半导体芯片还包括控制集成电路晶粒（121）、存储集成电路晶粒（122）和至少一个被动元件（123）；所述控制集成电路晶粒（121）分别与所述芯片管脚（111）、所述存储集成电路晶粒（122）和所述至少一个被动元件（123）电连接，所述存储集成电路晶粒（122）与所述至少一个被动元件（123）电连接；所述控制集成电路晶粒（121）、存储集成电路晶粒（122）和至少一个被动元件（123）包覆在所述封装胶体（10）内；所述芯片管脚（111）部分包覆在所述封装胶体（10）内，部分露于所述封装胶体（10）外。采用该半导体芯片的存储设备在生产过程时不需要做复杂的电路设计，节省了生产成本，缩短了生产周期。此外，还提供一种包含所述半导体芯片的存储设备。

Description

半导体芯片、存储设备 技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体芯片及存储设备。
 背景技术
传统的半导体芯片，在单个半导体芯片里面只封装了一个集成电路晶粒，这将给半导体芯片应用厂商带来一定的不便。以存储设备的生产为例，生产存储设备时，首先需要根据存储设备的性能选择相应的存储芯片、控制芯片等电子元器件设计电路原理图，并根据电路原理图布线、制作印刷电路板，并将控制芯片、存储芯片以及一些被动元件固定到印刷电路板上，然后再定制外壳，组装成存储设备成品。然而，这一过程非常复杂，生产周期长，且存储设备生产厂商还需配备相应的电路设计人员，增加了生产成本。
 技术问题
基于此，有必要提供一种高度集成的半导体芯片，能够简化存储设备的生产过程，节约生产成本。
 技术解决方案
一种半导体芯片，包括封装胶体、包含芯片管脚的导线架，其特征在于，所述半导体芯片还包括控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件；所述控制集成电路晶粒分别与所述芯片管脚、所述存储集成电路晶粒和所述至少一个被动元件电连接，所述存储集成电路晶粒与所述芯片管脚和至少一个被动元件电连接；所述控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件包覆在所述封装胶体内；所述芯片管脚部分包覆在所述封装胶体内，部分露于所述封装胶体外。
在优选的实施例中，所述半导体芯片还包括包覆在所述封装胶体内的印刷电路板，所述控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件固定在所述印刷电路板上。
在优选的实施例中，所述导线架还包括包覆于所述封装胶体内的芯片承座，所述印刷电路板固定在所述芯片承座上。
在优选的实施例中，所述半导体芯片的封装结构采用TSOP封装。
在优选的实施例中，所述芯片管脚的数目为48。
在优选的实施例中，所述控制集成电路晶粒为包含SD接口控制电路的集成电路晶粒，所述控制集成电路晶粒对应的芯片管脚根据SD接口协议定义。
在优选的实施例中，所述半导体芯片的芯片管脚至少包括以下管脚：电源线、地线、命令线、时钟线和数据线。
在优选的实施例中，所述控制集成电路晶粒为包含eMMC接口控制电路的集成电路晶粒，所述控制集成电路晶粒对应的芯片管脚根据eMMC接口协议定义。
在优选的实施例中，所述半导体芯片的芯片管脚至少包括以下管脚：时钟线、命令线、数据线、存储集成电路晶粒电源线、控制集成电路晶粒电源线、存储集成电路晶粒地线、控制集成电路晶粒地线和被动元件地线。
此外，还提供了一种包括上述半导体芯片的存储设备。
 有益效果
上述半导体芯片集成了控制集成电路晶粒和存储集成电路晶粒，在应用在存储设备上时，生产包含该半导体芯片的存储设备时，不需要再去选择相应的控制芯片、存储芯片等来进行复杂的电路设计，只需做简单的电路设计以及增加外壳即可，因此能有效简化存储设备的生产过程，节省了生产成本，缩短了存储设备的生产周期。
 附图说明
图1为实施例一提供的半导体芯片的封装结构的剖面示意图；
图2为实施例一提供的半导体芯片的外部形状及管脚排列的示意图。
 本发明的实施方式
本发明提供的半导体芯片，包括封装胶体、包含芯片管脚的导线架、控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件，控制集成电路晶粒分别与芯片管脚、存储集成电路晶粒和至少一个被动元件电连接，存储集成电路晶粒分别与所述芯片管脚和至少一个被动元件电连接，控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件包覆在封装胶体内，而芯片管脚部分包覆在封装胶体内，部分露于封装胶体外。由于该半导体芯片集成了控制集成电路晶粒和存储集成电路晶粒，在应用在存储设备上时，不需要选择相应的控制芯片、存储芯片来进行复杂的电路设计，简化了存储设备的生产过程，节省了生产成本。
实施例一
如图1所示，半导体芯片包括封装胶体10、导线架11、印刷电路板12，导线架11包括芯片管脚111和芯片承座112，芯片管脚111部分包覆在封装胶体10内，部分露于封装胶体10外。印刷电路板12固定在芯片承座112上，并包覆在封装胶体10内。
该实施例中，半导体芯片还包括控制集成电路晶粒121、存储集成电路晶粒122和至少一个被动元件123，控制集成电路晶粒121、存储集成电路晶粒122和至少一个被动元件123都包覆在封装胶体10内，并都固定在印刷电路板12上。控制集成电路晶粒121分别与芯片管脚111、存储集成电路晶粒122和至少一个被动元件123电连接，存储集成电路晶粒122与芯片管脚111和至少一个被动元件123电连接。
该实施例中，半导体芯片的封装结构采用TSOP（Thin Small Outline Package，薄型小尺寸封装）封装。在其他实施例中，半导体芯片的封装结构也可以采用SOP（ Small Out-Line Package，小尺寸封装）、SOJ（Small Out-Line J-lead，J型引脚小外形封装）、PLCC（Plastic leaded Chip Carrier，表面贴装型封装）等其他封装形式。如图2所示，芯片管脚111的数目为48，分别排列在半导体芯片的两侧。在其他实施例中，芯片管脚111的数目也可以根据需要上下调整，在此并不用以限制本发明。
该实施例中，控制集成电路晶粒121为包含SD（Secure Digital Memory Card安全数码卡）接口控制电路的集成电路晶粒，其相应的芯片管脚111根据SD接口协议进行定义。如表1所示，为该实施例提供的半导体芯片（SD存储芯片）的各芯片管脚111的定义。
表1
管脚序号 管脚定义 管脚序号 管脚定义
1 NC 25 NC
2 NC 26 SDVSS2
3 NC 27 SDD3
4 NC 28 SDV33
5 NC 29 NC
6 NC 30 NC
7 NC 31 NC
8 NC 32 NC
9 NC 33 SDCMD
10 NC 34 NC
11 NC 35 NC
12 NC 36 SDVSS1
13 NC 37 NC
14 NC 38 NC
15 NC 39 NC
16 NC 40 SDCLK
17 NC 41 NC
18 NC 42 NC
19 NC 43 NC
20 NC 44 NC
21 NC 45 SDD2
22 NC 46 SDD1
23 NC 47 SDD0
24 NC 48 NC
所述半导体芯片（SD存储芯片）的所述芯片管脚111可以按表1的方式定义，也可以采用其他方式定义，但不论采用什么方式定义，都必须包含以下9个管脚，即：SDVDD（电源线）、SDVSS1（地线1）、SDVSS2（地线2）、SDCMD（命令线）、SDCLK（时钟线）、SDD0（数据线0）、SDD1（数据线1）、SDD2（数据线2）、SDD3（数据线3）。
进一步的，在采用表1的芯片管脚定义对本发明实施例提供的半导体芯片进行封装时，我们发现26管脚（一般在26管脚附近设注塑口，注入封装胶体对半导体芯片进行封装）附近位于印刷电路板12上的电容容易与空气接触从而损坏电容，因此我们采用以下新的定义，如表2所示：
表2
管脚序号 管脚定义 管脚序号 管脚定义
1 NC 25 NC
2 NC 26 SDIP
3 NC 27 SDD3
4 NC 28 SDV33
5 NC 29 NC
6 NC 30 NC
7 NC 31 NC
8 NC 32 NC
9 NC 33 SDCMD
10 NC 34 NC
11 NC 35 NC
12 NC 36 SDVSS1
13 NC 37 NC
14 NC 38 NC
15 NC 39 NC
16 NC 40 SDCLK
17 NC 41 NC
18 NC 42 NC
19 NC 43 NC
20 NC 44 NC
21 NC 45 SDD2
22 NC 46 SDD1
23 NC 47 SDD0
24 NC 48 NC
上表中，将26管脚的定义更改为SDIP（SD Internal Power），该管脚用于将内部电源引出，并外接电容到地，以提高系统的稳定性。
当然，也可以将26管脚定义为SDCE，作为串口信息输出管脚，可以用于输出一些调试信息，不过这也存在同样问题，即26管脚附近处的电容容易损坏。
为了使所述半导体芯片（SD存储芯片）能够适应不同种类的存储集成电路晶粒，比如说，市场上存在三种不同种类的存储集成电路晶粒F0、F1、F2，所述芯片管脚111还可以采用表3的方式定义。因此当所述半导体芯片（SD存储芯片）采用存储集成电路晶粒F0生产，则使用F0组的芯片管脚；采用存储集成电路晶粒F1生产，则使用F1组的芯片管脚。
表3
管脚序号 管脚定义 管脚序号 管脚定义
1 NC 25 F2-SDVSS
2 F0-SDD3 26 F2-SDD2
3 NC 27 F2-SDVDD
4 F0-SDCMD 28 F2-SDD1
5 NC 29 F2-SDD0
6 F0-VSS1 30 F2-SDCLK
7 NC 31 F2-SDVDD
8 F0-SDVDD 32 F2-SDVDD
9 NC 33 F2-SDVSS1
10 F0-SDCLK 34 F2-SDCMD
11 NC 35 F2-SDD3
12 NC 36 F1/F2-SDVSS2
13 F0-VSS2 37 F1-SDD2
14 NC 38 F1-SDD1
15 F0-SDVDD 39 F1-SDVSS1
16 NC 40 F1-SDD0
17 F0-SDVSS1 41 F1-SDCLK
18 NC 42 F1-SDVSS1
19 F0-SDD0 43 F1-SDVSS1
20 F0-SDVDD 44 F1-SDCMD
21 F0-SDD1 45 F1-SDD3
22 NC 46 NC
23 F0-SDD2 47 F1-SDVSS1
24 F0-SDVSS1 48 F1-SDVDD
实施例二
控制集成电路晶粒121也可以为包含eMMC接口控制电路的集成电路晶粒，其相应的芯片管脚111根据eMMC接口协议进行定义。如表4所示，为该实施例提供的半导体芯片（eMMC存储芯片）的各芯片管脚111的定义。
表4
管脚序号 管脚定义 管脚序号 管脚定义
1 NC 25 VCC
2 NC 26 NC
3 NC 27 NC
4 NC 28 NC
5 NC 29 DAT0
6 NC 30 DAT1
7 CMD 31 DAT2
8 VDDI 32 DAT3
9 CLK 33 NC
10 NC 34 NC
11 NC 35 NC
12 VCCQ 36 VSSQ
13 VSSQ 37 VCCQ
14 NC 38 NC
15 NC 39 NC
16 NC 40 NC
17 VSS 41 DAT4
18 NC 42 DAT5
19 VSSQ 43 DAT6
20 NC 44 DAT7
21 NC 45 NC
22 NC 46 NC
23 NC 47 NC
24 NC 48 VCC
所述半导体芯片（eMMC存储芯片）的所述芯片管脚111可以按表3的方式定义，也可以采用其他方式定义，但不论采用什么方式定义，都必须包含以下15个管脚，即：CLK（时钟线）、CMD（命令线）、DAT0（数据线0）、DAT1（数据线1） 、DAT2（数据线2） 、DAT3（数据线3） 、DAT4（数据线4）、 DAT5 （数据线5）、DAT6 （数据线6）、DAT7（数据线7）、VCC（存储集成电路晶粒电源线）、VCCQ（控制集成电路晶粒电源线）、VSS（存储集成电路晶粒地线）、VSSQ（控制集成电路晶粒地线）、VDDI（被动元件地线）。
当然，控制集成电路晶粒121还可以是包含其他存储设备接口控制电路的集成电路晶粒，相应的芯片管脚111也可根据各存储设备的接口协议进行定义，在此不一一赘述。
上述半导体芯片集成了控制集成电路晶粒和存储集成电路晶粒，该半导体芯片应用在存储设备上时，在存储设备的生产过程中只需做简单的电路设计以及增加外壳即可，简化了存储设备的生产过程，节省了成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (14)

  1. 一种半导体芯片，包括封装胶体、包含芯片管脚的导线架，其特征在于，所述半导体芯片还包括控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件；
    所述控制集成电路晶粒分别与所述芯片管脚、所述存储集成电路晶粒和所述至少一个被动元件电连接，所述存储集成电路晶粒与所述芯片管脚和至少一个被动元件电连接；
    所述控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件包覆在所述封装胶体内；
    所述芯片管脚部分包覆在所述封装胶体内，部分露于所述封装胶体外。
  2. 根据权利要求1所述的半导体芯片，其特征在于，所述半导体芯片还包括包覆在所述封装胶体内的印刷电路板，所述控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件固定在所述印刷电路板上。
  3. 根据权利要求2所述的半导体芯片，其特征在于，所述导线架还包括包覆于所述封装胶体内的芯片承座，所述印刷电路板固定在所述芯片承座上。
  4. 根据权利要求1至3中任意一项所述的半导体芯片，其特征在于，所述半导体芯片的封装结构采用TSOP封装。
  5. 根据权利要求4所述的半导体芯片，其特征在于，所述芯片管脚的数目为48。
  6. 根据权利要求5所述的半导体芯片，其特征在于，所述控制集成电路晶粒为包含SD接口控制电路的集成电路晶粒，所述控制集成电路晶粒对应的芯片管脚根据SD接口协议定义。
  7. 根据权利要求6所述的半导体芯片，其特征在于，所述半导体芯片的芯片管脚至少包括以下管脚：电源线、地线、命令线、时钟线和数据线。
  8. 根据权利要求7所述的半导体芯片，其特征在于，第26管脚为地线2管脚，第27管脚为数据线3管脚、第28管脚为电源线管脚，第33管脚为命令线管脚，第36管脚为地线1管脚，第40管脚为时钟线管脚，第45管脚为数据线2管脚，第46管脚为数据线1管脚，第47管脚为数据线0管脚，其它管脚空接。
  9. 根据权利要求8所述的半导体芯片，其特征在于，第26管脚通过外接电容后接地。
  10. 根据权利要求7所述的半导体芯片，其特征在于，所述半导体芯片包含不同种类的存储集成电路晶粒，且所述半导体芯片为每种存储集成电路晶粒对应地设置一组芯片管脚。
  11. 根据权利要求5所述的半导体芯片，其特征在于，所述控制集成电路晶粒为包含eMMC接口控制电路的集成电路晶粒，所述控制集成电路晶粒对应的芯片管脚根据eMMC接口协议定义。
  12. 根据权利要求11所述的半导体芯片，其特征在于，所述半导体芯片的芯片管脚至少包括以下管脚：时钟线、命令线、数据线、存储集成电路晶粒电源线、控制集成电路晶粒电源线、存储集成电路晶粒地线、控制集成电路晶粒地线和被动元件地线。
  13. 根据权利要求12所述的半导体芯片，其特征在于，第7管脚为命令线管脚，第8管脚为被动元件地线管脚，第9管脚为时钟线管脚，第12、37管脚为控制集成电路晶粒电源线管脚，第13、19、36管脚为控制集成电路晶粒地线管脚，第17管脚为存储集成电路晶粒地线管脚，第25、48管脚为存储集成电路晶粒电源线管脚，第29至32、41至44管脚为数据线0至7管脚，其它管脚空接。
  14. 一种存储设备，其特征在于，包括如权利要求1至13中任意一项所述的半导体芯片。
CN201280003553.1A 2011-05-30 2012-02-08 半导体芯片、存储设备 Active CN103348471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201280003553.1A CN103348471B (zh) 2011-05-30 2012-02-08 半导体芯片、存储设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201110143007.5 2011-05-30
CN201110143007.5A CN102231371B (zh) 2011-05-30 2011-05-30 半导体芯片、存储设备
CN2011101430075 2011-05-30
CN201280003553.1A CN103348471B (zh) 2011-05-30 2012-02-08 半导体芯片、存储设备
PCT/CN2012/070966 WO2012163100A1 (zh) 2011-05-30 2012-02-08 半导体芯片、存储设备

Publications (2)

Publication Number Publication Date
CN103348471A true CN103348471A (zh) 2013-10-09
CN103348471B CN103348471B (zh) 2016-02-17

Family

ID=44843927

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110143007.5A Active CN102231371B (zh) 2011-05-30 2011-05-30 半导体芯片、存储设备
CN201280003553.1A Active CN103348471B (zh) 2011-05-30 2012-02-08 半导体芯片、存储设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110143007.5A Active CN102231371B (zh) 2011-05-30 2011-05-30 半导体芯片、存储设备

Country Status (1)

Country Link
CN (2) CN102231371B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601701A (zh) * 2017-01-19 2017-04-26 贵州煜立电子科技有限公司 大功率二端表面引出脚电子元器件立体封装方法及结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012163100A1 (zh) * 2011-05-30 2012-12-06 深圳市江波龙电子有限公司 半导体芯片、存储设备
CN103268775A (zh) * 2013-05-17 2013-08-28 深圳市江波龙电子有限公司 存储芯片、存储设备及存储芯片使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1335645A (zh) * 2000-07-21 2002-02-13 株式会社东芝 半导体存储装置
CN101154650A (zh) * 2006-09-30 2008-04-02 卓恩民 半导体封装结构及其制法
CN101199052A (zh) * 2005-06-28 2008-06-11 英特尔公司 封装逻辑和存储器集成电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202067792U (zh) * 2011-05-30 2011-12-07 深圳市江波龙电子有限公司 半导体芯片、存储设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1335645A (zh) * 2000-07-21 2002-02-13 株式会社东芝 半导体存储装置
CN101199052A (zh) * 2005-06-28 2008-06-11 英特尔公司 封装逻辑和存储器集成电路
CN101154650A (zh) * 2006-09-30 2008-04-02 卓恩民 半导体封装结构及其制法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601701A (zh) * 2017-01-19 2017-04-26 贵州煜立电子科技有限公司 大功率二端表面引出脚电子元器件立体封装方法及结构
CN106601701B (zh) * 2017-01-19 2023-03-28 贵州煜立电子科技有限公司 大功率二端表面引出脚电子元器件立体封装方法及结构

Also Published As

Publication number Publication date
CN103348471B (zh) 2016-02-17
CN102231371B (zh) 2014-04-09
CN102231371A (zh) 2011-11-02

Similar Documents

Publication Publication Date Title
CN102237342B (zh) 一种无线通讯模块产品
CN105428334A (zh) 半导体封装结构
CN103843136A (zh) 在ic封装中封装dram和soc
CN108054152A (zh) 集成电路封装结构
CN212277194U (zh) 一种存储芯片
TW447059B (en) Multi-chip module integrated circuit package
CN103348471A (zh) 半导体芯片、存储设备
CN104851863A (zh) 一种集成电路、引线键合封装芯片及倒装封装芯片
CN203276862U (zh) 存储芯片、存储设备
CN213184284U (zh) 一种集成封装的门极驱动电路
CN201450006U (zh) 集成存储芯片和控制芯片的半导体器件
CN202067792U (zh) 半导体芯片、存储设备
WO2012163100A1 (zh) 半导体芯片、存储设备
TWI755338B (zh) 智能電源模組
CN205723522U (zh) 一种引线框架
CN211507626U (zh) 一种p系列的微型双通道静电防护芯片封装结构
CN210405108U (zh) 恒压源电路
CN101697344B (zh) 一种降低芯片电源焊盘键合引线上电流的方法
CN207719197U (zh) 一种hsip14封装引线框架
CN104811185B (zh) 提供多种主电压源电压的可编程逻辑器件
CN203276861U (zh) 存储芯片、存储设备
CN204361080U (zh) 电路系统及其芯片封装
CN220272479U (zh) 具有集成封装结构的电源装置
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
CN201956344U (zh) 一种驱动裸片与贴片的兼容封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518057 A, B, C, D, E, F1, 8 Building, Financial Services Technology Innovation Base, No. 8 Kefa Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen jiangbolong electronic Limited by Share Ltd

Address before: 518057 Nanshan High-tech Industrial Park, Shenzhen City, Guangdong Province, 8 floors, 1 financial base, No. 8 Kefa Road

Patentee before: Shenzhen jiangbolong Electronic Co., Ltd.