CN103345124A - 一种准确和定量的缺陷检测确认光刻工艺窗口的方法 - Google Patents
一种准确和定量的缺陷检测确认光刻工艺窗口的方法 Download PDFInfo
- Publication number
- CN103345124A CN103345124A CN2013102648090A CN201310264809A CN103345124A CN 103345124 A CN103345124 A CN 103345124A CN 2013102648090 A CN2013102648090 A CN 2013102648090A CN 201310264809 A CN201310264809 A CN 201310264809A CN 103345124 A CN103345124 A CN 103345124A
- Authority
- CN
- China
- Prior art keywords
- fiducial chip
- defects detection
- chip
- fiducial
- process window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种准确和定量的缺陷检测确认光刻工艺窗口的方法,包括如下步骤:提供一用于确认光刻工艺窗口的晶圆;设定所述晶圆中的基准芯片;将所述晶圆中的非基准芯片按照光刻能量与焦距的矩阵分布排列;先后对所述基准芯片、所述非基准芯片进行曝光;先后对所述曝光后的基准芯片、所述曝光后的非基准芯片进行缺陷检测;将所述曝光后的基准芯片的缺陷检测结果与所述曝光后的非基准芯片的缺陷检测结果进行比对,以得到确认的光刻工艺窗口;其中,所述基准芯片为确定基准光刻工艺条件的芯片。本发明可以对光刻工艺进行准确的定量分析,得到的光刻工艺窗口确认数据,具有非常好的精确性和容易理解的高可读性。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其涉及对晶圆的光刻工艺窗口进行光刻工艺条件确认的方法,具体为一种准确和定量的缺陷检测确认光刻工艺窗口的方法。
背景技术
从第一个晶体管问世算起,半导体技术的发展已有多半个世纪了,现在它仍保持着强劲的发展态势,继续遵循Moore定律即芯片集成度18个月翻一番,每三年器件尺寸缩小0.7倍的速度发展。集成电路在制造过程中经历了材料制备、掩膜、光刻、清洗、刻蚀、渗杂、化学机械抛光等多个工序,其中尤以光刻工艺最为关键,决定着制造工艺的先进程度。
随着集成电路由微米级向钠米级发展,光刻采用的光波波长也从近紫外(NUV)区间的436nm、365nm波长进入到深紫外(DUV)区间的248nm、193nm波长。目前大部分芯片制造工艺采用了248nm和193nm光刻技术。
光刻的基本原理是利用光致抗蚀剂(或称光刻胶)感光后因光化学反应而形成耐蚀性的特点,将掩模板上的图形刻制到被加工表面上。但是要将在掩模板上的图形转移到硅片以符合器件电性性能的要求,在实际的生产工艺中需要对光刻的主要工艺条件如能量和焦距进行工艺窗口的确认来选择生产条件。
目前业内有两种常用的方法,图1是常用的能量与焦距的矩阵分布设计并通过在线的缺陷来确认生产工艺的窗口,由于缺陷检测的原理是进行相邻芯片的图形信号比对来发现不正常图形的位置,如图2所示芯片B上的缺陷是由相邻芯片的信号数据得到的,图2(a)中表示的是相邻的三个芯片A、B、C,图2(b)中将芯片A和芯片B进行比对,图2(c)中将芯片B和芯片C进行比对;但是因为晶圆上所有的光刻条件都不同,所以在比对时会引入很多噪音不利于最优条件的确认,图3表示的是最后得到的光刻工艺窗口确认图,其中,填充斜线图案区域为未检测到缺陷的芯片位置,填充点状图案区域为检测到有缺陷的芯片位置。
图4是目前推出不久的方法,其设计主要是将晶圆中间两列的芯片定为确认基准条件并进行曝光光刻,其他的在它水平两边的芯片曝不同光进行光刻,在水平方向的芯片分别与中间的两个基准条件的图形进行比较来确认最优条件,但是一方面基准的条件在晶圆上占用了大量的面积导致光刻条件与第一种方法比有了大幅度的减少,另一方面如果在晶圆上面和下面的芯片数量小于3个将不能进行正常的缺陷检测,得到的结果如图5但数据的可读性不高(图5中,填充斜线图案区域为未检测到缺陷的芯片位置,填充点状图案区域为检测到有缺陷的芯片位置)。
中国发明专利(公开号:102436149A)公开了一种确定光刻工艺窗口的方法,即一种通过对柏桑(Bossung)曲线和光刻胶线条顶部和底部线宽比的综合考量来确定光刻工艺窗口的方法。该发明涉及的方法通过增加光刻胶线条顶部和底部的线宽比的条件,避免了线宽满足标准但光刻胶形貌不能满足刻蚀的情况,提高了光刻工艺窗口的准确性,保证了产品的良率和质量,非常适于实用。
中国发明专利(公开号:1655062)公开了一种用于关于光刻工艺窗口的布图最优化的新型方法和系统,其促进光刻约束不被局部化,以便于提供通过工艺窗口印刷给定电路的能力,该工艺窗口超过使用常规的简化设计规则获得的工艺窗口。
通过上述两个专利可以发现,对确认光刻工艺窗口的准确性的提高是保证后续产品质量的关键步骤,也是未来发展趋势。上述两个专利虽然也提高了光刻工艺窗口的准确性,但与本发明采用的方法并不相同。
发明内容
针对上述存在的问题,本发明公开一种准确和定量的缺陷检测确认光刻工艺窗口的方法,以克服现有技术中由于引入噪音等不利因素而导致不利于光刻工艺最优条件和光刻工艺窗口的确认,以及数据可读性不高、精确性不好的问题。
为了实现上述目的,本发明采用如下技术方案:
一种准确和定量的缺陷检测确认光刻工艺窗口的方法,应用于确认晶圆上的集成电路图形的光刻工艺窗口中,其中,包括如下步骤:提供一用于确认光刻工艺窗口的晶圆;设定所述晶圆中的基准芯片;将所述晶圆中的非基准芯片按照光刻能量与焦距的矩阵分布排列;先后对所述基准芯片、所述非基准芯片进行曝光;先后对所述曝光后的基准芯片、所述曝光后的非基准芯片进行缺陷检测,以得到所述曝光后的基准芯片、所述曝光后的非基准芯片的缺陷检测结果;将所述曝光后的基准芯片的缺陷检测结果与所述曝光后的非基准芯片的缺陷检测结果进行比对,以得到确认的光刻工艺窗口;其中,所述基准芯片为确定基准光刻工艺条件的芯片。
上述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其中,先后对所述基准芯片、所述非基准芯片进行曝光,具体为:首先,根据所述基准芯片确定的基准光刻工艺条件对所述基准芯片进行曝光,之后,根据光刻能量和焦距的矩阵分布对所述非基准芯片进行曝光。
上述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其中,先后对所述曝光后的基准芯片、所述曝光后的非基准芯片进行缺陷检测,具体为:首先,采用缺陷检测设备对所述曝光后的基准芯片进行缺陷检测扫描,并将检测到的所述曝光后的基准芯片的缺陷检测结果存储在所述缺陷检测设备的存储器中,之后,采用缺陷检测设备对所述曝光后的非基准芯片进行缺陷检测扫描。
上述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其中,对所述曝光后的非基准芯片采用逐行或逐列的缺陷检测扫描方式。
上述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其中,所述曝光后的基准芯片的缺陷检测结果为零缺陷图形数据信号,所述曝光后的非基准芯片的缺陷检测结果为待确定缺陷图形数据信号。
上述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其中,将所述曝光后的基准芯片的缺陷检测结果与所述曝光后的非基准芯片的缺陷检测结果进行比对,具体为:将所述曝光后的基准芯片的零缺陷图形数据信号与所述曝光后的非基准芯片的待确定缺陷图形数据信号进行比对,确定按照光刻能量与焦距的矩阵分布排列的所述非基准芯片的缺陷位置。
上述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其中,所述基准芯片位于所述晶圆的中间位置,所述非基准芯片位于所述基准芯片的周围。
上述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其中,所述基准芯片为2~10个。
上述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其中,所述基准芯片的上面和下面的非基准芯片之和不少于3个,且所述基准芯片的左面和右面的非基准芯片之和不少于3个。
本发明具有如下优点或者有益效果:
1、在晶圆的中间位置曝光确定基准光刻工艺条件的基准芯片,然后再按照光刻能量和焦距的矩阵分布进行非基准芯片的曝光;在线缺陷检测时,缺陷检测设备先对晶圆中间的基准芯片进行检测,同时把收集到的图形数据信号存储在缺陷检测设备的存储器内,然后对非基准芯片进行逐行或列的检测时,把被检测芯片上的图形数据信号与缺陷检测设备存储器内基准芯片的图形数据信号进行比对来确认缺陷的位置;
2、利用本发明涉及的方法,根据光刻能量和焦距的矩阵分布曝光、缺陷检测,可以对光刻工艺进行准确的定量分析,得到的光刻工艺窗口确认数据,具有非常好的精确性和容易理解的高可读性,同时不会引入噪音等不利因素。
具体附图说明
图1是现有技术中常用的光刻能量与焦距的矩阵分布设计示意图;
图2是现有技术中芯片上缺陷位置确认的运算示意图;
图3是现有技术中第一种方法确认得到的光刻工艺窗口示意图;
图4是现有技术中第二种方法的光刻能量与焦距的矩阵分布设计示意图;
图5是现有技术中第二种方法确认得到的光刻工艺窗口示意图;
图6是本发明准确和定量的缺陷检测确认光刻工艺窗口的方法的一个实施例中光刻能量与焦距的矩阵分布设计示意图;
图7是本发明准确和定量的缺陷检测确认光刻工艺窗口的方法的一个实施例中得到确认的光刻工艺窗口示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。所述晶圆的表面经过光刻、刻蚀后形成图形。
作为本发明一种准确和定量的缺陷检测确认光刻工艺窗口的方法的一个实施例,应用于确认晶圆上的集成电路图形的光刻工艺窗口中,包括如下步骤:
步骤1,提供一用于确认光刻工艺窗口的晶圆。
步骤2,设定晶圆中的基准芯片,该基准芯片为确定基准光刻工艺条件的芯片,也就是说,设定的基准芯片是不会出现缺陷的芯片,在设定时必须选择由基准光刻工艺条件得到的无缺陷的芯片,基准芯片的数量为2~10个(例如,基准芯片的数量可以是2个,3个,4个,5个,6个,7个,8个,9个,10个),在本实施例中,基准芯片为如图6所示的填充灰色图案区域的两个基准芯片。
步骤3,将晶圆中的非基准芯片按照光刻能量与焦距的矩阵分布排列,基准芯片的上面和下面的非基准芯片之和不少于3个,且基准芯片的左面和右面的非基准芯片之和不少于3个;在本实施例中,光刻能量与焦距的矩阵分布设计示意图如图6所示,两个基准芯片的上面和下面的非基准芯片之和分别为5个,且两个基准芯片的左面和右面的非基准芯片之和为4个。
对于步骤2和步骤3,由图6可以看出,基准芯片位于晶圆的中间位置,非基准芯片位于基准芯片的周围。
步骤4,先后对基准芯片、非基准芯片进行曝光,具体为:首先,根据基准芯片确定的基准光刻工艺条件对基准芯片进行曝光,之后,根据光刻能量和焦距的矩阵分布对非基准芯片进行曝光。
步骤5,先后对曝光后的基准芯片、曝光后的非基准芯片进行缺陷检测,以得到曝光后的基准芯片、曝光后的非基准芯片的缺陷检测结果,具体为:首先,采用缺陷检测设备对曝光后的基准芯片进行缺陷检测扫描,并将检测到的曝光后的基准芯片的缺陷检测结果存储在缺陷检测设备的存储器中,之后,采用缺陷检测设备对曝光后的非基准芯片进行逐行或逐列的缺陷检测扫描。
步骤6,将曝光后的基准芯片的缺陷检测结果与曝光后的非基准芯片的缺陷检测结果进行比对,以得到确认的光刻工艺窗口。曝光后的基准芯片的缺陷检测结果为零缺陷图形数据信号,曝光后的非基准芯片的缺陷检测结果为待确定缺陷图形数据信号,也就是说:分别将两个曝光后的基准芯片的零缺陷图形数据信号与曝光后的非基准芯片的待确定缺陷图形数据信号进行比对,确定按照光刻能量与焦距的矩阵分布排列的非基准芯片的缺陷位置。最后得到如图7所示的确认的光刻工艺窗口,其中,填充斜线图案区域为未检测到缺陷的芯片位置,填充点状图案区域为检测到有缺陷的芯片位置。
通过本实施例的上述步骤,将一个需要进行光刻工艺条件确认的集成电路图形曝在晶圆上,最后对光刻工艺条件的窗口进行确认,通过图7、图5和图3的结构比较,本实施例得到的结果不仅可读性高而且精确度好,同时根据光刻能量和焦距的矩阵分布曝光、缺陷检测,可以对光刻工艺进行准确的定量分析。
本领域技术人员应该理解,本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例,在此不做赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种准确和定量的缺陷检测确认光刻工艺窗口的方法,应用于确认晶圆上的集成电路图形的光刻工艺窗口中,其特征在于,包括如下步骤:
提供一用于确认光刻工艺窗口的晶圆;
设定所述晶圆中的基准芯片;
将所述晶圆中的非基准芯片按照光刻能量与焦距的矩阵分布排列;
先后对所述基准芯片、所述非基准芯片进行曝光;
先后对所述曝光后的基准芯片、所述曝光后的非基准芯片进行缺陷检测,以得到所述曝光后的基准芯片、所述曝光后的非基准芯片的缺陷检测结果;
将所述曝光后的基准芯片的缺陷检测结果与所述曝光后的非基准芯片的缺陷检测结果进行比对,以得到确认的光刻工艺窗口;
其中,所述基准芯片为确定基准光刻工艺条件的芯片。
2.根据权利要求1所述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其特征在于,先后对所述基准芯片、所述非基准芯片进行曝光,具体为:
首先,根据所述基准芯片确定的基准光刻工艺条件对所述基准芯片进行曝光,之后,根据光刻能量和焦距的矩阵分布对所述非基准芯片进行曝光。
3.根据权利要求1所述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其特征在于,先后对所述曝光后的基准芯片、所述曝光后的非基准芯片进行缺陷检测,具体为:
首先,采用缺陷检测设备对所述曝光后的基准芯片进行缺陷检测扫描,并将检测到的所述曝光后的基准芯片的缺陷检测结果存储在所述缺陷检测设备的存储器中,之后,采用缺陷检测设备对所述曝光后的非基准芯片进行缺陷检测扫描。
4.根据权利要求3所述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其特征在于,对所述曝光后的非基准芯片采用逐行或逐列的缺陷检测扫描方式。
5.根据权利要求1所述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其特征在于,所述曝光后的基准芯片的缺陷检测结果为零缺陷图形数据信号,所述曝光后的非基准芯片的缺陷检测结果为待确定缺陷图形数据信号。
6.根据权利要求5所述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其特征在于,将所述曝光后的基准芯片的缺陷检测结果与所述曝光后的非基准芯片的缺陷检测结果进行比对,具体为:
将所述曝光后的基准芯片的零缺陷图形数据信号与所述曝光后的非基准芯片的待确定缺陷图形数据信号进行比对,确定按照光刻能量与焦距的矩阵分布排列的所述非基准芯片的缺陷位置。
7.根据权利要求1-6任一项所述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其特征在于,所述基准芯片位于所述晶圆的中间位置,所述非基准芯片位于所述基准芯片的周围。
8.根据权利要求7所述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其特征在于,所述基准芯片为2~10个。
9.根据权利要求7所述的准确和定量的缺陷检测确认光刻工艺窗口的方法,其特征在于,所述基准芯片的上面和下面的非基准芯片之和不少于3个,且所述基准芯片的左面和右面的非基准芯片之和不少于3个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310264809.0A CN103345124B (zh) | 2013-06-27 | 2013-06-27 | 一种准确和定量的缺陷检测确认光刻工艺窗口的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310264809.0A CN103345124B (zh) | 2013-06-27 | 2013-06-27 | 一种准确和定量的缺陷检测确认光刻工艺窗口的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103345124A true CN103345124A (zh) | 2013-10-09 |
CN103345124B CN103345124B (zh) | 2016-08-10 |
Family
ID=49279933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310264809.0A Active CN103345124B (zh) | 2013-06-27 | 2013-06-27 | 一种准确和定量的缺陷检测确认光刻工艺窗口的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103345124B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024665A (zh) * | 2016-05-30 | 2016-10-12 | 上海华力微电子有限公司 | 一种曝光条件检测方法及系统 |
CN110632829A (zh) * | 2019-10-31 | 2019-12-31 | 上海华力集成电路制造有限公司 | 光刻工艺方法 |
CN110945636A (zh) * | 2017-07-25 | 2020-03-31 | 科磊股份有限公司 | 用于高效工艺窗口探索的混合检验系统 |
CN111480119A (zh) * | 2017-12-14 | 2020-07-31 | Asml荷兰有限公司 | 用于控制制造设备的方法以及相关联的设备 |
CN111801623A (zh) * | 2018-02-23 | 2020-10-20 | Asml荷兰有限公司 | 受引导的图案化装置的检查 |
CN112269304A (zh) * | 2020-12-28 | 2021-01-26 | 晶芯成(北京)科技有限公司 | 一种曝光位置的确定方法及系统 |
CN112685889A (zh) * | 2020-12-24 | 2021-04-20 | 武汉大学 | 用于检测系统缺陷的简化测试结构设计方法 |
WO2022068262A1 (zh) * | 2020-09-29 | 2022-04-07 | 长鑫存储技术有限公司 | 半导体制作工艺的检测方法 |
CN114488704A (zh) * | 2021-12-15 | 2022-05-13 | 惠州市金百泽电路科技有限公司 | 一种基于dmd的光刻机图形拼接误差的检测与修正方法 |
CN114509921A (zh) * | 2022-01-13 | 2022-05-17 | 华中科技大学 | 一种光刻缺陷衍射光强差分检测方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1910516A (zh) * | 2004-01-29 | 2007-02-07 | 克拉-坦科技术股份有限公司 | 用于检测标线设计数据中的缺陷的计算机实现方法 |
-
2013
- 2013-06-27 CN CN201310264809.0A patent/CN103345124B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1910516A (zh) * | 2004-01-29 | 2007-02-07 | 克拉-坦科技术股份有限公司 | 用于检测标线设计数据中的缺陷的计算机实现方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024665A (zh) * | 2016-05-30 | 2016-10-12 | 上海华力微电子有限公司 | 一种曝光条件检测方法及系统 |
CN106024665B (zh) * | 2016-05-30 | 2019-01-18 | 上海华力微电子有限公司 | 一种曝光条件检测方法及系统 |
CN110945636B (zh) * | 2017-07-25 | 2021-05-25 | 科磊股份有限公司 | 用于高效工艺窗口探索的混合检验系统 |
CN110945636A (zh) * | 2017-07-25 | 2020-03-31 | 科磊股份有限公司 | 用于高效工艺窗口探索的混合检验系统 |
CN111480119A (zh) * | 2017-12-14 | 2020-07-31 | Asml荷兰有限公司 | 用于控制制造设备的方法以及相关联的设备 |
CN111480119B (zh) * | 2017-12-14 | 2022-08-30 | Asml荷兰有限公司 | 用于控制制造设备的方法以及相关联的设备 |
CN111801623A (zh) * | 2018-02-23 | 2020-10-20 | Asml荷兰有限公司 | 受引导的图案化装置的检查 |
CN111801623B (zh) * | 2018-02-23 | 2023-10-13 | Asml荷兰有限公司 | 受引导的图案化装置的检查 |
CN110632829A (zh) * | 2019-10-31 | 2019-12-31 | 上海华力集成电路制造有限公司 | 光刻工艺方法 |
CN114326313B (zh) * | 2020-09-29 | 2024-01-23 | 长鑫存储技术有限公司 | 同时监测多种照明条件的方法 |
WO2022068262A1 (zh) * | 2020-09-29 | 2022-04-07 | 长鑫存储技术有限公司 | 半导体制作工艺的检测方法 |
CN114326313A (zh) * | 2020-09-29 | 2022-04-12 | 长鑫存储技术有限公司 | 同时监测多种照明条件的方法 |
CN112685889A (zh) * | 2020-12-24 | 2021-04-20 | 武汉大学 | 用于检测系统缺陷的简化测试结构设计方法 |
CN112269304B (zh) * | 2020-12-28 | 2021-04-27 | 晶芯成(北京)科技有限公司 | 一种曝光位置的确定方法及系统 |
CN112269304A (zh) * | 2020-12-28 | 2021-01-26 | 晶芯成(北京)科技有限公司 | 一种曝光位置的确定方法及系统 |
CN114488704A (zh) * | 2021-12-15 | 2022-05-13 | 惠州市金百泽电路科技有限公司 | 一种基于dmd的光刻机图形拼接误差的检测与修正方法 |
CN114488704B (zh) * | 2021-12-15 | 2024-04-02 | 惠州市金百泽电路科技有限公司 | 一种基于dmd的光刻机图形拼接误差的检测与修正方法 |
CN114509921A (zh) * | 2022-01-13 | 2022-05-17 | 华中科技大学 | 一种光刻缺陷衍射光强差分检测方法 |
CN114509921B (zh) * | 2022-01-13 | 2023-06-16 | 华中科技大学 | 一种光刻缺陷衍射光强差分检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103345124B (zh) | 2016-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103345124A (zh) | 一种准确和定量的缺陷检测确认光刻工艺窗口的方法 | |
US10996558B2 (en) | Multiple-mask multiple-exposure lithography and masks | |
CN109828440B (zh) | 基于衍射的套刻标识以及套刻误差测量方法 | |
US9390494B2 (en) | Delta die intensity map measurement | |
US20120167021A1 (en) | Cell Layout for Multiple Patterning Technology | |
CN103792785B (zh) | 一种对具有低图像对比度的图形进行光学邻近修正的方法 | |
US20220357652A1 (en) | Multiple-mask multiple-exposure lithography and masks | |
CN1862385A (zh) | 使用测试特征检测光刻工艺中的焦点变化的系统和方法 | |
US20110024924A1 (en) | Method and structure of stacking scatterometry-based overlay or cd marks for mark footprint reduction | |
CN101086613A (zh) | 中间掩模、半导体芯片及半导体装置的制造方法 | |
CN102436149A (zh) | 确定光刻工艺窗口的方法 | |
CN102540749B (zh) | 一种光刻方法 | |
CN110632827A (zh) | 确定光刻工艺窗口的方法 | |
CN103676464A (zh) | 建模用光刻图形及其量测方法 | |
WO2021164608A1 (zh) | 应用于半导体光刻工艺中的掩膜版及光刻工艺方法 | |
JP2004317975A (ja) | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 | |
KR100870316B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 제조 방법 | |
CN203787419U (zh) | 一种用于检测对准偏差的测试结构 | |
KR20100020300A (ko) | 반도체 웨이퍼용 마스크 | |
CN101982880A (zh) | 一种套准测量图形 | |
CN104375378B (zh) | 光掩模制造方法 | |
US9217917B2 (en) | Three-direction alignment mark | |
US10331036B2 (en) | Exposure mask, exposure apparatus and method for calibrating an exposure apparatus | |
Whittey et al. | Photomask film degradation effects in the wafer fab: how to detect and monitor over time | |
JPS594019A (ja) | パタ−ン比較検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |