CN103295731B - 层叠型电子元件以及层叠型电子元件的制造方法 - Google Patents

Abstract

本发明涉及层叠型电子元件以及层叠型电子元件的制造方法。层叠型电子元件具备：第一磁性体部、层叠在上述第一磁性体部的低磁导率部、层叠在上述低磁导率部上的第二磁性体部、配置在上述低磁导率部内的、至少一个环状或者螺旋状的线圈、和在上述低磁导率部内用于连接上述第一磁性体部和上述第二磁性体部，贯通上述线圈的内侧地配置的多个柱状磁性体部。

Description

层叠型电子元件以及层叠型电子元件的制造方法

技术领域

本发明涉及内部具有线圈的层叠型电子元件及其制造方法。

背景技术

以往，共模扼流圈等电子元件一般是对由铁素体等构成的芯施以绕线而成的元件。然而，在线圈元件中，小型化也成为重要的课题，近来，利用陶瓷层叠技术而制造出的、在内部具有线圈的层叠型电子元件被广泛使用。作为这样的层叠型电子元件的一个例子，在专利文献1（日本特开2005-268455号公报）公开有共模扼流圈。图7是表示以往的共模扼流圈200的构成的分解立体图。

共模扼流圈200由在第一磁性体部101上层叠有低磁导率部102、并在低磁导率部102上层叠有第二磁性体部103的构造构成。

第一磁性体部101由层叠有多个磁性体片101a的构造构成。

低磁导率部102由将多个低磁导率片102a、和在层叠方向上相邻的两枚低磁导率片102a之间分别夹设一枚的螺旋状的线圈导体104a、104b、104c、104d层叠而成的构造构成。各低磁导率片102a形成有在层叠方向上贯通的矩形的孔102b。孔102b在磁性体片102a上形成在与线圈导体104a～104d的内侧对应的部分。另外，低磁导率片102a的规定的低磁导率片102a的规定的部分形成有将表面背面间电连接的通孔导体108a、108b。

在低磁导率部102的内部，线圈导体104a和104b经由通孔导体108a而连接，形成第一线圈105a。另外，线圈导体104c和104d经由通孔导体108b而连接，形成第二线圈105b。而且，第一线圈105a和第二线圈105b相互电磁耦合而构成共模扼流圈。

第二磁性体部103由层叠有多个磁性体片103a的构造构成。

在共模扼流圈200的表面形成有外部电极106a、106b、106c、106d。外部电极106a与线圈导体104a的一端连接，外部电极106b与线圈导体104b的一端连接，外部电极106c与线圈导体104c的一端连接，外部电极106d与线圈导体104d的一端连接。

由上述结构构成的共模扼流圈200例如经由以下工序制造而成。首先，准备未烧制的磁性体片101a、低磁导率片102a和磁性体片103a。其中，低磁导率片102a上预先形成有孔102b、通孔导体108a、108b以及线圈导体104a～104d。这样的磁性体片101a、低磁导率片102a和磁性体片103a被分别在以规定的顺序层叠了规定的枚数后又被压接。将这样形成的层叠体以规定的轮廓烧制。然后，对烧制而成的层叠体的表面烧接导电膏等从而形成外部电极106a～106d。如以上那样制造共模扼流圈200。

此外，在对磁性体片101a、低磁导率片102a和磁性体片103a进行层叠、压接形成层叠体时，下侧的磁性体片101a和上侧的磁性体片103a由于压力而进入到形成在低磁导率片102a的孔102b的内部。而且，在孔102b的内部，成为下侧的磁性体片101a和上侧的磁性体片103a连接的状态。即，共模扼流圈200成为第一磁性体部101和第二磁性体部103以柱状贯通存在于两者间的低磁导率部102方式连接的构造，并且成为在贯通该低磁导率部102的柱状的磁性体的周围分别配置有线圈导体104a～104d的构造。

然而，在专利文献1所公开的共模扼流圈200中，若进入到低磁导率片102a的孔102b中的下侧的磁性体片101a和上侧的磁性体片103a的量不足，则存在有时两者没有连接的问题。即，在该情况下，存在共模扼流圈200未成为第一磁性体部101和第二磁性体部103以贯通存在于两者间的低磁导率部102的方式连接的构造，而成为不合格产品的问题。

作为解决该问题的方法，可考虑向低磁导率片102a的孔102b的内部预先填充磁性体的方法。这种方法例如在专利文献2（日本特开2000-321341号公报）中公开。具体地说，向形成在低磁导率片（非磁性体片）的孔中预先填充磁性体。然后，向沿层叠方向上相邻的两个低磁导率片间插入线圈导体（线圈图案）。多个下侧的磁性体片、夹有线圈导体的多个低磁导率片、多个上侧的磁性体片被层叠并被压接。并对这样形成的层叠体进行烧制，其结果，在层叠体内部形成线圈。

当制造专利文献2所公开的线圈时，为了向形成在低磁导率片的孔中填充磁性体，例如采用下面的方法即可。

首先，为了用于加工，准备多个保持片。

接下来，在各保持片上以恒定的厚度涂敷低磁导率浆料，换句话说填充低磁导率材料、粘合剂以及溶剂混匀而成的材料，由此形成多个低磁导率片。

接下来，向各保持片上的低磁导率片按压框状的刀刃进行分离。然后，仅挖空刀刃的内侧的低磁导率片部分。由此，在各低磁导率片上形成孔。另外，对一部分的低磁导率片还形成通孔导体用的孔。

接下来，向形成在各低磁导率片上的孔的内部填充磁性体浆料，换句话说，填充磁性体材料、粘合剂以及溶剂混匀而成的材料。具体地说，从低磁导率片的一方的主面侧起向形成于该低磁导率片的孔以及孔周边涂敷磁性体浆料，由此填充磁性体浆料。

另外，在上述的通孔导体用的孔的内部填充有导电性膏。

接下来，在多个低磁导率片的规定的低磁导率片的表面通过印刷导电性膏而形成规定形状的线圈导体。此外，线圈导体也可以在低磁导率片上形成孔前被形成。

最后，从各保持片剥离填充了磁性体的低磁导率片。

使用经这样的工序而得的低磁导率片制造而成的线圈成为：第一磁性体部和第二磁性体部通过贯通低磁导率部而形成的柱状的磁性体而被可靠地连接的构造。

专利文献1：日本特开2005-268455号公报

专利文献2：日本特开2000-321341号公报

然而，通常，希望电子被元件进一步提高生产性。例如，在上述专利文献2所公开的制法中，将向孔内填充了磁性体的低磁导率片从保持片剥离的工序中，若孔的开口面积若大，则存在磁性体会从孔脱落的问题。换句话说，存在特意填充的磁性体残留在保持片的表面，而孔成为空洞的低磁导率片被从保持片剥离的问题。形成在低磁导率片的孔的剖面面积越大，则该问题表现得越显著，磁性体从孔脱落的频率越高。使用这样的低磁导率片，无法制造合格的线圈。如这样，在以往的制法中，存在无法得到高生产性的问题。

发明内容

因此，本发明的目的在于提供一种能够提高生产性的层叠型电子元件及其制造方法。

本发明的一方面是为了解决上述的问题而做出的，被用于层叠型电子元件。层叠型电子元件具备：第一磁性体部、层叠在第一磁性体部上的低磁导率部、层叠在低磁导率部上的第二磁性体部、配置在低磁导率部内的至少一个环状或者螺旋状的线圈、在低磁导率部内连接第一磁性体部和第二磁性体部而贯通线圈的内侧地配置的多个柱状磁性体部。

另外，本发明的其他发明是为了解决上述的问题，被用于层叠型电子元件的制造方法。该制造方法具备：准备多个磁性体片的工序、准备多个低磁导率片的工序、在低磁导率片上形成贯通低磁导率片的多个孔的工序、向多个孔填充磁性体的工序、在多个低磁导率片中的规定的低磁导率片的表面形成环状或者螺旋状的线圈导体的工序、层叠由规定的张数构成的磁性体片而形成第一磁性体部的工序、在第一磁性体部上将孔中填充有上述磁性体，在规定的磁性体片的表面形成线圈导体的多个低磁导率片按规定的顺序层叠，形成低磁导率部的工序、在低磁导率部上层叠由规定的枚数构成的磁性体片，形成第二磁性体部的工序、对由第一磁性体部、低磁导率部、第二磁性体部构成的层叠体进行烧制的工序。

附图说明

图1是表示一实施方式的共模扼流圈的分解立体图。

图2A是表示图1的共模扼流圈100的制造方法的最初工序的剖视图。

图2B是表示图2A的后续工序的剖视图。

图2C是表示图2B的后续工序的剖视图。

图3D是表示图2C的后续的剖视图。

图3E是表示图3D的后续工序的剖视图。

图3F是表示图3E的后续工序的剖视图。

图4G是表示图3F的后续工序的剖视图。

图5H是表示图4G的后续工序的剖视图。

图5I是表示图5H的后续工序的剖视图。

图6A是表示在图1所示的共模扼流圈的制造方法中，从保持片剥离低磁导率片的工序的俯视图。

图6B是表示图6A的变形例的俯视图。

图7是表示以往的共模扼流圈的分解立体图。

具体实施方式

以下，对实施本发明的实施方式与附图一起进行说明。

图1是表示本实施方式的共模扼流圈100的分解立体图。

共模扼流圈100由在第一磁性体部1上层叠有低磁导率部2，并在低磁导率部2上层叠有第二磁性体部3的构造构成。其中，低磁导率部2以比第一磁性体部1和第二磁性体部3、以及后述的贯通磁性体7a、7b、7c的磁导率低的材质形成，但材质可以是磁性体也可以是非磁性体。例如，也可以对低磁导率部2使用磁导率比第一磁性体部1低的相同组成系的磁性体材料。

第一磁性体部1由层叠有多个磁性体片1a的构造构成。此外，如后述那样，本实施方式的共模扼流圈100由于层叠体是被一体烧制而成的，因此在第一磁性体部1内部，存在磁性体片1a彼此的界面消失的情况。作为第一磁性体部1的材质，例如能够使用Ni-Cu-Zn系铁素体、Mn-Zn系铁素体、六方晶铁素体等。

低磁导率部2由层叠有多个低磁导率片2a的构造构成。在此，在层叠方向上相邻的两个低磁导率片2a之间存在夹有螺旋状的线圈导体的情况。在图1中分别夹有螺旋状的线圈导体4a～4d。在各低磁导率片2a形成有横断面为圆形的贯通磁性体7a、7b、7c。这些贯通磁性体7a～7c在层叠方向贯通各低磁导率片2a。贯通磁性体7a～7c在磁性体片2a的主面形成在与线圈导体4a～4d的内侧对应的部分。此外，在本实施方式中，根据制造方法的情况，贯通磁性体7a～7c通过形成在各低磁导率片2a的上侧的主面上的膜状磁性体7d而连接。另外，一部分低磁导率片2a在规定的部分形成有将表面背面间电连接的通孔导体8a、8b。

另外，多个低磁导率片2a被层叠，形成于各低磁导率片2a的贯通磁性体7a被层叠而形成一个柱状磁性体部，贯通磁性体7b被层叠而形成另一个柱状磁性体部，贯通磁性体7c被层叠而形成又一个柱状磁性体部，合计形成3个柱状磁性体部。

低磁导率部2的材质例如能够使用磁导率几乎为1的玻璃陶瓷那样的非磁性体、磁导率为1～10左右的NiーCu-Zn系铁素体、非磁性铁素体等。另外，贯通磁性体7a、7b、7c的材质能够使用与上述的第一磁性体部相同的材质。而且，线圈导体4a～4d、通孔导体8a、8b的材质例如能够使用Cu、Pd、Al、Ag等金属、含有这些金属的至少一种的合金。此外，如后述那样，本实施方式的共模扼流圈100由于层叠体被一体烧制而成，所以在低磁导率部2内部，存在低磁导率片2a彼此的界面、或贯通磁性体7a彼此、贯通磁性体7b彼此或者贯通磁性体7c彼此的界面消失的情况。

在低磁导率部2的内部，线圈导体4a和线圈导体4b经由通孔导体8a连接，从而形成第一线圈5a。另外，线圈导体4c和线圈导体4d经由通孔导体8b连接，从而形成第二线圈5b。而且，第一线圈5a和第二线圈5b相互电磁耦合而构成共模扼流圈。第二磁性体部3由层叠多个磁性体片3a的构造构成。第二磁性体部3的材质能够使用与第一磁性体部1的材质相同的材质。此外，本实施方式的共模扼流圈100是如后述那样，将层叠体一体烧制而成的，因此在第二磁性体部3内部，存在磁性体片3a彼此的界面消失的情况。

共模扼流圈100的表面上形成有外部电极6a、6b、6c、6d。外部电极6a与线圈导体4a的一端连接，外部电极6b与线圈导体4b的一端连接，外部电极6c与线圈导体4c的一端连接，外部电极6d与线圈导体4d的一端连接。外部电极6a、6b、6c、6d的材质例如能够使用Cu、Pd、Al、Ag等金属或含有这些金属的至少一种的合金。

在本实施方式的共模扼流圈100中，在低磁导率部2的内部形成3个柱状磁性体部，也就是说形成贯通磁性体7层叠而成的部件、贯通磁性体7b层叠而成的部件以及贯通磁性体7c层叠而成的部件，它们将第一磁性体部1和第二磁性体部3连接。各柱状磁性体部的横截面虽小，但通过将3个加在一起，而具有与以往技术同样的剖面面积。由此，能够得到与以往技术同样的电特性。

接下来，参照图2A～图5I，对本实施方式的共模扼流圈100的制造方法的一个例子进行说明。

首先，如图2A所示，准备由用于加工中使用的PET（聚对苯二甲酸乙二醇酯）等构成的保持片9a。在该保持片9a上制作磁性体浆料被以规定的厚度涂敷，多个磁性体片1a或者3a被配置成矩阵状的、母磁性体片1A（3A）。此外，在图2A中，将母磁性体片1A（3A）的相邻接的磁性体片1a（3a）彼此的边界以点划线表示。另外，磁性体浆料例如通过刮刀法进行涂敷。上述那样的母磁性体片1A（3A）根据需要被制成多个。

另外，如图2B所示，准备由用于加工中使用的PET等构成的保持片9b，在保持片9b上制作低磁导率浆料被以规定的厚度涂敷，多个低磁导率片2a被配置成矩阵状的母低磁导率片2A。此外，在图2B中，母低磁导率片2A的相邻的低磁导率片2a的边界以虚线表示（在以下的图中也是相同）。低磁导率浆料例如通过刮刀法进行涂敷。上述那样的母低磁导率片2A根据需要被制成多个。

接下来，如图2C所示，在母低磁导率片2A的各低磁导率片2a上形成用于形成贯通磁性体7a～7c的3个孔7a’～7c’。此外，在图2C中，示出与图1的低磁导率片2a的虚线箭头x-x部分相当的部分的剖面，因此仅示出孔7a’，没有示出孔7b’、7c’。孔7a’～7c’例如是通过向保持片9b上形成的各低磁导率片2a上按压环状的刀片，接着进行分离，仅挖空刀片内侧的低磁导率片部分而形成。

另外，虽未图示，但在一部分母低磁导率片2A所形成的各低磁导率片2a上形成用于形成通孔导体8a或者8b的孔8a’、8b’。孔8a’、8b’例如通过照射激光而形成。

接下来，如图3D所示，向母低磁导率片2A的各低磁导率片2a所形成的3个孔7a’～7c’内，填充磁性体浆料，由此形成贯通磁性体7a～7c。磁性体浆料例如通过丝网印刷法进行填充。

此外，在本实施方式中，此时，在各低磁导率片2a的上侧的主面上的包含孔7a～7c的区域形成圆形的膜状磁性体7d。膜状磁性体7d与贯通磁性体7a～7c的每一个连接。此外，膜状磁性体7d在本实施方式中不是必要的构成，也可以仅向孔7a’～7c’内供给磁性体浆料。此外，在图3D中，示出了与图1中的低磁导率片2a的点划线箭头x-x部分相当的部分的剖面，所以仅示出贯通磁性体7a，而没有示出贯通磁性体7b、7c。

另外，虽未图示，但向形成在一部分的母低磁导率片2A所形成的孔8a’或者8b’的内部填充导电性膏，由此，形成通孔导体8a或者8b。导电性膏例如通过丝网印刷法填充。

接下来，如图3E所示，在一部分母低磁导率片2A的各低磁导率片2a上形成线圈导体4a～4d中的任意一个。线圈导体4a～4d例如通过将导电性膏丝网印刷成所希望的形状而形成。此外，线圈导体4a～4d具有相互不同的形状。

接下来，虽未图示，但从保持片9a剥离母磁性体片1A以及3A。

另外，如图3F所示，从保持片9b剥离母低磁导率片2A。另外参照图6A的俯视图来说明将母低磁导率片2A从保持片9b上剥离的工序。其中，在图6A中，示出母低磁导率片2A中的一个低磁导率片2a部分，因此在以下的说明中，将低磁导率片2a作为一个单位进行说明。

如图6A所示，若将低磁导率片2a从保持片9b向箭头D方向剥离，则首先，开始剥离贯通磁性体7c。接着，在贯通磁性体7c被剥离的中途，开始剥离贯通磁性体7a。接着，在贯通磁性体7c被完全剥离后，并且在贯通磁性体7a被剥离的中途，开始剥离贯通磁性体7b。这样，优选贯通磁性体7a～7c错开时间地依次被剥离。在剥离存在贯通磁性体7a～7c的部分（存在孔的部分）时，对低磁导率片2a施加不稳定的拉伸力，因此若同时进行剥离，则低磁导率片2a容易破损。然而，如果将贯通磁性体7a～7c错开时间地依次剥离，则能够防止低磁导率片2a的破损。

此外，如图6B所示，也可以将贯通磁性体7a～7c的形成位置变更为与图6A的例子不同的位置。在图6B的例子中，以在贯通磁性体7c被完全剥离后开始进行贯通磁性体7a的剥离，并在贯通磁性体7a被完全剥离后开始进行贯通磁性体7b的剥离的方式来形成贯通磁性体7a～7c。根据该构成，能够进一步提高防止低磁导率片2a的破损的效果。

这样，低磁导率片2a，也就是母低磁导率片2A从保持片9b被剥离，但在本实施方式中，形成在低磁导率部2内的柱状磁性体部被分为多个，所以各个横截面积变小。由此，形成在低磁导率片2a的各贯通磁性体7a～7c的面积也变小，在将低磁导率片2a从保持片9b上剥离时，贯通磁性体7a～7c难以残留在保持片9b上，从而减少从低磁导率片2a脱落。

接下来，如图4G所示，层叠多张母磁性体片1A、多张母低磁导率片2A和多张母磁性体片3A。

接下来，如图5H所示，所层叠的母磁性体片1A、母低磁导率片2A以及母磁性体片3A通过压接而被一体化，其结果，形成了未烧制的母层叠体10A。

接下来，虽未图示，但未烧制的母层叠体10A被以规定的轮廓烧制，来制作烧制完成的母层叠体10A。

接下来，如图5I所示，烧制完成的母层叠体10A被分成各个层叠体10。此外，对各个层叠体的分割也可以在上述的烧制之前进行。

最后，虽未图示，但在所分割的层叠体10的表面形成外部电极6a～6d，其结果，完成共模扼流圈100。外部电极6a～6d例如通过将导电性膏涂敷为所希望的形状并进行烧接而形成。

以上，对本实施方式的共模扼流圈100的构造、以及制造方法的一个例子进行了说明。然而，本发明并不限于上述的内容，根据发明的主旨，能够进行各种变更。

例如，本层叠型电子元件不限于共模扼流圈，也可以是其他种类的线圈元件、或者在内部包含线圈的其他种类的电子元件。另外，并不限定于如共模扼流圈那样是具有两个线圈的部件，也可以是具备一个线圈、或者三个以上线圈的部件。

另外，在低磁导率部的内部形成的柱状磁性体的个数不限于三个，也可以是两个、或者四个以上。

并且，在低磁导率部的内部形成的柱状磁性体的横截面的形状不限于圆形，也可以是矩形、或者其他多边形。

[实验例]

为了确认本发明的层叠型电子元件具有与以往技术同样的电特性、并且、即使在多个柱状磁性体部中的一个为非贯通的情况下，也比原本柱状磁性体部是一个层叠型电子元件的柱状磁性体部为非贯通的情况的电特性的恶化小，发明者进行了下述的实验。

作为实施例，准备了上述的实施方式的共模扼流圈100。此外，共模扼流圈100所具备的3个柱状磁性体部、也就是说贯通磁性体7a层叠而成的部件，贯通磁性体7b层叠而成的部件以及贯通磁性体7c层叠而成的部件的直径分别为0.065mm。

另外，作为比较例，准备了在低磁导率部2的内部具备一个柱状磁性体部的共模扼流圈。柱状磁性体部的横截面为0.12mm×0.10mm。除此以外，实施例与比较例之间没有不同。更具体地说，其他部分的构成与实施例相同，另外制造方法也与实施例相同。

实施例的3个柱状磁性体部的横截面积的合计为0.01mm²，比较例的柱状磁性体部的横截面积为0.012mm²，两者几乎相等。

发明人在实施例以及比较例中，通过阻抗分析器来测量100MHz下的共模阻抗（Ω）。其结果，如表1所示，实施例为160Ω，比较例为180Ω，两者的电特性几乎相同。

[表1]

表1

※在3个柱状磁性体部中的一个为非贯通的情况

接下来，发明人通过使用了电磁场仿真器的仿真，在实施例中测量了3个柱状磁性体部中的一个为非贯通的情况、和在实施例中柱状磁性体部为非贯通的情况下的100MHz的共模阻抗（Ω）。

其结果如表1所示，实施例为130Ω，比较例为85Ω。柱状磁性体部为非贯通时的比较例的变化率为-53%，相对于此，柱状磁性体部中的一个为非贯通时的实施例的变化率为ー19%，可以说实施例相对于比较例，柱状磁性体部为非贯通时的牢固性高。

Claims (6)

1.一种层叠型电子元件，其中，具备：

第一磁性体部；

低磁导率部，其层叠在所述第一磁性体部上，包括层叠的多个低磁导率片；

层叠在所述低磁导率部上的第二磁性体部；

配置在所述低磁导率部内的、至少一个环状或者螺旋状的线圈；

多个柱状磁性体部，它们在所述低磁导率部内，将所述第一磁性体部与所述第二磁性体部连接，并贯通所述线圈的内侧地配置，所述多个柱状磁性体部包括多个贯通磁性体，所述多个贯通磁性体分别贯通相邻的低磁导率片；以及

多个膜状磁性体部，它们分别夹设在相邻的两个贯通磁性体之间，与贯通磁性体直接接触。

2.根据权利要求1所述的层叠型电子元件，其中，

所述线圈由一对线圈构成，该一对线圈相互电磁耦合而构成共模扼流圈。

3.根据权利要求1或者2所述的层叠型电子元件，其中，

所述柱状磁性体部的横截面为圆形。

4.一种层叠型电子元件的制造方法，其中，包括：

准备多个磁性体片的工序；

准备多个低磁导率片的工序；

在所述低磁导率片上形成贯通该低磁导率片的多个孔的工序；

向所述多个孔中填充磁性体的工序；

在所述多个低磁导率片中的规定的低磁导率片的表面形成环状或者螺旋状的线圈导体的工序；

层叠由规定枚数构成的所述磁性体片，形成第一磁性体部的工序；

在所述第一磁性体部上，将所述孔中被填充所述磁性体而在规定的磁性体片的表面形成了所述线圈导体的所述多个低磁导率片按规定的顺序层叠，形成低磁导率部的工序；

在所述低磁导率部上层叠由规定枚数构成的所述磁性体片，形成第二磁性体部的工序；以及

对由所述第一磁性体部、所述低磁导率部以及所述第二磁性体部构成层叠体进行烧制的工序。

5.根据权利要求4所述的层叠型电子元件的制造方法，其中，

向所述多个孔中填充磁性体的工序在保持片上粘贴所述低磁导率片后被进行，在填充所述磁性体后，所述保持片从所述低磁导率片被剥离。

6.根据权利要求5所述的层叠型电子元件的制造方法，其中，

在所述低磁导率片从所述保持片的剥离过程中，在所述低磁导率片中存在填充有所述磁性体的所述多个孔的部分错开时间地依次被剥离。