CN103280444A - 增强型Flash的多芯片的封装芯片、同步方法和封装方法 - Google Patents

增强型Flash的多芯片的封装芯片、同步方法和封装方法 Download PDF

Info

Publication number
CN103280444A
CN103280444A CN2013101218254A CN201310121825A CN103280444A CN 103280444 A CN103280444 A CN 103280444A CN 2013101218254 A CN2013101218254 A CN 2013101218254A CN 201310121825 A CN201310121825 A CN 201310121825A CN 103280444 A CN103280444 A CN 103280444A
Authority
CN
China
Prior art keywords
chip
rpmc
pin
spi flash
shared pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101218254A
Other languages
English (en)
Other versions
CN103280444B (zh
Inventor
胡洪
舒清明
张赛
张建军
刘江
潘荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201310121825.4A priority Critical patent/CN103280444B/zh
Publication of CN103280444A publication Critical patent/CN103280444A/zh
Application granted granted Critical
Publication of CN103280444B publication Critical patent/CN103280444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

本发明提供了一种增强型Flash的多芯片封装芯片、同步方法和封装方法。本发明的芯片，包括：封装有SPI FLASH芯片和RPMC芯片；所述SPI FLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态。本发明提供一种增强型Flash的多芯片的封装芯片的同步方法，以及提供一种增强型Flash的多芯片的封装方法，本发明的实施例中封装后的芯片，由于采用两个可独立设计的SPI FLASH芯片和RPMC芯片，可根据各类电子产品的应用功能的范围变化调整每个芯片的结构和功能；另外，封装后的芯片的内部，两个芯片之间的各自的I/O内部引脚可用于为对方指示自身是否挂起的状态。

Description

增强型Flash的多芯片的封装芯片、同步方法和封装方法
技术领域
本发明涉及半导体领域，特别是涉及一种增强型Flash的多芯片封装芯片、同步方法和封装方法。
背景技术
含有应答保护单调计算器（Replay Protection Monotonic Counter，RPMC）的增强型Flash是Intel公司将主推的基本输入输出系统（Basic Input-OutputSystem，BIOS）芯片。它包含一个大容量的SPI FLASH功能和RPMC功能。其中，SPI FLASH的容量可以为8M、16M、32M、64M、128M、256M或者更高，用来存储CPU BIOS的代码和数据；RPMC的功能保证读写数据的机密性和完整性。RPMC功能的器件与其集成的SPI FLASH一起构成了个人计算机（Personal Computer，PC）系统中BIOS的硬件平台。
目前，在设计具有RPMC功能的芯片时，设计者通常会把大容量SPIFLASH和RPMC功能集成在一个芯片上，即RPMC和SPI FLASH一起设计。
但是，这种设计的产品存在以下缺点：
随着各类电子产品的应用功能的范围变化增加，这种集成的具有SPIFLASH功能和RPMC功能的整体芯片，不便于调整其中的SPI FLASH功能或RPMC功能及其二者的同步功能。
发明内容
本发明所要解决的技术问题是提供一种增强型Flash的多芯片封装芯片、同步方法和封装方法。
本发明提供一种增强型Flash的多芯片的封装芯片，包括：封装有SPIFLASH芯片和RPMC芯片；
所述SPI FLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态。
本发明提供一种增强型Flash的多芯片的封装芯片的同步方法，在所述封装的芯片内，封装有SPI FLASH芯片和RPMC芯片；所述SPI FLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态；
所述方法包括以下步骤：
其中一个芯片在第一状态下，接收到挂起指令后，将自身的所述第一状态设置为挂起状态，并通过所述I/O内部引脚通知另一个芯片；
所述另一个芯片在第二状态下，通过所述I/O内部引脚接收到对方芯片挂起状态的通知，通过执行挂起命令实现与对方芯片同步。
本发明提供一种增强型Flash的多芯片的封装方法，包括：
将所述SPI FLASH芯片和所述RPMC芯片的芯片间的I/O内部引脚互联后封装成一体；其中，所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态。
与现有技术相比，本发明包括以下优点：本发明的实施例中封装后的芯片，由于采用两个可独立设计的SPI FLASH芯片和RPMC芯片，且建立了芯片间的内部I/O引脚的连接，可根据各类电子产品的应用功能的范围变化调整每个芯片的结构和功能；另外，封装后的芯片的内部，两个芯片之间的各自的I/O内部引脚可用于为对方指示是否挂起的状态。
附图说明
图1是实施例中封装后的芯片内的两个芯片用于同步状态的引脚连接的示意图；
图2是实施例中封装后的芯片内的两个芯片叠放的引线连接示意图；
图3是实施例中封装后的芯片的同步控制的流程图；
图4是实施例中芯片封装的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明的实施例示出了本发明一种增强型Flash的多芯片的封装芯片，包括：封装有SPI FLASH芯片和RPMC芯片；
所述SPI FLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态。
本发明的实施例中封装后的芯片，由于采用两个可独立设计的SPIFLASH芯片和RPMC芯片，且建立了芯片间的内部I/O引脚的连接，可根据各类电子产品的应用功能的范围变化调整每个芯片的结构和功能；另外，封装后的芯片的内部，两个芯片之间的各自的I/O内部引脚可用于为对方指示是否挂起的状态。
参见图1，图1是本发明的实施例中的一种优选实现方式，在该实现方式中，所述SPI FLASH芯片和所述RPMC芯片各自的suspend引脚作为所述内部I/O引脚；
其中，每个芯片的suspend引脚用于为对方芯片提供自身是否挂起的状态。例如，设置为1，表示挂起，设置为0，表示没有挂起。
优选地，在图1中，除了芯片间的内部I/O引脚外，SPI FLASH芯片和所述RPMC芯片之间具有相互连接的用于控制、接受指令和输出结果的共享引脚；
这些共享引脚包括：CSB、SCLK、SI、WPB、HOLDB和SO引脚；其中，CSB引脚用于传输片选信号，SCLK引脚用于传输时钟信号，SI引脚用于传输数据、指令等信号，WPB引脚用于实现写保护，HOLDB引脚用于在芯片被选中时，可以使芯片暂停接收外部指令。
所述SPI FLASH芯片和所述RPMC芯片二者均为内部具有用于处理数据的控制器的芯片。
外部指令可以通过所述芯片的外部共享引脚传输到所述SPI FLASH与所述RPMC中，然后通过SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令，并根据判断的结果控制SPI FLASH和RPMC执行相应操作。
此外，所述SPI FLASH芯片或所述RPMC芯片分别具有各自独立的I/O引脚。用于与外部连接的器件传输各类数据信号。
（1）与SPI FLASH相关的外部独立引脚
本发明实施例中，所述SPI FLASH中还包括与SPI FLASH相连的实现SPI FLASH功能的独立IO引脚，所述与SPI FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚（即与SPI FLASH相关的外部独立引脚）上。
例如，图1中的IO_F_0，…，IO_F_0即为所述芯片上与SPI FLASH相关的外部独立接口（即引脚），SPI FLASH中与IO_F_0，…，IO_F_0连接的IO接口即为所述与SPI FLASH相连的独立IO接口。
本发明实施例中，外部指令可以通过所述芯片上与SPI FLASH相关的外部独立引脚传输到所述SPI FLASH中，SPI FLASH的控制器可以判断是否需要SPI FLASH执行所述外部指令，如果需要，则由SPI FLASH按照所述外部指令执行相应操作。
（2）与RPMC相关的外部独立引脚
本发明实施例中，所述RPMC中还包括与RPMC相连的实现RPMC功能的独立IO引脚，所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚（即与RPMC相关的外部独立引脚）上。
例如，图1中的IO_R_0，…，IO_R_0即为所述芯片上与的RPMC相关的外部独立接口（即引脚），RPMC中与IO_R_0，…，IO_R_0连接的IO接口即为所述与RPMC相连的独立IO接口。
本发明实施例中，外部指令可以通过所述芯片上与RPMC相关的外部独立引脚传输到所述RPMC中，RPMC的控制器可以判断是否需要RPMC执行所述外部指令，如果需要，则由RPMC按照所述外部指令执行相应操作。
在上述（1）和（2）中，与SPI FLASH相连的独立IO引脚和与所述RPMC相连的独立IO引脚互不相连。
下面结合图2说明实施例中的两个芯片封装在一起时的引脚连接的关系。在上面的实施例中，说明了两个芯片之间的共享引脚、外部独立引脚、以及芯片间的引脚，下面通过图2说明各个引脚之间封装后的关系。
图2是本发明实施例中的一种增强型Flash的多芯片的封装芯片的封装原理图。
图2中，Package为封装包，Die_a为SPI FLASH，Die_b为RPMC，SPIFLASH的面积大于RPMC的面积。图2中，PAD_0，…，PAD_#，…，PAD_n为芯片的外部共享引脚，这些外部共享引脚用于将两个芯片的独立I/O引脚、以及CSB、SCLK、SI、WPB、HOLDB和SO这类的共享引脚引出。
Pin_a_0，…，Pin_a_#，…，Pin_a_n为SPI FLASH的引脚，其中包括了与RPMC相同的共享引脚、与其它的SPI FLASH相连的实现SPI FLASH功能的独立IO引脚、以及SPI FLASH的内部I/O引脚；如suspend引脚。
Pin_b_0，…，Pin_b_#，…，Pin_b_n为RPMC的引脚，其中包括了与SPI FLASH相同的共享引脚、与RPMC相连的实现RPMC功能的独立IO引脚、以及RPMC的内部I/O引脚，如suspend引脚。其中，#代表0到n之间的任意一个数。
I、外部共享引脚的连接
本发明实施例中，所述SPI FLASH与所述RPMC中的相同的共享引脚互连，并且连接到所述芯片的同一外部共享引脚上，可以包括：
所述SPI FLASH的共享引脚a_x与所述RPMC中的相同的共享引脚b_y互连（SPI FLASH的共享引脚a_x与RPMC的共享引脚b_y的功能相同），并且所述SPI FLASH的共享引脚a_x连接到所述芯片的同一外部共享引脚PAD_z上；
例如，图2中右上角处，Pin_a_0（即a_x，x=0）与Pin_b_#（即b_y，y=#）互连，Pin_a_0连接到芯片的同一外部共享引脚PAD_0（即PAD_z，z=0）上；以及图2中右下角处，Pin_a_#（即a_x，x=#）与RPMC中的相同IO引脚互连，Pin_a_#连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上。上述两种均属于该种外部共享引脚连接的情况。
或者，
所述SPI FLASH的共享引脚a_x与所述RPMC中的相同共享引脚b_y互连，所述RPMC中的相同共享引脚b_y连接到所述芯片的同一外部共享引脚PAD_z上。
例如，图2中，Pin_a_n（即a_x，x=n）与Pin_b_0（即b_y，y=0）互连，Pin_b_0连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上，即属于该种外部共享引脚连接的情况。
其中，所述a表示SPI FLASH的共享引脚，所述x表示SPI FLASH的IO引脚标识，x=0，1，…，n；所述b表示RPMC的共享引脚，所述y表示RPMC的共享引脚标识，y=0，1，…，n；所述PAD表示芯片封装的外部共享引脚，所述z表示芯片封装的共享引脚标识，z=0，1，…，n。
II、芯片间的内部I/O引脚的连接
所述SPI FLASH的内部I/O引脚与所述RPMC芯片连接；所述RPMC芯片的内部I/O引脚与所述SPI FLASH连接，可以包括：所述SPI FLASH的内部I/O引脚a_x连接到所述RPMC的内部I/O引脚b_y。其中，SPI FLASH的内部I/O引脚a_x和RPMC的内部I/O引脚b_y可以表示处理指令的状态位。
例如，图2中Pin_a_#（即a_x，x=#）与RPMC中的内部I/O引脚互连，以及Pin_b_n（即b_y，y=n）与SPI FLASH中的内部I/O引脚互连，上述两种均属于SPI FLASH的内部I/O引脚与RPMC的内部I/O引脚互连的情况。
III、外部独立引脚的连接
（i）所述与SPI FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚上，可以包括：所述SPI FLASH的IO引脚a_x连接到所述芯片的外部独立引脚PAD_z上。
例如，图2中左下角处，与SPI FLASH相连的独立IO引脚a_x连接到所述芯片的外部独立引脚PAD_n（即PAD_z，z=n）上。
（ii）所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚上，可以包括：所述RPMC的IO引脚b_y连接到所述芯片的外部独立引脚PAD_z上。
例如，图2中，与RPMC相连的独立IO引脚Pin_b_#（即b_y，y=#）连接到所述芯片的外部独立引脚PAD_#（即PAD_z，z=#）上。
对于图2中其它引脚的连接，本发明实施例在此不再详细论述。
最后，需要说明的是，图2中SPI FLASH与RPMC是垂直叠加封装的，在所述芯片中，所述SPI FLASH与所述RPMC也可以并排封装，本发明实施例对此并不加以限制。并且，当所述SPI FLASH与所述RPMC垂直叠加封装时：若所述SPI FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述SPI FLASH之上；若所述RPMC的面积大于所述SPI FLASH的面积，则所述SPI FLASH垂直叠放在所述RPMC之上，即图2中也可以是Die_a为RPMC，Die_b为SPI FLASH。
本发明实施例的RPMC功能的增强型Flash芯片，通过在SPI FLASH芯片的基础上，将RPMC与SPI FLASH芯片一起封装，从而形成一个具有RPMC功能的增强型Flash芯片，RPMC或SPI FLASH可以通过suspend引脚告知对方芯片当前自身的挂起状态。本发明实施例降低了芯片的设计复杂度和设计成本，并且，RPMC和SPI FLASH之间可以通过互连的suspend引脚告知对方自身是否为挂起状态，从而保证RPMC和SPI FLASH的同步性。另外，本发明实施例中，SPI FLASH和RPMC还可以同时执行不同的指令，即SPI FLASH和RPMC可以并行工作，因此，提高了芯片的性能。
本发明的实施例还提供一种增强型Flash的多芯片的封装芯片的同步方法，在所述封装的芯片内，封装有SPI FLASH芯片和RPMC芯片；所述SPIFLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态；
所述方法包括以下步骤：
S10：其中一个芯片在第一状态下，接收到挂起指令后，将自身的所述第一状态设置为挂起状态，并通过所述I/O内部引脚通知另一个芯片；
S20：所述另一个芯片在第二状态下，通过所述I/O内部引脚接收到对方芯片挂起状态的通知，通过执行挂起命令实现与对方芯片同步。
优选地，所述内部I/O引脚为suspend引脚，用于为对方芯片提供自身是否挂起的状态。
优选地，所述第一状态表示对部分存储分区执行写操作的忙busy状态，所述第二状态为忙busy或空闲idle状态。
所述I/O内部引脚为每个芯片的suspend引脚。
在经过上述的实施例中的步骤，与所述对方芯片同步之后，
还包括以下至少之一：
如果所述SPI FLASH芯片和所述RPMC芯片接收的下一条指令为读操作，则执行；
如果所述SPI FLASH芯片和所述RPMC芯片接收的下一条指令非读操作，则不执行；例如：写操作等。
如果所述SPI FLASH芯片或所述RPMC芯片接收的下一条指令为恢复操作，则通过所述suspend引脚通知对方芯片自身已经退出挂起状态。对方芯片在知道退出挂起状态后，也同步退出挂起状态，开始执行其它的后续指令。
优选地，还包括：
当所述SPI FLASH芯片和所述RPMC芯片已经退出挂起状态，并设置为空闲idle状态下，
如果所述SPI FLASH芯片和/或所述RPMC芯片接收到挂起指令，则不响应该指令。
通过上述的步骤，两个芯片可以通过共享引脚接受相同的指令，也可以通过各自独立的I/O引脚接受不同的指令。每个芯片的控制器可对指令进行分析判断，判断是否需要自身处理，或是否需要参考对方芯片的状态处理。
例如：
图1中，所述SPI FLASH与所述RPMC之间通过互连的suspend引脚告知对方芯片的状态。
图1中SPI FLASH中的suspend引脚和与其互连的RPMC中的suspend引脚组成所述的芯片上互连的内部接口对（即互连的内部IO引脚对），所述互连的内部接口对还可为多个，以加入其它的功能。
上面详细描述了封装后的芯片内，两个芯片之间的同步控制流程。本发明的实施例还提供一种增强型Flash的多芯片的封装方法，参见图4，包括：
步骤300，将需要封装的SPI FLASH和应答保护单调计数器RPMC放置在芯片载体上，所述SPI FLASH与所述RPMC相互独立。
本发明实施例中，主要是将SPI FLASH和RPMC封装在一起，从而得到具有RPMC功能的增强型Flash芯片，并且芯片中所述SPI FLASH与所述RPMC相互独立。
首先，可以将需要封装的SPI FLASH和RPMC放置在芯片载体上，本发明实施例所述的芯片载体可以对应于图2中的Package。
优选地，该步骤300可以包括：将所述SPI FLASH与所述RPMC并排放置在芯片载体上，或者，所述SPI FLASH与所述RPMC垂直叠放在芯片载体上。
图2所示的封装原理即为将所述SPI FLASH与所述RPMC垂直叠放在芯片载体上。
本发明实施例中，当所述SPI FLASH与所述RPMC垂直叠放在芯片载体上时：
若所述SPI FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述SPI FLASH之上；
若所述RPMC的面积大于所述SPI FLASH的面积，则所述SPI FLASH垂直叠放在所述RPMC之上。
步骤302，将所述SPI FLASH与所述RPMC中的相同的共享引脚采用金属引线互连。
本发明实施例中，SPI FLASH与RPMC中会存在一些相同的共享引脚（功能相同），对于这些相同的共享引脚可以采用金属引线互连。具体的，可以将所述SPI FLASH的共享引脚a_x与所述RPMC中的相同共享引脚b_y采用金属引线互连。
所述共享引脚包括：CSB、SCLK、SI、WPB、HOLDB和SO引脚；
步骤304，将所述互连后的相同的共享引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上。
优选地，该步骤304可以包括：将所述SPI FLASH的共享引脚a_x采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上，或者，将所述RPMC中的相同共享引脚b_y采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上；
其中，所述SPI FLASH的共享引脚a_x与所述RPMC中的共享引脚b_y为互连的相同共享引脚；
所述a表示SPI FLASH的共享引脚，所述x表示SPI FLASH的共享引脚标识；所述b表示RPMC的共享引脚，所述y表示RPMC的共享引脚标识；所述PAD表示芯片封装的共享引脚，所述z表示芯片封装的共享引脚标识。
上述步骤302-步骤304可以结合为外部共享引脚连接的情况。例如，图2中右上角处，Pin_a_0（即a_x，x=0）与Pin_b_#（即b_y，y=#）互连，Pin_a_0连接到芯片的同一外部共享引脚PAD_0（即PAD_z，z=0）上；图2中右下角处，Pin_a_#（即a_x，x=#）与RPMC中的相同IO引脚互连，Pin_a_#连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上；以及图2中，Pin_a_n（即a_x，x=n）与Pin_b_0（即b_y，y=0）互连，Pin_b_0连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上。上述情况均属于外部共享引脚连接的情况。
图2中的用于连接两个引脚的虚线即可代表本发明实施例所述的金属引线。
步骤306，将所述SPI FLASH的内部I/O引脚与所述RPMC的内部I/O引脚采用金属引线互连。
本发明实施例中，SPI FLASH和RPMC中还可以包括各自的内部I/O引脚，可以将SPI FLASH的内部I/O引脚a_x采用金属引线连接到所述RPMC的内部I/O引脚b_y。其中，Flash的引脚a_x用于状态位的输出，RPMC的引脚b_y用于状态位的输入；或者，FLASH中的引脚a_x用于状态位的输入，RPMC中的引脚b_y用于状态位的输出。
内部I/O引脚为图1中的suspend引脚，用于为对方芯片提供自身是否挂起的状态。
例如，图2中Pin_a_#（即a_x，x=#）与RPMC中的内部I/O引脚通过金属引线互连，以及Pin_b_n（即b_y，y=n）与SPI FLASH中的内部I/O引脚通过金属引线互连，上述两种均属于SPI FLASH的内部I/O引脚与RPMC的内部I/O引脚采用金属引线互连的情况。
步骤308，将所述SPI FLASH中实现SPI FLASH功能的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上。
本发明实施例中，所述SPI FLASH中还可以包括实现SPI FLASH功能的独立IO引脚，可以将这些SPI FLASH中的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上。
例如，图2中左下角处，与SPI FLASH相连的独立IO引脚a_x通过金属引线连接到所述芯片的外部独立引脚PAD_n（即PAD_z，z=n）上。
步骤310，将所述RPMC中实现RPMC功能的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上。
同样的，所述RPMC中还可以包括实现RPMC功能的独立IO引脚，可以将这些RPMC中的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上。
例如，图2中，与RPMC相连的独立IO引脚Pin_b_n（即b_y，y=n）通过金属引线连接到所述芯片的外部独立引脚PAD_z上。
其中，所述SPI FLASH中的独立IO引脚与所述RPMC中的独立IO引脚互不相连。
步骤312，将所述SPI FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型Flash芯片。
在经过上述步骤300-步骤310之后，完成了SPI FLASH和RPMC的放置以及芯片上各个引脚的连接。最后，即可将所述SPI FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型Flash芯片，塑封之后即完成了芯片的封装。
综上所述，本发明实施例可以包括以下优点：
1、本发明实施例所提出的具有RPMC功能的增强型Flash芯片是将SPIFLASH和RPMC封装在一起；其中，所述SPI FLASH芯片和所述RPMC芯片分别包括各自独立的控制器；所述SPI FLASH与所述RPMC中的相同共享引脚互连，并且连接到所述芯片的同一外部共享引脚上；外部指令通过所述芯片的外部共享引脚传输到SPI FLASH与RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令；所述SPI FLASH和所述RPMC各自还包括内部I/O引脚，所述SPI FLASH的内部I/O引脚与所述RPMC的相同I/O引脚互连，所述SPI FLASH与所述RPMC之间通过互连的I/O引脚对进行内部相互通信。本发明实施例中，由于将SPI FLASH和RPMC封装在一起，从而可以减小封装面积，降低设计成本；并且，SPIFLASH芯片模块可以重复利用现有的SPI FLASH芯片，设计者只需设计RPMC芯片模块即可，因此，芯片设计复杂度低、设计周期短、成本低。
2、SPI FLASH和RPMC还可以同时执行不同的指令，即SPI FLASH和RPMC可以并行工作，因此，提高了芯片的性能。
3、多芯片封装可以把不同工艺的SPI FLASH和RPMC封装的一起，从而可以复用现有的资源，降低开发成本。
4、SPI FLASH的容量可以扩展，例如，可以增加单片SPI FLASH的容量，或者将多个SPI FLASH封装在一起。
5、Flash和RPMC芯片之间有SUSPEND信号通信，使两个信号协同工作，避免引起误操作。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种具有RPMC功能的增强型Flash芯片和一种芯片封装方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种增强型Flash的多芯片的封装芯片，其特征在于，包括：封装有SPI FLASH芯片和RPMC芯片；
所述SPI FLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态。
2.根据权利要求1所述的芯片，其特征在于，所述SPI FLASH芯片和所述RPMC芯片各自的suspend引脚作为所述I/O内部引脚。
3.根据权利要求1或2所述的芯片，其特征在于，所述SPI FLASH芯片和所述RPMC芯片具有相互连接的用于控制、接受指令和输出结果的共享引脚；
所述SPI FLASH芯片或所述RPMC芯片分别具有各自独立的I/O引脚。
4.根据权利要求3所述的芯片，其特征在于，所述共享引脚包括：CSB、SCLK、SI、WPB、HOLDB和SO引脚；
所述SPI FLASH芯片和所述RPMC芯片二者均为内部具有用于处理数据的控制器的芯片。
5.根据权利要求3所述的芯片，其特征在于，所述SPI FLASH芯片和所述RPMC芯片的共享引脚连接到封装后的芯片的同一外部共享引脚上；
包括：
所述SPI FLASH芯片的共享引脚a_x与所述RPMC芯片中的相同共享引脚b_y互连，并且所述SPI FLASH芯片的共享引脚a_x连接到封装后的芯片的同一外部共享引脚PAD_z上，或者，所述RPMC中的相同共享引脚b_y连接到封装后的芯片的同一外部共享引脚PAD_z上；
其中，所述a表示SPI FLASH芯片的共享引脚，所述x表示SPI FLASH芯片的共享引脚标识；所述b表示RPMC芯片的共享引脚，所述y表示RPMC芯片的共享引脚标识；所述PAD表示芯片封装的共享引脚，所述z表示芯片封装共享引脚标识；
所述SPI FLASH芯片或所述RPMC芯片的独立的I/O引脚连接到封装后的芯片的外部独立引脚。
6.根据权利要求1所述的芯片，其特征在于，所述SPI FLASH芯片和所述RPMC芯片相互层叠或并排放置；
在相互层叠的状态下，面积较大的芯片位于下方，面积较小的芯片位于上方。
7.一种增强型Flash的多芯片的封装芯片的同步方法，其特征在于，在所述封装的芯片内，封装有SPI FLASH芯片和RPMC芯片；所述SPI FLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态；
所述方法包括以下步骤：
其中一个芯片在第一状态下，接收到挂起指令后，将自身的所述第一状态设置为挂起状态，并通过所述I/O内部引脚通知另一个芯片；
所述另一个芯片在第二状态下，通过所述I/O内部引脚接收到对方芯片挂起状态的通知，通过执行挂起命令实现与对方芯片同步。
8.根据权利要求7所述的同步方法，其特征在于，所述第一状态表示对部分存储分区执行写操作的忙busy状态，所述第二状态为忙busy或空闲idle状态；
所述I/O内部引脚为每个芯片的suspend引脚。
9.根据权利要求8所述的同步方法，其特征在于，在与所述对方芯片同步之后，
还包括以下至少之一：
如果所述SPI FLASH芯片和所述RPMC芯片接收的下一条指令为读操作，则执行；
如果所述SPI FLASH芯片和所述RPMC芯片接收的下一条指令非读操作，则不执行；
如果所述SPI FLASH芯片或所述RPMC芯片接收的下一条指令为恢复操作，则通过所述suspend引脚通知对方芯片自身已经退出挂起状态。
10.根据权利要求9所述的同步方法，其特征在于，还包括：
当所述SPI FLASH芯片和所述RPMC芯片已经退出挂起状态，并设置为空闲idle状态下，
如果所述SPI FLASH芯片和/或所述RPMC芯片接收到挂起指令，则不响应该指令。
11.一种增强型Flash的多芯片的封装方法，其特征在于，包括：
将所述SPI FLASH芯片和所述RPMC芯片的芯片间的I/O内部引脚互联后封装成一体；其中，所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态。
12.根据权利要求10所述的封装方法，其特征在于，所述封装的I/O内部引脚为各自的suspend引脚；
还包括：
将所述SPI FLASH芯片和所述RPMC芯片用于控制、接受指令和输出结果的共享引脚相互连接后封装；其中，所述共享引脚包括：CSB、SCLK、SI、WPB、HOLDB和SO引脚；
同时，将所述SPI FLASH芯片和所述RPMC芯片各自独立的I/O引脚封装。
CN201310121825.4A 2013-04-09 2013-04-09 增强型Flash的多芯片的封装芯片、同步方法和封装方法 Active CN103280444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310121825.4A CN103280444B (zh) 2013-04-09 2013-04-09 增强型Flash的多芯片的封装芯片、同步方法和封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310121825.4A CN103280444B (zh) 2013-04-09 2013-04-09 增强型Flash的多芯片的封装芯片、同步方法和封装方法

Publications (2)

Publication Number Publication Date
CN103280444A true CN103280444A (zh) 2013-09-04
CN103280444B CN103280444B (zh) 2016-03-23

Family

ID=49062929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310121825.4A Active CN103280444B (zh) 2013-04-09 2013-04-09 增强型Flash的多芯片的封装芯片、同步方法和封装方法

Country Status (1)

Country Link
CN (1) CN103280444B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184454A (zh) * 2014-08-07 2014-12-03 长芯盛（武汉）科技有限公司 适用多种类型存储的sfp芯片电路连接及其检测方法
CN111210855A (zh) * 2019-12-30 2020-05-29 深圳市芯天下技术有限公司 一种多晶元叠封存储器及其输出同步方法
CN111816646A (zh) * 2020-09-09 2020-10-23 武汉新芯集成电路制造有限公司 一种存储封装芯片及其信号处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391166A (zh) * 2001-06-11 2003-01-15 株式会社日立制作所 半导体存储装置
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391166A (zh) * 2001-06-11 2003-01-15 株式会社日立制作所 半导体存储装置
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
INTEL DOCUMENT NUMBER：328802-001EN: ""Serial Flash Hardening Product - External Architecture Specification (EAS) RPMC0_72", 《HTTP://DOWNLOADCENTER.INTEL.COM》, 21 March 2013 (2013-03-21) *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184454A (zh) * 2014-08-07 2014-12-03 长芯盛（武汉）科技有限公司 适用多种类型存储的sfp芯片电路连接及其检测方法
CN104184454B (zh) * 2014-08-07 2018-01-16 长芯盛（武汉）科技有限公司 适用多种类型存储的sfp芯片电路连接及其检测方法
CN111210855A (zh) * 2019-12-30 2020-05-29 深圳市芯天下技术有限公司 一种多晶元叠封存储器及其输出同步方法
CN111210855B (zh) * 2019-12-30 2020-09-15 深圳市芯天下技术有限公司 一种多晶元叠封存储器及其输出同步方法
WO2021135660A1 (zh) * 2019-12-30 2021-07-08 芯天下技术股份有限公司 一种多晶元叠封存储器及其输出同步方法
US11735229B2 (en) 2019-12-30 2023-08-22 XTX Technology Inc. Multi-die stacked package memory and output synchronization method thereof
CN111816646A (zh) * 2020-09-09 2020-10-23 武汉新芯集成电路制造有限公司 一种存储封装芯片及其信号处理方法
CN111816646B (zh) * 2020-09-09 2020-12-08 武汉新芯集成电路制造有限公司 一种存储封装芯片及其信号处理方法

Also Published As

Publication number Publication date
CN103280444B (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
CN103258820B (zh) SPI接口的增强型Flash芯片及芯片封装方法
CN103247612B (zh) 一种增强型flash芯片和一种芯片封装方法
CN106531654B (zh) 一种芯片输入引脚测试方法和装置
CN103236428B (zh) 一种含有RPMC的增强型Flash芯片及其封装方法
CN104598405A (zh) 扩展芯片及可扩展的芯片系统及控制方法
CN104699518B (zh) 一种基于微内核插件的万用抄表机适配器及其实现方法
CN103219333B (zh) 增强型Flash芯片、封装方法和指令执行方法
CN103280444A (zh) 增强型Flash的多芯片的封装芯片、同步方法和封装方法
CN103247613B (zh) 增强型Flash的多芯片的封装芯片、通信方法和封装方法
CN103246553B (zh) 一种增强型Flash芯片和一种芯片封装方法
CN103219334B (zh) 一种闪存封装芯片
CN209591535U (zh) Nand闪存测试治具
CN104424379A (zh) 验证部分良好的电压岛结构
CN103258821A (zh) 带硬复位功能的增强型Flash芯片及芯片封装方法
CN104795334A (zh) 模块化封装的集成电路芯片及其制作方法
CN104572015A (zh) 与fpga结合的flash芯片及指令处理方法
CN103247611B (zh) 一种增强型flash芯片和一种芯片封装方法
US8732647B1 (en) Method for creating physical connections in 3D integrated circuits
US8385142B1 (en) Flexible data strobe signal bus structure for wirebond and flip-chip packaging
CN113448895A (zh) 存储集成芯片及其通信方法、封装结构及封装方法
CN203149572U (zh) 基于fpga芯片的eda综合实验平台
US9625526B2 (en) Method and apparatus for scan chain data management
CN204496487U (zh) 扩展芯片及可扩展的芯片系统
CN106502633A (zh) 一种可重构硬件透明编程的操作系统
CN213904414U (zh) 一种无线智能音频系统模块及智能门禁安全管理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 12th Floor, Block A, Tiangong Building, Science and Technology University, No. 30 Xueyuan Road, Haidian District, Beijing, 100083

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address