CN111210855A - 一种多晶元叠封存储器及其输出同步方法 - Google Patents

一种多晶元叠封存储器及其输出同步方法 Download PDF

Info

Publication number
CN111210855A
CN111210855A CN201911389198.6A CN201911389198A CN111210855A CN 111210855 A CN111210855 A CN 111210855A CN 201911389198 A CN201911389198 A CN 201911389198A CN 111210855 A CN111210855 A CN 111210855A
Authority
CN
China
Prior art keywords
chip
pin
stacked
chips
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911389198.6A
Other languages
English (en)
Other versions
CN111210855B (zh
Inventor
温靖康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN201911389198.6A priority Critical patent/CN111210855B/zh
Publication of CN111210855A publication Critical patent/CN111210855A/zh
Application granted granted Critical
Publication of CN111210855B publication Critical patent/CN111210855B/zh
Priority to PCT/CN2020/128133 priority patent/WO2021135660A1/zh
Priority to KR1020217029262A priority patent/KR20210127205A/ko
Priority to US17/296,974 priority patent/US11735229B2/en
Priority to EP20897636.5A priority patent/EP3886097A4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出了一种多晶元叠封存储器及其输出同步方法。多晶元叠封存储器包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。本发明的多晶元叠封存储器及其输出同步方法结构简单，容易实现，稳定可靠。

Description

一种多晶元叠封存储器及其输出同步方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种多晶元叠封存储器及其输出同步方法。
背景技术
随着存储器的芯片集成度越来越高，对外围元器件的封装要求也提出了更高的要求，从而催生了多晶元叠封技术。
目前，存储器的多晶元叠封技术主要有以下三种：
一是将多颗芯片叠封在一起，该多颗芯片采用多种片选信号，主机通过不同片选信号选择不同的芯片进行操作和访问；如图1所示，图1示出了采用多种片选信号的多颗芯片的一种实施例的叠封结构示意图。芯片Die 0#和芯片Die 1#叠封在一起；芯片Die 0#具有引脚CS0#，芯片Die 1#具有引脚CS1#。主机通过与芯片Die 0#对应的片选信号从引脚CS0#操作和访问芯片Die 0#；主机通过与芯片Die 1#对应的片选信号从引脚CS1#操作和访问芯片Die 1#。
二是将多颗芯片叠封在一起，该多颗芯片采用相同的片选信号，主机通过发送选择不同芯片的指令选择不同的芯片进行操作和访问；如图2所示，图2示出了采用相同片选信号的多颗芯片的一种实施例的叠封结构示意图。芯片Die 0#和芯片Die 1#叠封在一起；芯片Die 0#和芯片Die 1#共用同一引脚CS#。主机通过选择芯片Die 0#的指令从引脚CS#操作和访问芯片Die 0#；主机通过选择芯片Die 1#的指令从引脚CS#操作和访问芯片Die 1#。
三是将多颗芯片叠封在一起，该多颗芯片采用相同的片选信号，主机将多颗芯片当做同一颗芯片进行操作和访问，用户体验和单颗高容量存储器芯片无明显差异。
上述采用第一种或第二种多晶元叠封技术的存储器对主机提出了较高的要求，并且与使用单颗高容量存储芯片的方式不兼容，而采用第三种多晶元叠封技术的存储器对多芯片的输出同步提出了较高的要求。具体来说，
如果对叠封在一起的多颗芯片进行相同操作时，主机通过访问状态寄存器的值来判断是否完成，由于不能保证每一颗芯片的性能都相同，就会存在多颗芯片的工作效率有先后的状况，在同一时刻，与工作效率高的芯片对应的状态寄存器清零，而与工作效率低的芯片对应的状态寄存器仍然处于工作状态，没有清零。如果不对多颗芯片进行输出同步，就会存在输出矛盾(即相同IO分别输出高电平和输出低电平，电源到地之间短路)的现象，导致芯片功能异常，甚至烧坏芯片。
发明内容
本发明针对上述技术问题，提出一种多晶元叠封存储器及其输出同步方法。
本发明所提出的技术方案如下：
本发明提出了一种多晶元叠封存储器，包括多颗芯片，多颗芯片叠封在一起，形成叠封结构；多颗芯片共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片均具有SYNC_PAD引脚；
多颗芯片的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。
本发明上述的多晶元叠封存储器中，每个芯片均包括晶体管，晶体管的源极接地；晶体管的漏极与所述芯片的SYNC_PAD引脚电性连接；晶体管的漏极还分别连接有上拉电阻电路和IO引脚；芯片的晶体管的栅极，用于获取表征该芯片工作状态并根据芯片工作状态导通或关断芯片的开关信号；芯片工作状态包括空闲状态或忙碌状态。
本发明上述的多晶元叠封存储器中，上拉电阻电路包括上拉电阻和电源端；芯片的晶体管的漏极经上拉电阻与电源端连接。
本发明还提出了一种多晶元叠封存储器的输出同步方法，包括以下步骤：
步骤S1、提供一种多晶元叠封存储器，该多晶元叠封存储器包括多颗芯片，多颗芯片叠封在一起，形成叠封结构；多颗芯片共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片均具有SYNC_PAD引脚；
步骤S2、将多颗芯片的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。
本发明上述的输出同步方法中，在步骤S1中，每个芯片均包括晶体管，晶体管的源极接地；晶体管的漏极与所述芯片的SYNC_PAD引脚电性连接；晶体管的漏极还分别连接有上拉电阻电路和IO引脚；芯片的晶体管的栅极，用于获取表征该芯片工作状态并根据芯片工作状态导通或关断芯片的开关信号；芯片工作状态包括空闲状态或忙碌状态。
本发明上述的输出同步方法中，上拉电阻电路包括上拉电阻和电源端；芯片的晶体管的漏极经上拉电阻与电源端连接。
本发明的多晶元叠封存储器及其输出同步方法利用的是开漏(open-drain)结构不冲突的特点，实现输出同步的效果，电路结构简单，容易实现，稳定可靠。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1示出了采用多种片选信号的多颗芯片的一种实施例的叠封结构示意图；
图2示出了采用相同片选信号的多颗芯片的一种实施例的叠封结构示意图；
图3示出了本发明优选实施例的多晶元叠封存储器的结构示意图；
图4示出了图3所示的多晶元叠封存储器的芯片的电路原理图。
具体实施方式
为了使本发明的技术目的、技术方案以及技术效果更为清楚，以便于本领域技术人员理解和实施本发明，下面将结合附图及具体实施例对本发明做进一步详细的说明。
本发明提出了一种多晶元叠封存储器，用来解决叠封的多颗芯片的输出同步问题。具体地，如图3所示，图3示出了本发明优选实施例的多晶元叠封存储器的结构示意图；多晶元叠封存储器包括多颗芯片100，多颗芯片100叠封在一起，形成叠封结构；多颗芯片100共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片100还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片100均具有SYNC_PAD引脚；
多颗芯片100的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片100是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。
在上述技术方案中，通过将多颗芯片100的SYNC_PAD引脚连接在一起，用以检测所有芯片100是否已经从忙碌状态转换为空闲状态，直到最后一颗芯片100从忙碌状态转换为空闲状态，才最终输出空闲状态。
图3中示意性地示出了两个芯片100，为了便于描述，该两个芯片100分别记为芯片Die 0#和芯片Die 1#。可以理解，多晶元叠封存储器可以包括叠封在一起的多于两个芯片100。进一步地，IO引脚可以为多个，在本实施例中，IO引脚有四个，分别记为引脚IO1、引脚IO2、引脚IO3、引脚IO4。
如图4所示，图4示出了图3所示的多晶元叠封存储器的芯片的电路原理图。每个芯片100均包括晶体管NM1，晶体管NM1的源极接地；晶体管NM1的漏极与所述芯片100的SYNC_PAD引脚电性连接；晶体管NM1的漏极还分别连接有上拉电阻电路110和IO引脚；芯片100的晶体管NM1的栅极，用于获取表征该芯片100工作状态并根据芯片100工作状态导通或关断芯片100的开关信号；芯片100工作状态包括空闲状态或忙碌状态。
如图3和图4所示，多晶元叠封存储器的工作原理为：
假设芯片Die 0#先于芯片Die 1#从忙碌状态转换为空闲状态；芯片Die 0#的栅极或者点n0由高电平转换为低电平，芯片Die 0#的晶体管NM1关闭；而芯片Die 1#的栅极或者点n0仍然处于高电平，芯片Die 0#的晶体管NM1导通；由于芯片Die 0#的SYNC_PAD引脚和芯片Die 1#的SYNC_PAD引脚连接在一起，芯片Die 0#的SYNC_PAD引脚的电平状态主要由芯片Die 1#的晶体管NM1状态决定，在芯片Die 1#的晶体管NM1导通情况下，芯片Die 0#的SYNC_PAD引脚以及芯片Die 1#的SYNC_PAD引脚的电平均被下拉到低电平，因此，IO引脚输出忙碌状态信号；
当芯片Die 1#也由忙碌状态转换为空闲状态，芯片Die 0#的晶体管NM1和芯片Die1#的晶体管NM1均关断，芯片Die 0#的SYNC_PAD引脚以及芯片Die 1#的SYNC_PAD引脚的电平被上拉电阻电路110上拉至高电平，IO引脚输出空闲状态信号，表示芯片Die 0#和芯片Die 1#均处于空闲状态。
进一步地，在本实施例中，上拉电阻电路110包括上拉电阻Res_pullup和电源端；芯片100的晶体管NM1的漏极经上拉电阻Res_pullup与电源端连接。
进一步地，本发明还提出了一种多晶元叠封存储器的输出同步方法，包括以下步骤：
步骤S1、提供一种多晶元叠封存储器，该多晶元叠封存储器包括多颗芯片100，多颗芯片100叠封在一起，形成叠封结构；多颗芯片100共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片100还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片100均具有SYNC_PAD引脚；
步骤S2、将多颗芯片100的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片100是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。
在上述步骤S1中，每个芯片100均包括晶体管NM1，晶体管NM1的源极接地；晶体管NM1的漏极与所述芯片100的SYNC_PAD引脚电性连接；晶体管NM1的漏极还分别连接有上拉电阻电路110和IO引脚；芯片100的晶体管NM1的栅极，用于获取表征该芯片100工作状态并根据芯片100工作状态导通或关断芯片100的开关信号；芯片100工作状态包括空闲状态或忙碌状态。
进一步地，上拉电阻电路110包括上拉电阻Res_pullup和电源端；芯片100的晶体管NM1的漏极经上拉电阻Res_pullup与电源端连接。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (6)

1.一种多晶元叠封存储器，其特征在于，包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；
多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。
2.根据权利要求1所述的多晶元叠封存储器，其特征在于，每个芯片(100)均包括晶体管(NM1)，晶体管(NM1)的源极接地；晶体管(NM1)的漏极与所述芯片(100)的SYNC_PAD引脚电性连接；晶体管(NM1)的漏极还分别连接有上拉电阻电路(110)和IO引脚；芯片(100)的晶体管(NM1)的栅极，用于获取表征该芯片(100)工作状态并根据芯片(100)工作状态导通或关断芯片(100)的开关信号；芯片(100)工作状态包括空闲状态或忙碌状态。
3.根据权利要求2所述的多晶元叠封存储器，其特征在于，上拉电阻电路(110)包括上拉电阻(Res_pullup)和电源端；芯片(100)的晶体管(NM1)的漏极经上拉电阻(Res_pullup)与电源端连接。
4.一种多晶元叠封存储器的输出同步方法，其特征在于，包括以下步骤：
步骤S1、提供一种多晶元叠封存储器，该多晶元叠封存储器包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；
步骤S2、将多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。
5.根据权利要求4所述的输出同步方法，其特征在于，在步骤S1中，每个芯片(100)均包括晶体管(NM1)，晶体管(NM1)的源极接地；晶体管(NM1)的漏极与所述芯片(100)的SYNC_PAD引脚电性连接；晶体管(NM1)的漏极还分别连接有上拉电阻电路(110)和IO引脚；芯片(100)的晶体管(NM1)的栅极，用于获取表征该芯片(100)工作状态并根据芯片(100)工作状态导通或关断芯片(100)的开关信号；芯片(100)工作状态包括空闲状态或忙碌状态。
6.根据权利要求5所述的输出同步方法，其特征在于，上拉电阻电路(110)包括上拉电阻(Res_pullup)和电源端；芯片(100)的晶体管(NM1)的漏极经上拉电阻(Res_pullup)与电源端连接。
CN201911389198.6A 2019-12-30 2019-12-30 一种多晶元叠封存储器及其输出同步方法 Active CN111210855B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201911389198.6A CN111210855B (zh) 2019-12-30 2019-12-30 一种多晶元叠封存储器及其输出同步方法
PCT/CN2020/128133 WO2021135660A1 (zh) 2019-12-30 2020-11-11 一种多晶元叠封存储器及其输出同步方法
KR1020217029262A KR20210127205A (ko) 2019-12-30 2020-11-11 멀티 웨이퍼 적층형 메모리 및 그 출력 동기화 방법
US17/296,974 US11735229B2 (en) 2019-12-30 2020-11-11 Multi-die stacked package memory and output synchronization method thereof
EP20897636.5A EP3886097A4 (en) 2019-12-30 2020-11-11 STACKED MEMORY WITH MULTIPLE CRYSTAL ELEMENTS AND OUTPUT SYNCHRONIZATION METHOD THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911389198.6A CN111210855B (zh) 2019-12-30 2019-12-30 一种多晶元叠封存储器及其输出同步方法

Publications (2)

Publication Number Publication Date
CN111210855A true CN111210855A (zh) 2020-05-29
CN111210855B CN111210855B (zh) 2020-09-15

Family

ID=70788243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911389198.6A Active CN111210855B (zh) 2019-12-30 2019-12-30 一种多晶元叠封存储器及其输出同步方法

Country Status (5)

Country Link
US (1) US11735229B2 (zh)
EP (1) EP3886097A4 (zh)
KR (1) KR20210127205A (zh)
CN (1) CN111210855B (zh)
WO (1) WO2021135660A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021135660A1 (zh) * 2019-12-30 2021-07-08 芯天下技术股份有限公司 一种多晶元叠封存储器及其输出同步方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957803A (zh) * 2010-09-21 2011-01-26 昆山芯视讯电子科技有限公司 多芯片自动同步和相移的方法
US20120155173A1 (en) * 2010-12-13 2012-06-21 Peter Wung Lee Universal Timing Waveforms Sets to Improve Random Access Read and Write Speed of Memories
US8363444B2 (en) * 2008-10-14 2013-01-29 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
CN103236428A (zh) * 2013-04-09 2013-08-07 北京兆易创新科技股份有限公司 一种含有RPMC的增强型Flash芯片及其封装方法
CN103280444A (zh) * 2013-04-09 2013-09-04 北京兆易创新科技股份有限公司 增强型Flash的多芯片的封装芯片、同步方法和封装方法
CN103516506A (zh) * 2012-06-27 2014-01-15 美国博通公司 多芯片同步系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561491B (en) 2001-06-29 2003-11-11 Toshiba Corp Semiconductor memory device
US8429313B2 (en) * 2004-05-27 2013-04-23 Sandisk Technologies Inc. Configurable ready/busy control
US8144496B2 (en) 2009-06-30 2012-03-27 Sandisk Technologies Inc. Memory system with multi-level status signaling and method for operating the same
JP5364638B2 (ja) 2010-04-09 2013-12-11 株式会社東芝 メモリチップおよびマルチチップパッケージ
US9417685B2 (en) * 2013-01-07 2016-08-16 Micron Technology, Inc. Power management
WO2016072007A1 (ja) * 2014-11-07 2016-05-12 株式会社日立製作所 半導体メモリデバイス、ストレージシステム及び計算機
US9786332B2 (en) * 2015-02-17 2017-10-10 Micron Technology, Inc. Semiconductor device package with mirror mode
KR102632452B1 (ko) * 2016-10-17 2024-02-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN111210855B (zh) * 2019-12-30 2020-09-15 深圳市芯天下技术有限公司 一种多晶元叠封存储器及其输出同步方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363444B2 (en) * 2008-10-14 2013-01-29 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
CN101957803A (zh) * 2010-09-21 2011-01-26 昆山芯视讯电子科技有限公司 多芯片自动同步和相移的方法
US20120155173A1 (en) * 2010-12-13 2012-06-21 Peter Wung Lee Universal Timing Waveforms Sets to Improve Random Access Read and Write Speed of Memories
CN103516506A (zh) * 2012-06-27 2014-01-15 美国博通公司 多芯片同步系统
CN103236428A (zh) * 2013-04-09 2013-08-07 北京兆易创新科技股份有限公司 一种含有RPMC的增强型Flash芯片及其封装方法
CN103280444A (zh) * 2013-04-09 2013-09-04 北京兆易创新科技股份有限公司 增强型Flash的多芯片的封装芯片、同步方法和封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021135660A1 (zh) * 2019-12-30 2021-07-08 芯天下技术股份有限公司 一种多晶元叠封存储器及其输出同步方法

Also Published As

Publication number Publication date
US20220310131A1 (en) 2022-09-29
EP3886097A4 (en) 2022-02-23
US11735229B2 (en) 2023-08-22
CN111210855B (zh) 2020-09-15
KR20210127205A (ko) 2021-10-21
EP3886097A1 (en) 2021-09-29
WO2021135660A1 (zh) 2021-07-08

Similar Documents

Publication Publication Date Title
US8724417B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
KR102430865B1 (ko) 멀티 메모리 다이 구조에서 외부 파워에 대한 피크 전류 감소 기능을 갖는 반도체 메모리 장치
CN108933141A (zh) 半导体器件及其制造方法
KR20140142373A (ko) 이산 메모리 장치를 시스템에 연결하는 브리징 장치를 갖는 복합 메모리
CN101930798B (zh) 闪存装置、存储器装置以及控制闪存装置的方法
KR20110129149A (ko) 3ｄ 반도체 장치
CN113228185B (zh) 三维存储器件和用于增强的页寄存器复位的方法
US11113222B2 (en) NAND switch
CN111210855B (zh) 一种多晶元叠封存储器及其输出同步方法
KR20120105293A (ko) 고전압 발생 회로, 그것의 동작 방법 및 그것을 포함하는 불휘발성 메모리 장치
EP3905055B1 (en) Link startup method of storage device, and storage device, host and system implementing same
US20110234285A1 (en) Switching device and semiconductor integrated circuit device including the same
US10884956B2 (en) I/O bus shared memory system
JPH06140578A (ja) 半導体集積装置
US8687439B2 (en) Semiconductor apparatus and memory system including the same
JP6395919B1 (ja) 半導体記憶装置
KR20150092386A (ko) 메모리 시스템
US20230170030A1 (en) Nonvolatile memory device and storage device including the nonvolatile memory device
CN103309836A (zh) 一种存储装置
US9684474B2 (en) Single input/output cell with multiple bond pads and/or transmitters
WO2019040331A1 (en) MEMORY DEVICE COMPRISING A MULTIMODE COMMUNICATION MECHANISM
US11726705B2 (en) Semiconductor device
WO2022120788A1 (zh) 一种开关电源、芯片及设备
CN102034523B (zh) 半导体存储装置和减少半导体存储装置芯片面积的方法
US9443826B2 (en) Stack package and reduction of standby current

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: XTX Technology Inc.

Address before: 518000 19 / F, Xinghe World Building, Bantian street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: Paragon Technology (Shenzhen) Ltd.