CN103262421A - 半导体集成电路 - Google Patents
半导体集成电路 Download PDFInfo
- Publication number
- CN103262421A CN103262421A CN2012800040991A CN201280004099A CN103262421A CN 103262421 A CN103262421 A CN 103262421A CN 2012800040991 A CN2012800040991 A CN 2012800040991A CN 201280004099 A CN201280004099 A CN 201280004099A CN 103262421 A CN103262421 A CN 103262421A
- Authority
- CN
- China
- Prior art keywords
- dividing ratio
- frequency
- frequency dividing
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 230000015654 memory Effects 0.000 claims description 14
- 230000033228 biological regulation Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 17
- 238000012545 processing Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 241001269238 Data Species 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
在包含了能工作振荡出多种频率的本机振荡器（109）、振荡出规定的基准频率的基准信号振荡器（107）、和将上述本机振荡器的输出信号分频成上述基准频率的n倍的可变分频器（110）的半导体集成电路中，具备根据所被提供的直流电位来控制上述可变分频器的分频比的第1分频比设定部（103、104、118）、和根据是否有脉冲信号的提供来控制上述可变分频器的分频比的第2分频比设定部（104、105、118）；通过上述第1分频比设定部或上述第2分频比设定部对上述可变分频器实施的分频比控制，上述本机振荡器的本振频率被设定成期望的频率；上述直流电位介由电流镜电路（119）而提供到上述第1分频比设定部。
Description
技术领域
本发明涉及一种用于LNB（Low Noise Block-down Converter：低噪声降频器）的内包有PLL（Phase Locked Loop：锁相环）的半导体集成电路。
背景技术
图9表示了专利文献1中采用的卫星广播接收系统，该系统包含了装载于卫星广播用天线的现有LNB201、以及与该LNB201相连的卫星广播调谐器301。以下对LNB201中有关变频处理的结构及动作进行说明。
LNB201包含将来自卫星的广播信号的频率变换成卫星广播调谐器的接收频率的混频器202、以及激振该混频器202的本机振荡器203、204。
从卫星发来的10.7GHz～12.75GHz的信号S201，经混频器202的变频处理而转换成950MHz～2150MHz的信号S202，950MHz～2150MHz也就是卫星广播调谐器301的接收频率。
另外，LNB201具备振频互异的多个本机振荡器203、204。本机振荡器203、204各自对应一个频带，由此将上述信号S201的10.7GHz～12.75GHz频率分割成10.7GHz～11.7GHz以及11.7GHz～12.75GHz来进行接收。
至于供进行分割式信号接收的频带切换动作，是由切换电路205按照多个本机振荡器203、204各自的工作频带来切换本机振荡器203和204的。切换电路205受卫星广播调谐器301发来的载置有频带切换用信号的脉冲信号S203控制。
如上所述，由于LNB处理的是相对较高的频率，所以电路间易发生相互干扰。所以在以往，主要电路的集成化是很困难的。
然而近年随着晶体管性能的提高，提出了一种在同一半导体基板上装载变频电路和供控制本振频率的PLL的LNB用半导体集成电路。
图10表示的是非专利文献1提案的LNB用半导体集成电路。以下对其结构以及变频动作进行说明。
在半导体集成电路401中，基于从外部的频道选择部406发来的多数位的频道选择信号S403，对PLL电路404进行控制。在该控制下，PLL电路404利用经设置于外部的低通滤波器405处理的直流电压，使得本机振荡器403的振频能变化。
于是，卫星发来的10.7GHz～12.75GHz的信号S401经混频器402的变频处理，而转换成950MHz～2150MHz的信号S402，950MHz～2150MHz也就是卫星广播调谐器（未图示）接收频率。
如此，避开使用多个如专利文献1所述的本机振荡器。
〔现有技术文献〕
专利文献1：日本国专利申请公开公报“特开平8-293812号公报”；1996年11月5日公开。
非专利文献1：IEEE Custom Integrated Circuits Conference200428-3-1pp613-pp616“A Ku-Band Monolithic Tuner-LNB for Satellite Applications”
发明内容
〔本发明所要解决的问题〕
上述10.7GHz～12.75GHz的频率是欧洲的广播频率。此外，世界各国也采用各种各样的频率来进行卫星广播。因此，LNB中需要采用各国各自的本振频率来进行变频。
然而图9所示的LNB201对应的是10.7GHz～12.75GHz的广播频率，因此本机振荡器203、204分别采用9.75GHz以及10.6GHz的本振频率。除这些频率以外，例如日本的BS广播及110°CS广播所对应的是10.678GHz，CS广播所对应的是10.7GHz。因此，供欧洲用的本机振荡器与供日本用的本机振荡器无法共通使用。
至于图10所示的半导体集成电路401，其根据来自频道选择部406的序列数据来控制PLL电路404，由此设定本机振荡器403的振频。然而当考虑将该半导体集成电路401实际用于LNB时，为了对应世界各国的本振频率，需在LNB主体中安设能支持多数位的控制用总线，而这就会增大电路规模，于是电路安装用基板会发生大型化而妨碍到LNB主体的小型化。
另外，LNB与卫星广播接收器（卫星广播调谐器）通常通过1根同轴缆线相连，并且是通过是否用该同轴缆线向LNB提供载置有频带切换用信号的脉冲信号，来切换9.75GHz和10.6GHz的。因此无法嵌入这类大规模的控制用总线。
再之，上述频率是仅支持欧洲中所谓的“通用地域（universal）”的频率。至于这以外的例如面向日本等的产品，需在制造阶段就将本振频率10.678GHz固定地设定在产品内。因此，若未在制造阶段设定好与每一销售地域对应的本振频率，那么在设置卫星广播用天线等来构建接收环境时，就得由用户自己来设定LNB的本振频率，这就会有损用户便利性。
鉴于上述的问题，本发明提供一种能生成对应于各国卫星广播的本振信号且简单廉价的LNB用半导体集成电路。
〔用以解决问题的技术方案〕
本发明的半导体集成电路包含：本机振荡器，其能工作振荡出多种频率；基准信号振荡器，其振荡出规定的基准频率；可变分频器，其将上述本机振荡器的输出信号分频成上述基准频率的n倍。该半导体集成电路的特征为，具备：第1分频比设定部，其根据所被提供的直流电位，来控制上述可变分频器的分频比；第2分频比设定部，其根据是否有脉冲信号的提供，来控制上述可变分频器的分频比；通过上述第1分频比设定部或上述第2分频比设定部对上述可变分频器实施的分频比控制，将上述本机振荡器的振频设定成期望的频率。
另外，本发明的半导体集成电路的又一特征为：上述直流电位介由电流镜电路而提供到上述第1分频比设定部。
通过以下的记述，可知本发明的其他目的、特征和优越点。另外，以下结合附图所进行的说明，明确了本发明的益处。
〔发明的效果〕
本发明能实现一种以简单的结构来对应世界各国卫星广播的LNB用半导体集成电路。
附图说明
图1是本发明实施例1的半导体集成电路的框图。
图2是实施例1的变形例1的框图。
图3是实施例1的变形例2的框图。
图4是实施例1的变形例3的框图。
图5是本发明实施例2的半导体集成电路的框图。
图6是实施例2的变形例的框图。
图7是本发明实施例3的半导体集成电路的框图。
图8是本发明实施例4的半导体集成电路的框图。
图9是现有的LNB的框图。
图10是现有的半导体集成电路的框图。
图11是实施例1中的分频比设定器的框图。
图12是实施例4中的分频比设定器的框图。
[附图标记说明]
100、200、300、400、401 半导体集成电路
101 分频比设定电压端子
102 电源
103 AD转换器
104 分频比设定器
105 检波器
106 晶体振荡器
107 基准信号振荡器
108、404 PLL电路
109、203、204、403 本机振荡器
110 可变分频器
111 相位比较器
112 电荷泵
113 环路滤波器
114、120 电流源
115、125 电阻
116、117、126、127 端子
118 存储器
119 电流镜电路
121 缓冲电路
122 其他电路
123 可变电阻
124 开关
201 LNB
202、402 混频器
205 切换电路
301 卫星广播调谐器
405 低通滤波器
406 频道选择部
S101、S203 脉冲信号
S102 基准频率控制信号
具体实施方式
〔实施例1〕
以下参照图1～4，对本发明的半导体集成电路的实施例1进行说明。
图1是实施例1的半导体集成电路100的框图，图2～4是实施例1的变形例1～3各自的框图。首先，参照图1来说明结构和动作。
半导体集成电路100具备：分频比设定电压端子101、AD（模数）转换器103、分频比设定器104、检波器105、PLL电路108、存储器118。另外，AD转换器103、分频比设定器104以及存储器118构成了第1分频比设定部。而检波器105、分频比设定器104以及存储器118构成了第2分频比设定部。PLL电路108，以包含本机振荡器109、可变分频器110、相位比较器111、电荷泵112以及环路滤波器113的方式构成。与现有技术文献同样，本机振荡器109与混频器（未图示）相连。
本机振荡器109是能工作振荡出多种振频的本机振荡器。另外，可变分频器110将本机振荡器109的输出信号分频成后述基准频率的n倍。
接下来，对在半导体集成电路100中，至获得期望的本振频率为止的动作进行说明。在半导体集成电路100中获得期望的本振频率的处理，分为使用第1分频比设定部时的情况、和使用第2分频比设定部时的情况。以下依次就这两种情况进行说明。
若使用的是第1分频比设定部，则分频比设定电压端子101介由电流源114而与电源102连通，并且在分频比设定电压端子101与接地电位之间连有电阻115。电阻115的一端与AD转换器103的输入端相连，另一端电接地。但并不限定于此，分频比设定电压端子101也可不必介由电流源114，而是直接与电源102（即电压源102）连通，也可不必介由电阻115，而是直接与接地电位相连。
另外，也可如图2的变形例1所示那样，将图1中的电阻115换成可变电阻123，或如图3的变形例2所示那样，将电阻115换成开关124。还可如图4的变形例3所示那样，使电源102介由电阻125而与分频比设定电压端子101相连。
通过以上这些结构，在直流电位的提供端，也就是在分频比设定电压端子101上会产生：对应于该分频比设定电压端子101与基准电位（即接地电位）间电阻值的电压。
分频比设定电压端子101上产生的电压输入至AD转换器103后，转换成2值信号（2值化信号）。该2值信号被输入至分频比设定器104。
分频比设定器104生成用以控制可变分频器110的分频比的分频比控制信号。在分频比设定器104中，将AD转换器103生成的2值信号，与存储器118存储的分频比设定数据做对照。经对照后，选出与该2值信号相对应的分频比设定数据，然后向可变分频器110发送与期望的分频比相对应的分频比控制信号。
接下来，对采用有第2分频比设定部时的情况进行说明。此时，来自卫星广播调谐器（未图示）的脉冲信号S101被提供至端子126，检波器105检测该脉冲信号S101，还向分频比设定器104发送与该脉冲信号S101的有无情况相对应的检波输出信号。上述卫星广播调谐器例如是设置在半导体集成电路100外部的调谐器。
分频比设定器104将来自检波器105的检波输出信号，与存储器118中存储的分频比设定数据做对照，然后向可变分频器110发送与脉冲信号S101的有无情况相对应的分频比控制信号。若是由第2分频比设定部来进行分频比设定，则使分频比设定电压端子101上的电压、与存储部118中存储的用来使第1分频比设定部的分频比设定处理成为无效的设定数据，形成对应关系。通过这样，使第2分频比设定部的分频比设定处理得到选择。
图11表示了分频比设定器104的结构，其包含多路复用器131、132。多路复用器131、132用以执行：与存储器118内存储的多个分频比设定数据做对照的处理。多路复用器131根据来自检波器105的检波输出信号进行判定，从而选出分频比控制信号S133。多路复用器132根据AD转换器103输出的2值化信号，对不受上述分频比控制信号S133以及检波输出信号影响的分频比控制信号S134进行选择。通过上述的方案，选出分频比设定数据，然后向可变分频器110发送与期望的分频比相对应的分频比控制信号。
经过了上述第1分频比设定或第2分频比设定后，可变分频器110基于经上述第1分频比设定或第2分频比设定而得的分频比控制信号，将分频输出信号发给相位比较器111。相位比较器111对可变分频器110的输出信号与基准信号振荡器107，进行相位差比较，并向电荷泵112发送表达比较结果的输出信号。在此，基准信号振荡器107是通过介由端子116、117而连接在外部的晶体振荡器106，来产生规定的基准频率的。电荷泵112生成与相位比较器的输出信号相对应的电流。环路滤波器113将来自电荷泵112的信号，转换成用以控制本机振荡器109的控制电压。由此，本机振荡器109振荡出与来自电荷泵112的控制电压相对应的振频，从而能获得期望的本振频率。
以上说明了在半导体集成电路100中，至获得期望的本振频率为止的一连串动作。在此，对由第1分频比设定部来进行分频比设定时的情况进行说明。当由第1分频比设定部来进行分频比设定时，对于本机振荡器的振频被控制成基准频率的整数倍的通常Integer-N型PLL而言，可变分频器110的分频比取决于Integer-N型PLL中事前被设定成基准频率的多少倍。以下说明基准频率与分频比的关系。
例如，当生成了25MHz的基准频率时，通过使用分频比设定器104的分频比控制信号来将可变分频器110的分频比设定成390倍，就能获得9.75GHz的振频。另外，通过使用分频比设定器104的分频比控制信号来将可变分频器110的分频比设定成424倍，就能获得10.6GHz的振频。以下，以各国所用的本振频率为例来更具体地说明。当需要对应日本CS广播的本振频率10.7GHz时，若设基准信号振荡器107的基准频率为25MHz，则通过使用分频比设定器104的分频比控制信号来将可变分频器110的分频比设定成428倍，就能获得10.7GHz的振频。若要设定成中国卫星广播的本振频率10.75GHz，那么可以就基准频率25MHz，而使用分频比设定器104的分频比控制信号来将可变分频器110的分频比设定成430倍，于是能获得10.75GHz的振频。
若设定过程中涉及了与欧洲卫星广播相对应的、对9.75GHz和10.6GHz的本振频率做切换的处理，则是由第2分频比设定部来进行分频比设定。分频比设定的动作如下：检波器105先检测是否有来自卫星广播调谐器（未图示）的脉冲信号S101，若无脉冲信号S101，则分频比设定器104向可变分频器110发送与9.75GHz的本振频率相对应的分频比控制信号，若有脉冲信号S101，则分频比设定器104向可变分频器110发送与10.6GHz的本振频率相对应的分频比控制信号。以上虽然以Integer-N型PLL为例进行了说明，但也能采用Fractional-N型PLL。
如上所述，在实施例1中，通过以下两种分频比控制，能实现一种以单一的电路规格来对应世界各国销售地的LNB用半导体集成电路。这两种分频比控制为：通过对分频比设定电压端子101上的端子电压进行设定，来控制可变分频器110的分频比；根据从外部的卫星广播调谐器发来的脉冲信号S101，来控制可变分频器110的分频比。
〔实施例2〕
以下，参照图5、6来说明本发明的半导体集成电路的实施例2。
图5表示的是实施例2的半导体集成电路200的框图，图6表示的是该半导体集成电路200的变形例。以下对结构和动作进行说明。在图5、6中，与实施例1相同的部件，用同一标记来表示。另外，不再对与实施例1相同的部分做重复说明。
图5与图1所示实施例1的区别在于：从电流源114，介由电流镜电路119，向分频比设定电压端子101赋予电位。在此，将电阻115连接在分频比设定电压端子101与基准电位之间，便能与实施例1同样地对分频比设定电压端子101上的电位加以设定。另外，在本实施例中，由于是介由电流镜电路119来向分频比设定电压端子101赋予电位的，因此能如图6所示变形例那样，将分频比设定电压端子101直接连接至电源。在图6所示的变形例中，通过去除图5所示的电阻115，便能将电源电压设定成分频比设定电压端子101上的电压。由此，不但能将对应于分频比设定电压端子101与基准电位间电阻值的电压值，设定成分频比设定电压端子101上的电压，还能将电源电压本身设定成分频比设定电压端子101上的电压。因此能增大电压设定范围，从而能扩大分频比设定部102的分频比设定范围。
〔实施例3〕
以下，参照图7来说明本发明的半导体集成电路的实施例3。
图7表示的是实施例3的半导体集成电路300的框图。图7中，与实施例1、2相同的部件，用同一标记来表示。另外，不再对与实施例1、2相同的部分做重复说明。
图7与图1所示实施例1、及图2所示实施例2的区别在于：在分频比设定电压端子101与AD转换器103之间设有缓冲电路121。通过设置缓冲电路121，能在电路动作上获得如下所述的利点。
当由于某种原因（例如，AD转换器103的一部分发生故障）而导致AD转换器103的输入端阻抗发生极度下降时，分频比设定电压端子101上的电压就会降低成非期望的电压。也就是说，因施加给AD转换器103的输入电压发生了下降，分频比设定器104会按照非期望的分频比设定信号来控制可变分频器110，结果是无法获得期望的本振频率。考虑到这种情况，而隔着输出端阻抗较低的缓冲电路121来驱动AD转换器103，由此能使AD转换器103、分频比设定器104稳定地工作。
〔实施例4〕
以下，参照图8来说明本发明的半导体集成电路的实施例4。
图8表示的是实施例4的半导体集成电路400的框图。图8中，与实施例1、2、3相同的部件，用同一标记来表示。另外，不再对与实施例1、2、3相同的部分做重复说明。
图8与图1所示实施例1、图5所示实施例2、以及图7所示实施例3的区别在于：从分频比设定器104向其他电路122（规定的电路；例如有，对频率22kHz的脉冲信号进行选通的开关电容及带通滤波器等）提供基准频率控制信号S102。通过使用基准频率控制信号S102，能在制造上获得如下所述的利点。
图12表示了分频比设定器104的结构，其包含多路复用器131、132。多路复用器131、132用以执行：与存储器118内存储的多个分频比设定数据做对照的处理。多路复用器131根据来自检波器105的检波输出信号进行判定，从而选出分频比控制信号S133。多路复用器132根据AD转换器103输出的2值化信号，对不受上述分频比控制信号S133以及检波输出信号影响的分频比控制信号S134进行选择。通过上述的方案，选出分频比设定数据，然后向可变分频器110发送与期望的分频比相对应的分频比控制信号。此外，还追加设置有用以输出基准频率控制信号S102的标识（flag）判定电路135。由此，当有任意某个分频比控制信号被输出时，就向其他电路122输出基准频率控制信号S102。
在半导体集成电路中，有多个电路共用同一个内部工作用基准频率的情况。图8中的其他电路122以共用的方式使用基准信号振荡器107的基准频率，就属于上述这种情况。在此，基准信号振荡器107是通过晶体振荡器106来工作的。上述情况下，当晶体振荡器106的频率因某种原因（例如晶体振荡器106发生部分破损）而变得与当初设定的频率不同，从而致使基准频率发生变化时，尽管能借助可变分频器110的分频比设定动作来维持本机振荡器109的期望振频，然而其他电路122却会因变化了的基准频率而发生误动作。
在此，具体以日本国内的BS广播以及110°CS广播的本振频率10.678GHz为例，来加以说明。此时可以将基准信号振荡器107的基准频率设定为19MHz，并由对应于该基准频率19MHz的晶体振荡器106来生成基准信号，且由分频比设定器104将可变分频器110的分频比控制成562倍，如此便能获得期望的本振频率10.678GHz。与此相比，若其他电路122被设定为以25MHz的基准频率来工作，就会因19MHz的基准频率而进行误动作。对此，由分频比设定器104将基准频率控制信号S102提供给其他电路122，从而使其他电路122的工作基准频率变为19MHz，于是其他电路122按照变更后的基准频率进行工作，由此防止发生上述误动作。
像这样，在实施例4中，能配合可变分频器110的分频比设定情况来决定基准信号振荡器107的基准频率，因此能提高晶体振荡器的选用自由度。
（本发明的优选实施方式）
如上所述，本发明的半导体集成电路包含：本机振荡器，其能工作振荡出多种频率；基准信号振荡器，其振荡出规定的基准频率；可变分频器，其将上述本机振荡器的输出信号分频成上述基准频率的n倍。该半导体集成电路的特征为，具备：第1分频比设定部，其根据所被提供的直流电位，来控制上述可变分频器的分频比；第2分频比设定部，其根据是否有脉冲信号的提供，来控制上述可变分频器的分频比；通过上述第1分频比设定部或上述第2分频比设定部对上述可变分频器实施的分频比控制，将上述本机振荡器的振频设定成期望的频率。
另外，本发明的半导体集成电路的又一特征为，上述第1分频比设定部具备：AD转换器，其将上述直流电位转换成2值化信号；存储器，其存储有分频比设定数据；分频比设定器，其根据上述2值化信号和上述分频比设定数据，生成上述可变分频器的分频比控制信号。
另外，本发明的半导体集成电路的又一特征在于为，上述第2分频比设定部包含：检波器，其检测上述脉冲信号；存储器，其存储有分频比设定数据；分频比设定器，其根据上述检波器的检波输出信号和上述分频比设定数据，生成上述可变分频器的分频比控制信号。
另外，本发明的半导体集成电路的又一特征为：上述直流电位介由电流镜电路而提供到上述第1分频比设定部。
另外，本发明的半导体集成电路的又一特征为：上述直流电位介由缓冲电路而提供到上述第1分频比设定部。
另外，本发明的半导体集成电路的又一特征为：上述直流电压，是对应于上述直流电位的提供端与接地电位之间电阻值的电压。
另外，本发明的半导体集成电路的又一特征为：上述分频比设定器随着上述基准频率的改变，而向规定的电路提供基准频率控制信号。
〔产业上的利用可能性〕
如上所述，本发明的半导体集成电路能以简单结构而用在能对应世界各国广播频率的LNB中。另外，能适用于采用有PLL的各种混频方式的半导体集成电路。
权利要求书(按照条约第19条的修改)
1.一种半导体集成电路，
包含：本机振荡器，其能工作振荡出多种频率；基准信号振荡器，其振荡出规定的基准频率；可变分频器，其将所述本机振荡器的输出信号分频成所述基准频率的n倍；
该半导体集成电路的特征在于：
具备：第1分频比设定部，其根据所被提供的直流电位，来控制所述可变分频器的分频比；第2分频比设定部，其根据是否有脉冲信号的提供，来控制所述可变分频器的分频比；
通过所述第1分频比设定部或所述第2分频比设定部对所述可变分频器实施的分频比控制，将所述本机振荡器的振频设定成期望的频率；
所述直流电位介由电流镜电路而提供到所述第1分频比设定部。
2.根据权利要求1所述的半导体集成电路，其特征在于，
所述第1分频比设定部具备：
AD转换器，其将所述直流电位转换成2值化信号；
存储器，其存储有分频比设定数据；
分频比设定器，其根据所述2值化信号和所述分频比设定数据，生成所述可变分频器的分频比控制信号。
3.根据权利要求1所述的半导体集成电路，其特征在于：
所述第2分频比设定部包含：
检波器，其检测所述脉冲信号；
存储器，其存储有分频比设定数据；
分频比设定器，其根据所述检波器的检波输出信号和所述分频比设定数据，生成所述可变分频器的分频比控制信号。
4.根据权利要求2或3所述的半导体集成电路，其特征在于：
所述直流电位介由缓冲电路而提供到所述第1分频比设定部。
5.根据权利要求2～4中任一项所述的半导体集成电路，其特征在于：
所述直流电压，是对应于所述直流电位的提供端与接地电位之间电阻值的电压。
6.根据权利要求2～5中任一项所述的半导体集成电路，其特征在于：
所述分频比设定器随着所述基准频率的改变，而向规定的电路提供基准频率控制信号。
7.根据权利要求1所述的半导体集成电路，其特征在于：
所述脉冲信号由设置在该半导体集成电路外部的调谐器所提供。
8.（删除）
Claims (8)
1.一种半导体集成电路，
包含：本机振荡器，其能工作振荡出多种频率；基准信号振荡器，其振荡出规定的基准频率；可变分频器，其将所述本机振荡器的输出信号分频成所述基准频率的n倍；
该半导体集成电路的特征在于：
具备：第1分频比设定部，其根据所被提供的直流电位，来控制所述可变分频器的分频比；第2分频比设定部，其根据是否有脉冲信号的提供，来控制所述可变分频器的分频比；
通过所述第1分频比设定部或所述第2分频比设定部对所述可变分频器实施的分频比控制，将所述本机振荡器的振频设定成期望的频率；
所述直流电位介由电流镜电路而提供到所述第1分频比设定部。
2.根据权利要求1所述的半导体集成电路，其特征在于，
所述第1分频比设定部具备：
AD转换器，其将所述直流电位转换成2值化信号；
存储器，其存储有分频比设定数据；
分频比设定器，其根据所述2值化信号和所述分频比设定数据，生成所述可变分频器的分频比控制信号。
3.根据权利要求1所述的半导体集成电路，其特征在于：
所述第2分频比设定部包含：
检波器，其检测所述脉冲信号；
存储器，其存储有分频比设定数据；
分频比设定器，其根据所述检波器的检波输出信号和所述分频比设定数据，生成所述可变分频器的分频比控制信号。
4.根据权利要求2或3所述的半导体集成电路，其特征在于：
所述直流电位介由缓冲电路而提供到所述第1分频比设定部。
5.根据权利要求2～4中任一项所述的半导体集成电路，其特征在于：
所述直流电压，是对应于所述直流电位的提供端与接地电位之间电阻值的电压。
6.根据权利要求2～5中任一项所述的半导体集成电路，其特征在于：
所述分频比设定器随着所述基准频率的改变，而向规定的电路提供基准频率控制信号。
7.根据权利要求1所述的半导体集成电路，其特征在于：
所述脉冲信号由设置在该半导体集成电路外部的调谐器所提供。
8.根据权利要求2所述的半导体集成电路，其特征在于，
还具备：
电阻，其一端连接着所述AD转换器的输入端，另一端电接地；
电流源，其输入端连接着电压源，输出端连接着所述AD转换器的输入端。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011011496 | 2011-01-24 | ||
| JP2011-011496 | 2011-01-24 | ||
| JP2011213277A JP4980485B1 (ja) | 2011-01-24 | 2011-09-28 | 半導体集積回路 |
| JP2011-213277 | 2011-09-28 | ||
| PCT/JP2012/050433 WO2012102083A1 (ja) | 2011-01-24 | 2012-01-12 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103262421A true CN103262421A (zh) | 2013-08-21 |
| CN103262421B CN103262421B (zh) | 2015-11-25 |
Family
ID=46580656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280004099.1A Expired - Fee Related CN103262421B (zh) | 2011-01-24 | 2012-01-12 | 半导体集成电路 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP4980485B1 (zh) |
| CN (1) | CN103262421B (zh) |
| DE (1) | DE112012000550B4 (zh) |
| TW (1) | TWI513194B (zh) |
| WO (1) | WO2012102083A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106549667A (zh) * | 2015-09-22 | 2017-03-29 | 大唐半导体设计有限公司 | 数字小数分频器及其分频方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7104684B2 (en) * | 2002-11-29 | 2006-09-12 | Sigmatel, Inc. | On-chip digital thermometer to sense and measure device temperatures |
| US7436227B2 (en) * | 2003-05-02 | 2008-10-14 | Silicon Laboratories Inc. | Dual loop architecture useful for a programmable clock source and clock multiplier applications |
| CN101765968A (zh) * | 2007-09-13 | 2010-06-30 | 株式会社理光 | 半导体设备 |
| JP2010193240A (ja) * | 2009-02-19 | 2010-09-02 | Panasonic Corp | シンセサイザと、これを用いた受信装置及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988844B2 (ja) | 1995-04-25 | 1999-12-13 | シャープ株式会社 | 衛星放送用コンバータのスイッチング回路 |
| JP3595038B2 (ja) * | 1995-08-23 | 2004-12-02 | マスプロ電工株式会社 | 周波数変換装置 |
| JP2001177405A (ja) * | 1997-02-27 | 2001-06-29 | Seiko Epson Corp | 発振装置およびその発振周波数設定方法 |
| JP2003101408A (ja) * | 2001-09-21 | 2003-04-04 | Citizen Watch Co Ltd | 発振器 |
| TW200921325A (en) * | 2007-11-05 | 2009-05-16 | Holtek Semiconductor Inc | Frequency synchronous apparatus and method |
| TWI371923B (en) * | 2009-01-21 | 2012-09-01 | Univ Nat Taiwan | Phase locked loop |
-
2011
- 2011-09-28 JP JP2011213277A patent/JP4980485B1/ja not_active Expired - Fee Related
-
2012
- 2012-01-12 CN CN201280004099.1A patent/CN103262421B/zh not_active Expired - Fee Related
- 2012-01-12 DE DE112012000550.3T patent/DE112012000550B4/de not_active Expired - Fee Related
- 2012-01-12 WO PCT/JP2012/050433 patent/WO2012102083A1/ja active Application Filing
- 2012-01-20 TW TW101102625A patent/TWI513194B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7104684B2 (en) * | 2002-11-29 | 2006-09-12 | Sigmatel, Inc. | On-chip digital thermometer to sense and measure device temperatures |
| US7436227B2 (en) * | 2003-05-02 | 2008-10-14 | Silicon Laboratories Inc. | Dual loop architecture useful for a programmable clock source and clock multiplier applications |
| CN101765968A (zh) * | 2007-09-13 | 2010-06-30 | 株式会社理光 | 半导体设备 |
| JP2010193240A (ja) * | 2009-02-19 | 2010-09-02 | Panasonic Corp | シンセサイザと、これを用いた受信装置及び電子機器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106549667A (zh) * | 2015-09-22 | 2017-03-29 | 大唐半导体设计有限公司 | 数字小数分频器及其分频方法 |
| CN106549667B (zh) * | 2015-09-22 | 2019-11-15 | 大唐半导体设计有限公司 | 数字小数分频器及其分频方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4980485B1 (ja) | 2012-07-18 |
| DE112012000550T5 (de) | 2013-11-21 |
| JP2012170045A (ja) | 2012-09-06 |
| WO2012102083A1 (ja) | 2012-08-02 |
| DE112012000550B4 (de) | 2015-06-25 |
| TWI513194B (zh) | 2015-12-11 |
| TW201236374A (en) | 2012-09-01 |
| CN103262421B (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102487285B (zh) | 无线通信装置 | |
| WO2006012272A1 (en) | Ratiometric clock systems for integrated receivers and associated methods | |
| JP2007013898A (ja) | Ｐｌｌ周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置 | |
| CN101015124B (zh) | Pll频率合成器 | |
| CN105024692A (zh) | 具有双重锁相环的时钟产生电路 | |
| US8766676B2 (en) | Down converter and control method of the same | |
| US8280340B2 (en) | Clock generation for integrated radio frequency receivers | |
| CN103262421A (zh) | 半导体集成电路 | |
| US8869213B2 (en) | Reception device | |
| US20060103474A1 (en) | Oscillator, integrated circuit, and communication apparatus | |
| EP1505731A1 (en) | Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| TWI462468B (zh) | 半導體積體電路 | |
| CN101346886A (zh) | 接收装置和使用其的电子设备 | |
| JP3120973B2 (ja) | ダブルスーパヘテロダイン式受信方法とその受信回路 | |
| CN1148968C (zh) | 数字式调制信号接收机 | |
| WO2009101811A1 (ja) | 受信装置とこれを用いた電子機器 | |
| JP2009273102A (ja) | 周波数変換回路とこれを用いた高周波受信部 | |
| TW201415805A (zh) | 除頻器及具有該除頻器的頻率合成電路 | |
| CN113193867B (zh) | 一种兼容c波段和毫米波频段的本振锁相频率综合器 | |
| JPH08298459A (ja) | 周波数シンセサイザー装置 | |
| JP3479279B2 (ja) | 周波数発生回路 | |
| JP2006339868A (ja) | 地上デジタル放送受信チューナ | |
| JP2001257613A (ja) | 局部発振装置 | |
| JP2004208150A (ja) | 周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151125 Termination date: 20220112 |