CN103262245A - 具有单轴应变鳍的非平面器件及其制造方法 - Google Patents

具有单轴应变鳍的非平面器件及其制造方法 Download PDF

Info

Publication number
CN103262245A
CN103262245A CN2011800573084A CN201180057308A CN103262245A CN 103262245 A CN103262245 A CN 103262245A CN 2011800573084 A CN2011800573084 A CN 2011800573084A CN 201180057308 A CN201180057308 A CN 201180057308A CN 103262245 A CN103262245 A CN 103262245A
Authority
CN
China
Prior art keywords
strain
fin
drain region
active part
percentage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800573084A
Other languages
English (en)
Other versions
CN103262245B (zh
Inventor
S·M·塞亚
R·科特利尔
J·T·卡瓦列罗斯
M·D·贾尔斯
T·加尼
K·J·库恩
M·库恩
N·M·泽利克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103262245A publication Critical patent/CN103262245A/zh
Application granted granted Critical
Publication of CN103262245B publication Critical patent/CN103262245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种方法和根据所述方法制造的器件。所述方法包括：提供包括第一材料的衬底；以及提供包括第二材料的鳍，所述鳍设置在所述衬底上并具有器件有源部分，所述第一材料和所述第二材料在其各自的晶体结构之间呈现晶格失配。提供所述鳍包括：在所述衬底上提供包括所述第二材料的双轴应变膜；并且去除所述双轴应变膜的一部分以由其形成基本上单轴应变的鳍。

Description

具有单轴应变鳍的非平面器件及其制造方法
背景技术
诸如微处理器之类的微电子集成电路包括多达数亿个晶体管。集成电路的速度主要取决于这些晶体管的性能。因此，业界已经开发出诸如非平面晶体管之类的独特的结构，以及应变技术在晶体管内的部件上的用法，以便改善性能。
附图说明
在说明书的结论部分中特别地指出并清楚地要求了本公开内容的主题。根据下文的描述和所附的权利要求，并结合附图，本公开内容的前述和其它特征将更加完全地显现。应当理解的是，附图仅仅描绘了根据本公开内容的一些实施例，并且因此不应当被认为是对其范围的限制。将通过使用附图来更为具体和详细地说明所述公开内容，以便可以更容易地确定本公开内容的优点，其中：
图1是根据一个实施例的多个非平面器件的透视图；
图2a-2c是根据三个单独实施例的晶体管的截面图；
图3是示出了尖端和源极/漏极区域的一个实施例的截面图；
图4是描绘方法实施例的流程图；
图5a和5b示出了包括衬底和其上的应变膜的组件的透视图；
图6a是根据一个示例的曲线图，标绘出在沿电流方向的沟道中的所仿真的平均应力与在SiGe鳍中的Ge百分比之间的关系；以及
图6b是根据另一个示例的曲线图，标绘出迁移率与具有不同的百分比并且因此具有不同的单轴应力水平的SiGe膜的带隙之间的关系。
具体实施方式
在下文详细的描述中参考了附图，所述附图以例证的方式示出了具体实施例，在所述实施例中可以实践所要求的主题。这些实施例被足够详细地描述以便使本领域技术人员能够实施所述主题。应当理解的是，各种实施例虽然不同，但是未必是相互排斥的。例如，在不脱离所要求的主题的精神和范围的情况下，本文中结合一个实施例所描述的特定的特征、结构、或特性可以在其它实施例中实施。此外，应当理解的是，在不脱离所要求的主题的精神和范围的情况下，可以修改在每个公开的实施例内的各个元件的位置或布置。因此，下文详细的描述不应理解为限制用意，所述主题的范围仅由适当解释的所附权利要求以及所附权利要求所涵盖的全范围的等同形式来限定。在附图中，相同的附图标记指的是几个视图中的相同或类似的元件或功能，并且其中描绘的元件未必相互成比例，相反，个别元件可以被放大或缩小，以更易于理解本说明书上下文中的所述元件。
本说明书的实施例涉及微电子器件的制造。在至少一个实施例中，本主题涉及在非平面晶体管的半导体体区中形成隔离结构。
在诸如三栅极晶体管、FinFET、omega-FET和双栅极晶体管之类的非平面晶体管的制造中，非平面半导体体区可以用来形成能够以非常小的栅极长度（例如，小于约30nm）而完全耗尽的晶体管。例如在三栅极晶体管中，半导体体区通常具有形成于体半导体衬底或绝缘体上硅衬底上的带有顶表面和两个相对侧壁的鳍形。栅极电介质可以形成在所述鳍的顶表面和侧壁上，并且栅电极可以形成在所述鳍的顶表面上的栅极电介质上方以及邻近于所述鳍的侧壁上的栅极电介质处。因此，由于栅极电介质和栅电极邻近于所述鳍的三个表面，所以形成三个单独的沟道和栅极。随着三个单独的沟道的形成，当晶体管导通时，所述鳍可以被完全耗尽。
半导体体区通常由含硅材料形成，并且如本领域技术人员将理解的，在含硅材料中引入应变可以增强沟道迁移率。沟道迁移率的增大可以带来的好处包括但不限于：降低电阻、改进效率、增大电流和增大速度。可以通过在其晶体结构中具有晶格失配（例如，不同的晶格常数或尺寸）的材料来在鳍上引入应变。例如，当硅和包括例如锗的应变引入元素的硅合金（其中合金包括硅锗）分别用来形成衬底和鳍时，在硅与硅合金之间的晶格参数中的差异可以使硅合金产生应变。外延生长的应变硅锗是在硅衬底上生长的应变膜的一个示例。也可以根据任意一种公知的方法来提供硅锗膜，所述公知的方法例如为：CVD、PVD、MBE、或任意其它合适的薄膜沉积工艺。
实施例包括任意应变引入元素与半导体材料的合金，所述合金可以导致与衬底材料的晶格失配。因此，这里所述的应变引入“元素”未必局限于来自元素周期表的纯的元素，而是可以包括如上所述的当与半导体材料构成合金时导致晶格失配的任意材料。例如，在衬底由硅制成的情况下，可以使用碳和硅一起来形成SiC合金，与由硅锗带来的压缩应变不同，所述SiC合金可以借助与硅衬底的晶格失配而在所述鳍中导致拉伸应变。例如，可以根据与在以上段落中针对硅锗描述的方法相同的方法在衬底上提供SiC。根据实施例的应变引入元素的其它示例可以包括磷、硼、氮或锡。
图1是根据一个实施例的多个晶体管100的透视图，所述晶体管包括形成于应变鳍上的多个栅极，所述应变鳍形成在衬底上。在本公开内容的实施例中，衬底102可以是单晶硅衬底或绝缘体上硅衬底，其具有一对间隔开的诸如浅沟槽隔离（STI）区域之类的隔离区域104，所述隔离区域104限定了位于其间的衬底有源区域106。然而，衬底102并非必须是单晶硅衬底，也可以是其它类型的衬底，只要衬底材料和鳍材料的选择能带来根据实施例的单轴应变结构。例如，衬底材料可以包括：锗、砷化镓、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓等，其中的任意一种均可以与硅组合。隔离区域104可以通过在衬底102中形成沟槽、且用诸如氧化硅（包括，例如SiO2）之类的电绝缘材料填充所述沟槽来形成。
示出为三栅极晶体管的每个晶体管100包括限定鳍112的半导体体区110，所述半导体体区110邻近于衬底有源区域106形成。鳍112包括在隔离区域104的表面上方延伸的器件有源部分113。器件有源部分113可以具有顶表面114和一对横向相对侧壁，即侧壁116和相对侧壁118。半导体体区110可以由诸如单晶半导体之类的具有与体半导体衬底102不同的晶格常数或尺寸的材料形成，使得半导体体区110具有引入其内的应变。在本公开内容的一个实施例中，半导体衬底102是单晶硅衬底，半导体体区110是单晶硅锗合金。
如图1中进一步示出的，鳍112上方可以形成至少一个栅极132。为了形成三栅极器件，可以通过以下步骤来制造栅极132：在器件有源部分113的顶表面114上或附近和器件有源部分113的一对横向相对侧壁116和118上或附近形成栅极电介质层134、并且在栅极电介质层134上或附近形成栅电极136。对于双栅极器件（未示出），如本领域技术人员将认识到的，栅极电介质层将形成在器件有源部分113的一对横向相对的侧壁116和118上或附近，而顶表面114将被栅极绝缘层覆盖。
栅极电介质层134可以由任意公知的栅极电介质材料形成，包括但不限于：二氧化硅（SiO2）、氮氧化硅（SiOxNy）、氮化硅（Si3N4）和高k电介质材料，如氧化铪、硅氧化铪、氧化镧、镧氧化铝、氧化锆、硅氧化锆、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、钽酸钪铅和铌酸锌铅。如本领域技术人员将理解的，栅极电介质层134可以通过公知的技术来形成，例如，通过诸如化学气相沉积（“CVD”）、物理气相沉积（“PVD”）、原子层沉积（“ALD”）之类的方法沉积栅电极材料，然后，用公知的光刻和蚀刻技术对栅电极材料进行图案化。
如图1中所示，栅电极136可以形成在栅极电介质层134上或附近。如本领域技术人员将理解的，栅电极136可以通过公知的技术来形成，例如，通过诸如化学气相沉积（“CVD”）、物理气相沉积（“PVD”）、原子层沉积（“ALD”）之类的方法沉积栅电极材料，然后，用公知的光刻和蚀刻技术对栅电极材料进行图案化。
图1中的每个三栅极晶体管的“宽度”等于器件有源部分113在侧壁116的高度加上器件有源部分113在顶表面114的宽度加上器件有源部分113在相对侧壁118的高度。在本公开内容的实施方式中，鳍112位于与栅极132基本上正交的方向上。对于双栅极晶体管（未示出），晶体管的“宽度”将等于器件有源部分在每个侧壁上的高度之和。
栅电极136可以由任意合适的栅电极材料形成。在本公开内容的实施例中，栅电极136可以由包括但不限于以下材料的材料形成：多晶硅、钨、钌、钯、铂、钴、镍、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其它金属碳化物、金属氮化物和金属氧化物。如本领域技术人员将理解的，栅电极136可以通过公知的技术来形成，例如，通过均厚沉积栅电极材料，然后，用公知的光刻和蚀刻技术对栅电极材料进行图案化。
仍参考图1，源极区域140和漏极区域142可以形成在栅电极136的相对侧上的鳍的器件有源部分113中。源极和漏极区域可以由相同的导电类型形成，如N型或P型导电性。源极和漏极区域可以具有均匀的掺杂浓度或可以包括不同浓度或掺杂分布的子区域，例如尖端区域（例如，源极/漏极延伸部）。在本公开内容的实施例的一些实施方式中，源极和漏极区域可以具有基本上相同的掺杂浓度和分布，而在其它实施中它们可以不同。根据一个实施例，鳍在源极区域和漏极区域可以包括一材料，该材料在其晶体结构与衬底材料的晶体结构之间呈现晶格失配，所述失配大于在鳍的非-源极-漏极区域的晶体结构与衬底材料的晶体结构之间的晶格失配。以这种方式，源极和漏极区域相较于鳍的其它区域呈现为鳍中的更高应变的区域。源极和漏极区域的更高的晶格失配可以用来增加沟道中的应变，所述应变将进一步改善沟道迁移率。
上文描述的更高的晶格失配可以以多种不同的方式来实现。例如，根据一个实施例，可以在鳍内将设置源极和漏极的位置处限定凹进区域。例如，如本领域技术人员将认识到的，可以对鳍施加蚀刻技术以在鳍中提供凹槽。可以以例如自对准的方式通过将源极/漏极凹槽蚀刻与栅电极叠置体和多栅极器件的间隔体对准来实现对源极漏极凹槽的蚀刻。此后，用于源极和漏极区域的材料可以外延重新生长到凹槽内。用于源极和漏极区域的材料例如可以包括掺杂的材料和/或所包括的应变引入元素的百分比与在鳍的其他部分中的应变引入元素的百分比相同的材料。例如，在鳍材料包括硅锗合金的情况下，源极和漏极凹槽可以用掺杂的硅锗合金重新填充，和/或用锗的百分比与鳍的剩余部分中的锗的百分比相同的硅锗合金来重新填充。如本领域技术人员将认识到的，硅锗可以用例如硼或用任意其它类似的掺杂剂来掺杂。如本领域技术人员将认识到的，在鳍材料包括SiC的情况下，掺杂剂的选择可以包括例如磷。
根据另一个实施例，可以通过离子掺杂的方式将更多的应变引入元素注入鳍的材料中，以便在源极和漏极区域进一步向鳍施加应变，由此避免了在源极和漏极区域中提供凹槽的需要。在这样的情况下，源极和漏极区域将显示比鳍的其它区域更高的掺杂水平。例如，如本领域技术人员将认识到的，掺杂剂可以包括硼或任意其它类似的掺杂剂。根据实施例的掺杂剂的示例可以包括：锗，以增加应变；或硼，以改进阻抗；其它在实施例的范围内的掺杂剂。
下面参考图2a-2c，根据三个实施例示出了晶体管的截面。图2a示出了具有基部111和鳍112的半导体体区110，其中，基部110设置在衬底102和隔离区域104之间，并且其中，所述衬底具有基本上平坦的上表面103。然而，实施例并不限于此。例如，分别如图2b和2c中所示，半导体体区110可以由鳍112构成而没有在衬底102上方延伸的基部（也如图1中所示，图2b是沿着图1中的线II-II的截面）。根据一个实施例，如图2b中所示，衬底102可以具有基本上平坦的上表面103，或者替代地，衬底102可以包括衬底基部105和从衬底基部105延伸的衬底鳍107，半导体体区110的鳍112在衬底鳍107上方延伸。
下面参考图3，示出了沿着图2b的线III-III的截面，额外地示出了第一ILD（中间层电介质）层150、源极和漏极接触部152和154、以及栅极接触部156。也示出了源极区域140和漏极区域142，当然所示的他们的位置可以互换。在所示的实施例中，也示出了尖端区域158和160以及间隔体162和164。根据一些实施例，如上文描述的那样可以相对于源极区域140和漏极区域142提供尖端区域。如本领域技术人员将认识到的，可以以公知的方式来提供所述间隔体。以这种方式，根据实施例的器件可以以公知的方式合并为集成电路的一部分。所述器件例如可以是PMOS器件。
下面参考图4、5a和5b，将描述根据实施例的制造器件的方法。方法实施例包括提供已经发生应变的膜，所述膜随后用作通过例如蚀刻的方式来由其形成应变鳍的基础，当然由应变膜提供鳍的其它方式也在实施例的范围内。
如图4中所见，在框400处的方法实施例包括提供包括诸如硅之类的第一材料的衬底。在框402处，可以提供包括第一材料的衬底。在框404处，可以在衬底上提供双轴应变膜，并且在框406处，可以通过蚀刻双轴应变膜来从双轴应变膜中形成单轴鳍。
更具体地参考图5a和5b，下文将描述示例性的方法实施例。
首先参考图5a，可以先提供硅衬底502，并且在其上生长双轴应变的SiGe膜550。如上所述，所述SiGe膜可以使用CVD、PVD、MBE、或任意其它合适的薄膜沉积工艺来提供。SiGe膜550的厚度可以例如从约25nm至约40nm。更厚的SiGe膜和/或SiGe中的更高的锗百分比通常可能导致晶体内的不希望的位错，所述位错可能导致鳍中的应变下降，而更薄的SiGe可能具有相反的效果。通常，可以注意在不过度限制SiGe膜的厚度的同时避免位错。
如图5b中所见，可以对SiGe膜550进行光刻和蚀刻，以便得到如图所示的鳍512。优选地，在常规方式中，可以使用干法蚀刻来提供鳍，例如在浅沟槽隔离区域的提供中所使用的那样。根据所示实施例的SiGe膜550的蚀刻带来在电流方向CF（即，在鳍的纵向）上的应力的保留，同时在与电流正交的方向（例如，在图5b中所示的方向PCF）上基本上释放应力。
如本领域技术人员将理解的，可以选择应变引入元素的百分比以优化晶体管的性能。例如，在应变引入元素包括锗的情况下，鳍的材料可以有约30%至约70%的锗，并且优选地，约40%至约50%的锗。可选择地，鳍的材料可以在衬底与栅极电介质之间延伸的整个体积中具有恒定的应变引入元素百分比。例如，参考图2a-2c，鳍设置在衬底102与栅极电介质134之间的部分115（即，如图1和2a-2c中所示的限定了沟道135的部分）可以在其整个体积中呈现恒定的锗百分比。此外，该恒定百分比可以应用在鳍的整个体积中。
参考以下的表1，提供了对包含40%锗的SiGe膜进行蚀刻之前和之后所测量的和所仿真的应变平均值的比较。
表1
所测量的平均值的平均值是通过使用实际的和仿真的SiGe膜的拉曼光谱获得的。所述平均值的平均值是通过使用SiGe膜的基于有限元的应力仿真和拉曼光谱测量获得的。如在表1的第一列中所示，蚀刻之后的SiGe膜中的应变小于蚀刻之前的SiGe膜中的应变。表1的第二列涉及用于双轴应变SiGe膜的仿真数据，其与列一中的值密切地相关联，并且表明在蚀刻之后，双轴应变释放为单轴。
下面参考图6a，提供了一曲线图，该曲线图标绘出在沿电流方向的沟道中的所仿真的平均应力与在SiGe鳍中的Ge百分比之间的关系。如图6a中清楚可见的，沿着电流方向在鳍中的应力随着在SiGe鳍材料中的Ge的百分比的增加而增加。所以，根据一些实施例，可以通过增加膜中的Ge的百分比，或通过减少SiGe膜的宽度，或同时通过这两者来获得不同的期望的应力。例如，一种增加诸如图4a的SiGe膜450之类的SiGe膜中的Ge的百分比的方式是使用氧化来减小膜的宽度。以这种方式，在诸如二氧化硅之类的氧化物中的氧将与SiGe膜中的一些硅结合，从而消耗了硅并使剩下的SiGe中具有更高的锗浓度，并且进一步得到比氧化之前更薄的SiGe膜，以这种方式在鳍中进一步引入应变。
下面参考图6b，提供了一曲线图，该曲线图标绘出迁移率与具有不同的百分比并且因此具有不同的单轴应力水平的SiGe膜的带隙之间的关系。圆圈示出不同百分比的膜蚀刻之后得到的单轴应力。曲线图表明，可以通过设计所提供的SiGe膜的应力和Ge百分比来实现各种不同的迁移率和带隙。例如，将预定百分比的锗添加到源极和漏极区域和/或使用其它诸如栅极应变、氮化物盖层之类的应变技术可以用来改变所给定的具有初始锗百分比的SiGe膜的沟道中的应力。
附图和前面的描述给出了实施例的示例。本领域技术人员将理解，可以很好地将所描述的要素中的一个或多个组合到单一的功能要素中。替代地，特定的要素可以分开为多个功能要素。可以将来自一个实施例的要素加入另一个实施例中。例如，本文中描述的工艺的顺序可以改变，并且不限于本文中描述的方式。此外，任意流程图中的动作不需要以所示的顺序实施，也未必需要执行所有的动作。同样地，不依赖于其它动作的那些动作可以与其它动作并行地执行。实施例的范围不由这些具体的示例限制。无论是否在说明书中明确地给出，诸如结构、尺寸和材料使用方面的不同之类的许多变形都是可能的。实施例的范围至少像以下的权利要求所给出的范围那样宽。

Claims (20)

1.一种器件，包括：
衬底，包括第一材料；
单轴应变鳍，包括第二材料，所述鳍设置在所述衬底上并具有器件有源部分；
其中，所述鳍包括第二材料，所述第一材料和所述第二材料在其各自的晶体结构之间呈现晶格失配。
2.根据权利要求1所述的器件，进一步包括：
栅极电介质，位于所述器件有源部分上；
栅电极，位于所述栅极电介质上。
3.根据权利要求1所述的器件，其中，所述第一材料包括硅，且所述第二材料包括合金，所述合金包括硅和应变引入元素。
4.根据权利要求3所述的器件，其中，所述应变引入元素包括锗，且所述第二材料包括硅锗。
5.根据权利要求4所述的器件，其中，所述第二材料包含30%至70%的锗。
6.根据权利要求3所述的器件，其中，所述第二材料在其整个体积中具有基本上恒定的所述应变引入元素与硅的百分比。
7.根据权利要求2所述的器件，进一步包括：
所述器件有源部分包括：
源极区域，邻近于所述栅电极的一侧；
漏极区域，邻近于所述栅电极的与所述一侧相对的另一侧；
其中，所述鳍在所述源极区域和所述漏极区域中的每一个区域处均包括第三材料，所述第三材料在其晶体结构与所述第一材料的晶体结构之间呈现晶格失配，该晶格失配大于所述第二材料与所述第一材料各自的晶体结构之间的晶格失配。
8.根据权利要求7所述的器件，其中，
所述第一材料包括硅；
所述第二材料包括硅与应变引入元素的合金；并且
在所述源极区域和在所述漏极区域的所述第二材料所包含的所述应变引入元素的百分比高于在所述器件有源部分的其它区域的所述第二材料所包含的所述应变引入元素的百分比。
9.根据权利要求8所述的器件，其中，所述源极区域和所述漏极区域包括凹进区域。
10.根据权利要求8所述的器件，其中，所述源极区域和所述漏极区域各自包括注入有Ge离子的区域。
11.一种制造器件的方法，包括：
提供包括第一材料的衬底；
提供包括第二材料的鳍，所述鳍设置在所述衬底上并具有器件有源部分，所述第一材料和所述第二材料在其各自的晶体结构之间呈现晶格失配，其中提供所述鳍包括：
在所述衬底上提供包括所述第二材料的双轴应变膜；以及
去除部分所述双轴应变膜以由其形成基本上单轴应变的鳍。
12.根据权利要求11所述的方法，进一步包括：
在所述器件有源部分上提供栅极电介质；以及
在所述栅极电介质上提供栅电极。
13.根据权利要求11所述的方法，其中，去除包括：将所述双轴应变膜蚀刻为基本上单轴应变的鳍。
14.根据权利要求11所述的方法，其中，所述第一材料包括硅，且所述第二材料包括合金，所述合金包括硅和应变引入元素。
15.根据权利要求14所述的方法，其中，所述应变引入元素包括锗，且所述第二材料包括硅锗。
16.根据权利要求15所述的方法，其中，所述第二材料包含30%至70%的锗。
17.根据权利要求12所述的方法，进一步包括：
在所述器件有源部分中、邻近于所述栅电极的一侧提供源极区域；
在所述器件有源部分中、邻近于所述栅电极的与所述一侧相对的另一侧提供漏极区域；
其中，所述鳍在所述源极区域和所述漏极区域中的每一个区域处包括第三材料，所述第三材料在其晶体结构与所述第一材料的晶体结构之间呈现晶格失配，该晶格失配大于在所述第二材料与所述第一材料各自的晶体结构之间的晶格失配。
18.根据权利要求17所述的方法，其中：
所述第一材料包括硅；
所述第二材料包括硅与应变引入元素的合金；并且
在所述源极区域和在所述漏极区域的所述第二材料所包含的所述应变引入元素的百分比高于在所述鳍的其它区域的所述第二材料所包含的所述应变引入元素的百分比。
19.根据权利要求17所述的方法，其中，提供所述源极区域和提供所述漏极区域均包括：分别在所述栅电极的所述一侧和所述另一侧通过离子掺杂将所述应变引入元素注入所述鳍的所述器件有源部分中，使得所述源极区域和所述漏极区域所包含的所述应变引入元素的百分比高于所述器件有源部分的其它区域所包含的所述应变引入元素的百分比。
20.根据权利要求17所述的方法，其中，提供所述源极区域和提供所述漏极区域均包括：
使所述器件有源部分在所述栅电极的所述一侧和所述另一侧凹进，以便限定各自的凹槽；以及
在所述各自的凹槽内提供所述源极区域和所述漏极区域，使得所述源极区域和所述漏极区域所包含的所述应变引入元素的百分比高于所述器件有源部分的其它区域所包含的所述应变引入元素的百分比。
CN201180057308.4A 2010-09-23 2011-09-19 具有单轴应变鳍的非平面器件及其制造方法 Active CN103262245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/924,232 2010-09-23
US12/924,232 US8558279B2 (en) 2010-09-23 2010-09-23 Non-planar device having uniaxially strained semiconductor body and method of making same
PCT/US2011/052084 WO2012040075A2 (en) 2010-09-23 2011-09-19 Non-planar device having uniaxially strained fin and method of making same

Publications (2)

Publication Number Publication Date
CN103262245A true CN103262245A (zh) 2013-08-21
CN103262245B CN103262245B (zh) 2016-05-25

Family

ID=45869763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180057308.4A Active CN103262245B (zh) 2010-09-23 2011-09-19 具有单轴应变鳍的非平面器件及其制造方法

Country Status (6)

Country Link
US (2) US8558279B2 (zh)
EP (2) EP2619797A4 (zh)
KR (1) KR101470773B1 (zh)
CN (1) CN103262245B (zh)
TW (2) TWI528419B (zh)
WO (1) WO2012040075A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972107A (zh) * 2014-05-05 2014-08-06 清华大学 具有SiGe源漏的FinFET及其形成方法
CN106328538A (zh) * 2015-06-30 2017-01-11 意法半导体公司 自对准硅锗鳍式fet

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558279B2 (en) * 2010-09-23 2013-10-15 Intel Corporation Non-planar device having uniaxially strained semiconductor body and method of making same
CN103107192B (zh) * 2011-11-10 2016-05-18 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN103988308B (zh) 2011-12-09 2016-11-16 英特尔公司 晶体管中的应变补偿
WO2013095376A1 (en) 2011-12-20 2013-06-27 Intel Corporation Strained channel region transistors employing source and drain stressors and systems including the same
US9281378B2 (en) 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US9171925B2 (en) 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8994002B2 (en) 2012-03-16 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having superlattice stressor
US9349837B2 (en) 2012-11-09 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase Fin height in Fin-first process
US9443962B2 (en) 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
KR101983633B1 (ko) 2012-11-30 2019-05-29 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8946063B2 (en) * 2012-11-30 2015-02-03 International Business Machines Corporation Semiconductor device having SSOI substrate with relaxed tensile stress
US8828818B1 (en) 2013-03-13 2014-09-09 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit device with fin transistors having different threshold voltages
US8895381B1 (en) * 2013-08-15 2014-11-25 International Business Machines Corporation Method of co-integration of strained-Si and relaxed Si or strained SiGe FETs on insulator with planar and non-planar architectures
CN105493251A (zh) * 2013-09-27 2016-04-13 英特尔公司 具有多层柔性衬底的非平面半导体器件
WO2015094167A1 (en) * 2013-12-16 2015-06-25 Intel Corporation Nmos and pmos strained devices without relaxed substrates
KR102145881B1 (ko) 2013-12-23 2020-08-19 인텔 코포레이션 이동도 개선된 ｎ-ｍｏｓ를 위한 인장 소스 드레인 ⅲ-ⅴ 트랜지스터들
US9246005B2 (en) * 2014-02-12 2016-01-26 International Business Machines Corporation Stressed channel bulk fin field effect transistor
CN105185712B (zh) * 2014-05-02 2020-09-08 三星电子株式会社 包括鳍式场效应晶体管的集成电路器件及其形成方法
US9343529B2 (en) 2014-09-05 2016-05-17 International Business Machines Corporation Method of formation of germanium nanowires on bulk substrates
US9450093B2 (en) 2014-10-15 2016-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device structure and manufacturing method thereof
US10032912B2 (en) 2014-12-31 2018-07-24 Stmicroelectronics, Inc. Semiconductor integrated structure having an epitaxial SiGe layer extending from silicon-containing regions formed between segments of oxide regions
US9899268B2 (en) 2015-03-11 2018-02-20 Globalfoundries Inc. Cap layer for spacer-constrained epitaxially grown material on fins of a FinFET device
US9343300B1 (en) 2015-04-15 2016-05-17 Globalfoundries Inc. Methods of forming source/drain regions for a PMOS transistor device with a germanium-containing channel region
KR102251061B1 (ko) 2015-05-04 2021-05-14 삼성전자주식회사 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법
US10084085B2 (en) * 2015-06-11 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same
US9679899B2 (en) 2015-08-24 2017-06-13 Stmicroelectronics, Inc. Co-integration of tensile silicon and compressive silicon germanium
US9548386B1 (en) 2015-08-31 2017-01-17 International Business Machines Corporation Structure and method for compressively strained silicon germanium fins for pFET devices and tensily strained silicon fins for nFET devices
US9825036B2 (en) 2016-02-23 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for semiconductor device
US9634142B1 (en) 2016-03-22 2017-04-25 Globalfoundries Inc. Method for improving boron diffusion in a germanium-rich fin through germanium concentration reduction in fin S/D regions by thermal mixing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093154A1 (en) * 2003-07-25 2005-05-05 Interuniversitair Microelektronica Centrum (Imec Vzw) Multiple gate semiconductor device and method for forming same
US20060266996A1 (en) * 2005-05-31 2006-11-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN1914722A (zh) * 2004-03-31 2007-02-14 国际商业机器公司 制作应变绝缘体上硅结构的方法及用此方法形成的绝缘体上硅结构
US20070221956A1 (en) * 2006-03-23 2007-09-27 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US20080113476A1 (en) * 2006-03-28 2008-05-15 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
CN101202288A (zh) * 2006-12-08 2008-06-18 株式会社东芝 半导体器件及其制造方法
US20090085027A1 (en) * 2007-09-29 2009-04-02 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by ge confinement method
CN101517717A (zh) * 2006-09-18 2009-08-26 英特尔公司 具有相容电介质层的有源区域

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1602125B1 (en) * 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US20040262683A1 (en) * 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
US20050095763A1 (en) 2003-10-29 2005-05-05 Samavedam Srikanth B. Method of forming an NMOS transistor and structure thereof
US7569443B2 (en) 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
FR2898214B1 (fr) 2006-03-01 2008-05-16 Commissariat Energie Atomique MICROSTRUCTURE POUR LA FORMATION D'UN SUBSTRAT EN SILICIUM ET GERMANIUM SUR ISOLANT ET DE TYPE Si1-xGex
US7566605B2 (en) * 2006-03-31 2009-07-28 Intel Corporation Epitaxial silicon germanium for reduced contact resistance in field-effect transistors
JP4960007B2 (ja) * 2006-04-26 2012-06-27 株式会社東芝 半導体装置及び半導体装置の製造方法
US7629603B2 (en) * 2006-06-09 2009-12-08 Intel Corporation Strain-inducing semiconductor regions
US8946811B2 (en) * 2006-07-10 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Body-tied, strained-channel multi-gate device and methods of manufacturing same
FR2905197B1 (fr) 2006-08-25 2008-12-19 Commissariat Energie Atomique Procede de realisation d'un dispositif comportant une structure dotee d'un ou plusieurs micro-fils ou nano-fils a base d'un compose de si et de ge, par condensation germanium.
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US8017463B2 (en) 2006-12-29 2011-09-13 Intel Corporation Expitaxial fabrication of fins for FinFET devices
US7569869B2 (en) * 2007-03-29 2009-08-04 Intel Corporation Transistor having tensile strained channel and system including same
US20090001415A1 (en) * 2007-06-30 2009-01-01 Nick Lindert Multi-gate transistor with strained body
DE102007052053B4 (de) * 2007-10-31 2012-02-02 Advanced Micro Devices, Inc. Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
US20090152589A1 (en) * 2007-12-17 2009-06-18 Titash Rakshit Systems And Methods To Increase Uniaxial Compressive Stress In Tri-Gate Transistors
US20090173967A1 (en) * 2008-01-04 2009-07-09 International Business Machines Corporation Strained-channel fet comprising twist-bonded semiconductor layer
US7842982B2 (en) * 2008-01-29 2010-11-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7776699B2 (en) * 2008-02-05 2010-08-17 Chartered Semiconductor Manufacturing, Ltd. Strained channel transistor structure and method
JP5159413B2 (ja) * 2008-04-24 2013-03-06 株式会社東芝 半導体装置及びその製造方法
DE102009015748B4 (de) * 2009-03-31 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
US8030144B2 (en) * 2009-10-09 2011-10-04 Globalfoundries Inc. Semiconductor device with stressed fin sections, and related fabrication methods
DE102009046246B4 (de) * 2009-10-30 2012-04-12 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellverfahren und Halbleiterbauelement mit Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage global verformter Halbleiterbasisschichten
US20110147840A1 (en) * 2009-12-23 2011-06-23 Cea Stephen M Wrap-around contacts for finfet and tri-gate devices
US8313999B2 (en) * 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
US8169025B2 (en) * 2010-01-19 2012-05-01 International Business Machines Corporation Strained CMOS device, circuit and method of fabrication
US8399314B2 (en) * 2010-03-25 2013-03-19 International Business Machines Corporation p-FET with a strained nanowire channel and embedded SiGe source and drain stressors
DE102010038742B4 (de) * 2010-07-30 2016-01-21 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
US8558279B2 (en) * 2010-09-23 2013-10-15 Intel Corporation Non-planar device having uniaxially strained semiconductor body and method of making same
US8575653B2 (en) * 2010-09-24 2013-11-05 Intel Corporation Non-planar quantum well device having interfacial layer and method of forming same
US8367498B2 (en) * 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9257559B2 (en) * 2014-01-15 2016-02-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093154A1 (en) * 2003-07-25 2005-05-05 Interuniversitair Microelektronica Centrum (Imec Vzw) Multiple gate semiconductor device and method for forming same
CN1914722A (zh) * 2004-03-31 2007-02-14 国际商业机器公司 制作应变绝缘体上硅结构的方法及用此方法形成的绝缘体上硅结构
US20060266996A1 (en) * 2005-05-31 2006-11-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20070221956A1 (en) * 2006-03-23 2007-09-27 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US20080113476A1 (en) * 2006-03-28 2008-05-15 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
CN101517717A (zh) * 2006-09-18 2009-08-26 英特尔公司 具有相容电介质层的有源区域
CN101202288A (zh) * 2006-12-08 2008-06-18 株式会社东芝 半导体器件及其制造方法
US20090085027A1 (en) * 2007-09-29 2009-04-02 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by ge confinement method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972107A (zh) * 2014-05-05 2014-08-06 清华大学 具有SiGe源漏的FinFET及其形成方法
CN106328538A (zh) * 2015-06-30 2017-01-11 意法半导体公司 自对准硅锗鳍式fet
CN106328538B (zh) * 2015-06-30 2019-07-02 意法半导体公司 自对准硅锗鳍式fet
CN110265302A (zh) * 2015-06-30 2019-09-20 意法半导体公司 自对准硅锗鳍式fet

Also Published As

Publication number Publication date
WO2012040075A2 (en) 2012-03-29
CN103262245B (zh) 2016-05-25
TWI528419B (zh) 2016-04-01
TWI479542B (zh) 2015-04-01
EP4040503A1 (en) 2022-08-10
EP2619797A4 (en) 2016-04-06
US8558279B2 (en) 2013-10-15
US20120074464A1 (en) 2012-03-29
KR101470773B1 (ko) 2014-12-08
US9680013B2 (en) 2017-06-13
US20140070273A1 (en) 2014-03-13
EP2619797A2 (en) 2013-07-31
KR20130057487A (ko) 2013-05-31
WO2012040075A3 (en) 2012-06-07
TW201232620A (en) 2012-08-01
TW201530620A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
CN103262245B (zh) 具有单轴应变鳍的非平面器件及其制造方法
US7154118B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US8487348B2 (en) Methods and apparatus to reduce layout based strain variations in non-planar transistor structures
US20090001415A1 (en) Multi-gate transistor with strained body
US20110147840A1 (en) Wrap-around contacts for finfet and tri-gate devices
JP2015159339A (ja) 金属ゲートとストレッサーを有するゲルマニウムフィンｆｅｔ
CN103579295B (zh) 半导体器件及其制造方法
TW200910470A (en) Enhanced hole mobility p-type JFET and fabrication method therefor
US10720503B2 (en) Method for manufacturing semiconductor device
US20240096882A1 (en) Nanostructure with various widths
CN103325787A (zh) Cmos器件及其制造方法
US9034715B2 (en) Method and structure for dielectric isolation in a fin field effect transistor
US20190074250A1 (en) Semiconductor device and method of fabricating the same
US20130105818A1 (en) Mosfet with thin semiconductor channel and embedded stressor with enhanced junction isolation and method of fabrication
US9356136B2 (en) Engineered source/drain region for n-Type MOSFET
TW202240892A (zh) 半導體元件
CN116705796A (zh) 一种纵向堆叠的栅极自对准hvtfet集成电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant