CN103258751A - 制造半导体器件的方法和制造电子组合件的方法 - Google Patents

制造半导体器件的方法和制造电子组合件的方法 Download PDF

Info

Publication number
CN103258751A
CN103258751A CN2013100449904A CN201310044990A CN103258751A CN 103258751 A CN103258751 A CN 103258751A CN 2013100449904 A CN2013100449904 A CN 2013100449904A CN 201310044990 A CN201310044990 A CN 201310044990A CN 103258751 A CN103258751 A CN 103258751A
Authority
CN
China
Prior art keywords
adhesive layer
substrate
semiconductor element
layer
resin bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100449904A
Other languages
English (en)
Other versions
CN103258751B (zh
Inventor
谷元昭
石月义克
佐佐木伸也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103258751A publication Critical patent/CN103258751A/zh
Application granted granted Critical
Publication of CN103258751B publication Critical patent/CN103258751B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

本发明提供了制造半导体器件的方法和制造电子组合件的方法。制造半导体器件的方法包括：在支承体上设置粘合层；在粘合层上设置半导体元件；在其上设置有半导体元件的粘合层上设置树脂层，并且在粘合层上形成衬底，该衬底包括半导体元件和树脂层；以及从粘合层移除衬底，其中粘合层在移除衬底的方向上的粘附力小于粘合层在形成衬底的平面方向上的粘附力。

Description

制造半导体器件的方法和制造电子组合件的方法
技术领域
此处的实施方案涉及制造半导体器件的方法，并且还涉及制造电子组合件的方法。
背景技术
晶片级封装件(WLP)被认为是包括半导体元件(如裸芯片)的半导体封装件(半导体器件)的实例。WLP也被称为晶片级芯片尺寸封装件(WL-CSP)或晶片-芯片尺寸封装件(W-CSP)。WLP使在裸芯片的端部处的端子能够重定位在芯片区域中，也就是说，能够被扇入。鉴于端子仅在芯片区域中的重定位因每裸芯片的端子的数目的增加而已经变得困难的情况，使端子能够重定位在芯片区域外(也就是说，能够被扇出)的WLP也已经得到发展。
在已知的技术中，以如下方法来制造这样的半导体封装件：将半导体元件接合至设置在支承体上的粘合层如粘合片，利用树脂来密封半导体元件以形成仿真晶片，并且从粘合层移除仿真晶片。为了从粘合层移除仿真晶片，通过例如紫外辐射、化学处理或热处理来降低粘合层的粘附力。当从粘合层移除了仿真晶片时，在仿真晶片中形成布线层，并且将仿真晶片切片成单切的半导体封装件。
在已知的用于树脂密封的相关领域技术中，使用包括上部和下部模头的模具，其中下部模头具有不规则结构和顶出销。不规则结构形成在下部模头的表面中以抑制密封封装件的粘附，顶出销用于将封装件从模具中移除。
相关领域的实例包括如下专利文献：
美国专利第7202107B2号的描述；
日本专利第4403631号；
日本公开特许公报第2011-134811号；以及
日本公开特许公报第2000-133666号。
在如上所述的技术中，其中从粘合层移除已形成在粘合层上的仿真晶片(衬底)的技术是可用的，其中通过对粘合层实施紫外辐射、化学处理或热处理处理来减小粘合层的粘附力。
然而，其粘附力如上所述被减小的这种粘合层难以再使用。因此，每当形成虚拟晶片时就要替换待使用的粘合层，从而阻碍减少制造半导体器件(半导体封装件)所使用的时间和成本。而且，使用如此制造的半导体器件可增加电子组合件的成本。
发明内容
在一个方面中，实施方案提供一种减少时间和成本的半导体器件的制造方法。
根据本发明的一个方面，制造半导体器件的方法包括：在支承体上设置粘合层；在粘合层上设置半导体元件；在其上设置有半导体元件的粘合层上设置树脂层，并且在粘合层上形成衬底，该衬底包括半导体元件和树脂层；以及从粘合层移除衬底，其中粘合层的在移除衬底的方向上的粘附力小于粘合层在形成衬底的平面方向上的粘附力。
借助于在权利要求中所具体指出的要素和组合，将实现并获得本发明的目的和优点。
应当理解，前面的一般性描述和下面的详细描述两者均是示例性和说明性的，而不限制所要求保护的本发明。
附图说明
图1A至图1E示出制造半导体器件的方法的一个实例；
图2是制造半导体器件过程的第一说明性视图；
图3是制造半导体器件过程的第二说明性视图；
图4A和图4B各自示出支承体的结构的实例；
图5A和图5B示出支持体和粘合层的结构的一个实例；
图6是粘合层的结构的一个实例的第一视图；
图7是粘合层的结构的一个实例的第二视图；
图8A和图8B是形成粘合层的方法的一个实例的第一视图；
图9A和图9B是形成粘合层的方法的一个实例的第二视图；
图10A至图10E示出制造半导体器件的方法的另一实例；
图11是制造半导体器件的过程的一个实例的第一视图；
图12是制造半导体器件的过程的一个实例的第二视图；
图13是制造半导体器件的过程的一个实例的第三视图；
图14是制造半导体器件的过程的一个实例的第四视图；
图15是制造半导体器件的过程的一个实例的第五视图；
图16是制造半导体器件的过程的一个实例的第六视图；
图17A至图17E是制造半导体器件的过程的一个实例的第七视图；以及
图18示出电子组合件的一个实例。
具体实施方式
图1A至图1E示出制造半导体器件的方法的一个实例。在图1A至图1E中，图1A是示出设置粘合层的过程的一个实例的主要部分的示意性截面图。图1B是示出设置半导体元件的过程的一个实例的主要部分的示意性截面图。图1C是示出设置树脂层(形成仿真晶片)的过程的一个实例的主要部分的示意性截面图。1D是示出移除仿真晶片的一个过程的实例的主要部分的示意性截面图。图1E示出固化树脂层的过程的一个实例的主要部分的示意性截面图。图2和图3是制造半导体器件的过程的说明性视图。图2是移除仿真晶片的过程的一个实例的示意性立体图，以及图3是仿真晶片的一个实例的示意性立体图。
在半导体器件的制造中，如图1A所示，最初在支承体10上设置粘合层20。作为本文的一个实例，使用具有通孔11的支承体10，其中通孔11形成在支承体10中的特定位置处。形成通孔11以在从粘合层20移除仿真晶片50时通过通孔11向仿真晶片50施加外力，这将在后面描述。在这样的支承体10上设置粘合层20。粘合层20等的细节将在后面描述。
在已经在支承体10上设置粘合层20之后，如图1B所示，在已经设置在支承体10上的粘合层20上设置作为电子部件的半导体元件30，其中设置有电极31的表面(电极表面)30a面向粘合层20侧。虽然在图1B中示出单个半导体元件30，但是设置在粘合层20上的半导体元件30的数目不限于一个。以与图1B中所示的方式类似的方式，可以在粘合层20上的相应特定位置处设置多个半导体元件30，其中各自的电极表面30a面向粘合层20侧。
在已经在粘合层20上设置半导体元件30之后，在粘合层20上设置树脂层40，如图1C所示。树脂层40通过例如模制而设置在粘合层20上。或者，树脂层40可以通过将树脂注入到围绕半导体元件30的框中而设置在粘合层20上。设置在粘合层20上的树脂层40通过暴露于热、紫外辐射等而被固化。因此，树脂层40被设置在粘合层20上，从而形成仿真晶片(衬底)50，其包括在粘合层20上的半导体元件30和密封半导体元件30的树脂层40。
树脂层40不必在此阶段被完全固化。如后面将要描述的那样，将树脂层40固化到如下程度就已足够：在此程度下，使得能够以保持摇摆的状态来处理从粘合层20移除仿真晶片50。
根据粘合层20和树脂层40的材料的性能来设置在此阶段固化树脂层40所处的条件(温度、紫外线辐射等)，使得粘合层20的粘附力被保持。或者，根据树脂层40的材料的性能和固化树脂层40时所处的条件来设置粘合层20的材料。
接下来，如图1D和图2所示，将形成在粘合层20上的仿真晶片50从粘合层20移除，并且与粘合层20和支承体10分离。在此实施例中，通过经由形成在支承体10中的通孔11所施加的外力来从粘合层20移除仿真晶片50。例如，将构件(如销)朝向粘合层20侧插入到支承体10的通孔11中，使得构件压迫仿真晶片50(通过构件来向上推动仿真晶片50，其中粘合层20位于仿真晶片50和构件之间)，从而将仿真晶片50从粘合层20移除。在仿真晶片50的已经从其移除粘合层20的表面上露出半导体元件30的电极表面30a。
接下来，通过加热、紫外辐射等来进一步固化已从粘合层20移除的仿真晶片50的树脂层40。因此，如图1E和图3所示的仿真晶片50形成为使其树脂层40完全固化。图3示意性地示出仿真晶片50的表面侧，在仿真晶片50包括多个半导体元件30的情况下(在以图1B中示出的过程在粘合层20上设置有多个半导体元件30的情况下)，该表面是已经从其移除粘合层20的表面。在图3中，略去对每个半导体元件30的电极31的描述。
在如上所述形成的仿真晶片50的表面中形成布线层(再布线层)，该表面是已从其移除粘合层20的表面，即半导体元件30的电极表面30a在其上露出的表面。布线层包括电连接至半导体元件30的电极31的导电部分(通路孔(via)、布线等)。在形成布线层之后，在半导体元件30周围的区域中切割树脂层40和布线层，从而单切包括半导体元件30的半导体器件(半导体封装件)。
接下来，将更详细地描述如上所述的制造半导体器件的方法。
首先，描述其上设置有粘合层20的支承体10。
支承体10可以使用由诸如金属、玻璃、印刷电路板和陶瓷等材料制成的衬底。为了在支承体10中形成如上所述的通孔11，可以通过蚀刻、冲压、钻孔等形成通孔11。可以根据支承体10的材料来选择用于形成通孔11的方法。
图4A和图4B是支承体的结构的一个实例的立体图，所述视图各自示出具有通孔的支承体的一个实例。
如上所述，形成通孔11是为了在移除形成在粘合层20(其在支承体10上)上的仿真晶片50时，向仿真晶片50施加外力(利用构件如销来压迫)。通孔11的直径被确定为使得允许插入施加这样的外力的构件。
如图4A和图4B所示，在支承体10的区域51中形成有通孔11，区域51是如下区域：在该区域上以粘合层20介于中间的形式而形成有仿真晶片50。通孔11优选地形成在区域51中，至少在区域51的外周部处。图4A示出其中通孔11形成在区域51的外周部的四个位置处的一个实例。图4B示出其中通孔11形成在区域51的外周部的四个位置处以及区域51的中心位置处的一个实例。在如上所述通孔11至少形成在区域51的外周部中的情况下，仿真晶片50的移除在外周部处开始，其中通过通孔11向仿真晶片50施加外力。因此，与通孔11例如仅形成在区域51的中心部中的情况相比，容易移除仿真晶片50。
此外，通孔11优选地形成在其上形成有仿真晶片50的区域51中，使得通孔11的位置并不对应于如下区域：在该区域中以粘合层20介于中间的形式而设置有半导体元件30。在通孔11形成在与其中设置有半导体元件30的区域相对应的位置处的情况下，存在半导体元件30被损坏的可能性，原因是在以后通过构件如销来压迫仿真晶片50时施加至半导体元件30的外力会增加。
粘合层20设置在其中在多个特定位置处形成有具有特定尺寸的通孔11的支承体10上。
通孔11的数目不限于在上述实施例中所描述的数目。而且在上述实施例中，在支承体10中形成多个通孔11。或者，通孔11可以形成在支承体10的单一位置处，并且可以通过利用通孔11来从粘合层20移除仿真晶片50。当通孔11如此形成在单一位置处时，通孔11优选地形成在例如如上所述的在其上形成有仿真晶片50的区域51的外周部中。
另外，在上述实施例中，制备具有通孔11的支承体10并且在支承体10上设置粘合层20。或者，可以在粘合层20中形成与支承体10的通孔11连通的通孔。
图5A和图5B示出支承体和粘合层的结构的一个实例。图5A是示出支承体和粘合层的一个实例的示意性截面图。图5B是示出支承体和粘合层的一个实例的示意性立体图。
如图5A和图5B所示，粘合层20可以具有形成在与支承体10的通孔11相对应的位置处的通孔21。通过在支承体10上设置具有这样的通孔21的粘合层20，并且通过彼此连通的通孔11和通孔21来向仿真晶片50施加外力，实现了从粘合层20移除仿真晶片50。
通过如下方式来获得如上所述的粘合层20和支承体10的堆叠体：例如，在具有通孔11的支承体10上设置粘合层20，其中粘合层20的与支承体10的通孔11相对应的部分是中空的，同时通孔11和相对应的通孔21彼此对齐。或者，可以在不具有通孔11的支承体10上设置不具有通孔21的粘合层20，并且可以通过对支承体10和粘合层20的堆叠体进行冲压、钻孔或另外的方法来与通孔21一起形成通孔11。
接下来，描述设置在支承体10上的粘合层20。
粘合层20可以由环氧树脂、丙烯酸树脂、聚酰亚胺树脂、聚硅氧烷树脂、硅树脂、或聚氨酯树脂、或包括这些树脂材料中的至少一种的材料形成。可以通过将由上述材料形成的膜(粘合膜)附着到支承体10上来将粘合层20设置在支承体10上。或者，可以通过使用旋涂法、喷涂法、印刷等将上述材料施加到支承体10而将粘合层20设置在支承体10上。
粘合层20被制成具有以下特性：在其平面方向(在图1A至图1E中的方向S)上，粘合层20能够抑制设置在粘合层20上的半导体元件30与粘合层20的未对准，并且使得半导体元件30能够粘附到粘合层20上直到仿真晶片50被移除；以及在移除仿真晶片50的方向上(图1A至图1E中的方向T)，粘合层20能够使仿真晶片50容易被移除。这样，粘合层20使用如下层：该层在移除仿真晶片50的方向T上的粘附力小于该层在形成仿真晶片50的平面方向S上的粘附力。
利用这样的粘合层20，从在粘合层20上设置半导体元件30和树脂层40以形成仿真晶片50的时刻到从粘合层20上移除仿真晶片50的时刻(图1B至图1D)，均会抑制半导体元件30在S方向上的未对准。
当在粘合层20上形成仿真晶片50时，例如固化所设置的树脂层40以密封半导体元件30则可能会导致树脂层40收缩。如果由于树脂层40的固化引起的树脂层40的收缩导致半导体元件30在S方向上的未对准，在稍后当在仿真晶片50上形成布线层时，布线层的布线和通路孔与半导体元件30之间的电气连接可能会变得有缺陷。此外，在一些情况下，期望采用例如以下措施：根据半导体元件30的未对准来变化形成布线和通路孔时所处的条件，例如使用光刻技术形成布线和通路孔时的图案化和所使用的掩模的条件。
相反地，通过使用如上述的粘合层20，即使树脂层40由于其固化而收缩，也可以有效地抑制半导体元件30沿着方向S在粘合层20上的未对准。这使得随后在一定的条件下能够精确地形成布线层。
粘合层20具有如下特性：其中，粘合层20在移除仿真晶片50的方向T上的粘附力小于粘合层20在方向S上的粘附力。这使得在已经通过在粘合层20上设置半导体元件30和树脂层40而形成仿真晶片50之后，能够容易地从粘合层20移除仿真晶片50。当移除仿真晶片50时，不一定需要施加大的外力。甚至利用相对小的外力，也可以在仿真晶片50和粘合层20之间形成间隙，并且可以从该间隙开始从粘合层20容易地移除仿真晶片50。
作为用于从粘合层上移除已经形成在该粘合层上的仿真晶片的技术的一个实例，存在如下技术：在该技术中，通过对粘合层进行紫外辐射、化学处理、热处理等来减小粘合层的粘附力，以移除仿真晶片。然而，在如上所述已经通过紫外辐射、化学处理、热处理等来减小粘合层的粘附力之后，粘合层会变得难以再使用。出于此原因，当使用这种技术时，每次形成仿真晶片时，丢弃已经被用过并且其粘附力已经减小的粘合层，并且使用新的粘合层替换所述粘合层。如上所述的粘合层不可再重复使用的事实导致仿真晶片的成本增加，并且因此导致由仿真晶片形成的半导体封装件的成本增加。
相反地，上述粘合层20具有如下特性：其中，粘合层20在移除仿真晶片50的方向T上的粘附力相对地小。这使得能够从粘合层20移除仿真晶片50而不用进行紫外辐射、化学处理、热处理或减小粘合层20的粘附力的其它处理。
因为粘合层20不经受降低其粘附力的处理，所以在新形成另一仿真晶片50时，粘合层20可以再使用。也就是说，如图1A至图1D所示，最初在支承体10上的粘合层20上设置半导体元件30，设置树脂层40以形成第一仿真晶片50，以及从粘合层20移除已形成的第一仿真晶片50。此后，在已经从其移除第一仿真晶片50的粘合层20上设置另一半导体元件30，并且设置另一树脂层40以形成第二仿真晶片50。以类似的方式，可以将已经从其移除仿真晶片50的粘合层20用于形成第三仿真晶片50。
因此，使得粘合层20在移除仿真晶片50的方向T上的粘附力小于粘合层20在形成仿真晶片50的平面方向S上的粘附力。这使得能够从粘合层20移除仿真晶片50而不用进行紫外辐射、化学处理、热处理或减小粘合层20的粘附力的其它处理。因此，粘合层20可再使用。结果，可以降低每次形成仿真晶片50时替换支承体10上的粘合层20的次数，并且可以实现仿真晶片和半导体封装件的成本降低。
如上所述的粘合层20是如下层：该层在移除仿真晶片50的方向T上的粘附力小于该层在形成仿真晶片50的平面方向S上的粘附力。这样可以使用具有如图6和图7所示的结构(其在下面描述)的粘合层20。
图6和7各自示出粘合层的结构的一个实例。图6是粘合层的一个实例的主要部分的示意性截面图，以及图7是粘合层的另一实例的主要部分的示意性截面图。
在这里，例如如图6所示，在粘合层20的表面上形成不规则结构22，在粘合层20上设置半导体元件30和树脂层40以形成仿真晶片50。作为不规则结构22的布置，例如，不规则结构22的突起可以是分散的，突起可以沿着彼此平行的线布置，或者突起可以沿着在长度和宽度方向上的平行线布置，以形成网格形状。
或者，粘合层20具有例如如图7所示的在其表面中的多个凹坑状的不规则结构23，该表面是在其上形成有仿真晶片50的表面。凹坑形状的不规则结构23具有：凹部23a，凹部23a中的每一个以凹坑形状凹进；以及突起23b，突起23b中的每一个围绕相应的的一个凹部23a。为了便于描述，图7中一个凹部23a由环形突起23b围绕。然而，突起23b不一定具有环形形状。
通过使用具有这样的不规则结构22或23的粘合层，抑制了设置在粘合层20上的半导体元件30在方向S上的未对准，并且容易移除在粘合层20上形成的仿真晶片50。
为了实现这样的特性，围绕凹坑形状不规则结构23中以凹坑形状凹进的相应凹部23a的突起23b的直径D优选地设置在例如从0.1μm到10μm的范围内。突起23b的高度H优选地在设置在从0.2nm到1000nm的范围内。为了形成这样的不规则结构23，可以使用诸如纳米压印、等离子处理、干法蚀刻以及湿法蚀刻等的技术。
图8A至图9B示出形成粘合层的方法的实例。具体地，图8A至图9B示出形成粘合层的不规则结构的过程的主要部分的示意性截面图。
当通过例如纳米压印形成粘合层20的凹坑形状不规则结构23时，如图8所示，制备设置有与粘合层20的不规则结构23相对应的不规则结构110的模具100。也就是说，制备具有如下结构的模具100：突起110a，其设置为与粘合层20的凹部23a相对应；以及凹部110b，其设置为与粘合层20的突起23b相对应。上述的模具100被压靠至设置在支承体10上的层20a，层20a由呈现出用于粘合层20的粘合特性的特定材料形成。通过这样做，获得如图8B所示的具有分别与模具100突起110a和凹部110b相对应的的凹部23a和突起23b的粘合层20。
或者，存在通过利用等离子体处理来形成粘合层20的凹坑形状不规则结构23的另一种方法，如图9所示。在该方法中，如图9A所示的层20b通过例如在支承体10上设置混合物形成。该混合物通过将丙烯酸树脂填料20ba与基体材料20bb混合而形成，所述丙烯酸树脂填料20ba由具有100nm至500nm的平均粒径的颗粒制成，所述基体材料20bb包含呈现出粘合特性的聚酰亚胺树脂或环氧树脂。利用例如氧等离子体120来使层20b的表面经受处理。此时，由于丙烯酸树脂填料20ba的蚀刻速率高于包括环氧树脂或聚酰亚胺树脂的基体材料20bb的蚀刻速率，所以在层20b表面上的丙烯酸树脂填料20ba的颗粒被选择性地移除。结果，如图9B所示，在丙烯酸树脂填料20ba的颗粒已被选择性移除的部分中形成凹部23a。因此，获得具有形成在其中的凹坑形状不规则结构23的粘合层20。
在如图9A和图9B所示的方法中可用于形成粘合层20的材料的组合并不限定于上述实施例。作为以上描述中的一个实例，通过使用等离子体处理来形成不规则结构23。或者，可以通过利用干法蚀刻或湿法蚀刻的选择性刻蚀代替等离子体处理来形成不规则结构23。
利用如上所述的粘合层20，在移除仿真晶片50的方向T上的粘附力可以设置为等于或小于400gf/cm。此外，在形成仿真晶片50的平面方向S上的粘附力可以等于或大于1kgf/cm2(在粘合层20上布置被切成长度为5mm、宽度为5mm并且厚度为0.5mm的硅芯片，使用晶片切片强度测试仪来测量在平面方向S上的粘附力)。
接下来，描述设置在粘合层20上的半导体元件30和树脂层40。
半导体元件30可以使用裸芯片如大规模集成(LSI)芯片。要使用的半导体元件30的厚度例如为0.1mm至0.7mm。
树脂层40用于密封半导体元件30，并且可以使用多种非导电性密封树脂材料中的一种。树脂层40可以包括非导电性填料。通过使用如上所述的粘合层20，可以有效地抑制半导体元件30沿着平面方向S在粘合层20上的未对准，甚至当设置并固化这样的树脂层40以形成仿真晶片50时也是如此。设置在粘合层20上的树脂层40的厚度被设置成使得例如树脂层40形成为直到其比设置在粘合层20上的半导体元件30的上表面距离粘合层20远例如等于或大于0.1mm的水平。
或者，仿真晶片50的树脂层40的厚度可以与半导体元件30的厚度相同或基本上相同，也就是说，半导体元件30的在与电极表面30a侧(后表面)相反的一侧上的表面可以从树脂层40中露出。在这种情况下，最初可以在支承体10上的粘合层20上设置树脂层40，使得半导体元件30被覆盖以形成仿真晶片50，并且其后，可以抛光或研磨树脂层40使得露出半导体元件30的后表面。
接下来，描述布线层的形成和单切。
在从粘合层20上移除仿真晶片50并且进一步固化仿真晶片50的树脂层40之后，在仿真晶片50的表面中形成布线层，该表面是已经从其移除粘合层20的表面(在该表面上露出半导体元件30的电极表面30a)。通过使用下面的方法可以形成布线层。
最初在仿真晶片50的表面上施加光敏树脂，例如光敏环氧树脂、光敏聚苯并
Figure BDA00002816006300111
唑或光敏聚酰亚胺，该表面是已经从其移除粘合层20的表面。在那之后，实施辐射、显影以及固化，从而形成延伸到半导体元件30的电极表面30a的电极31的开口。在固化之后，可以实施等离子体处理。接下来，通过溅射来由钛、铬等形成金属接触层并且由铜形成籽层。其后，形成光刻胶图案，该光刻胶的在形成通路孔或布线处的部分是开放的，并且使用已经形成的籽层来电镀铜。在已经移除光刻胶之后，移除保留在已经形成有光刻胶的区域中的籽层。可以通过湿法蚀刻或干法蚀刻来移除籽层。在已经移除籽层之后，可以对布线实施表面处理以改进接触程度等。通过如上所述的过程，已经形成了布线层。
在以上述布线层作为第一布线层来形成多层布线的情况下，为了形成第二布线层并且之后，以类似的方式重复地执行从施加如上述的光敏树脂起的过程以形成布线层，从而形成多层布线。
在最上面的布线层上形成保护膜如阻焊剂等，使得从保护膜中露出布线的一部分。从保护膜中露出的布线区域被用于外部连接端子。可以通过以镍进行涂覆然后以金进行涂覆来对从保护膜中露出的布线区域实施表面处理。可以在从保护膜中露出的布线区域上、或者在已经使用镍和金对其实施过表面处理的布线区域上安装凸点如钎焊球。
在已经如此形成布线层之后，通过在半导体元件30周围的区域中切割树脂层40和布线层以单切半导体元件30，从而获得包括半导体元件30的半导体器件(半导体封装件)。
在以上描述的示例性方法中，可以通过穿过形成在支承体10中的通孔11来向形成在支承体10上的粘合层20上的仿真晶片50施加外力，来从粘合层20移除仿真晶片50。尽管这样，然而当使用如上述的粘合层20时，不必在支承体10中形成这样的通孔11。
图10A至图10E示出制造半导体器件方法的另一实例。出于图10A至图10E，图10A是示出设置粘合层的过程的一个实例的示意性截面图。图10B是示出设置半导体元件的过程的一个实例的主要部分的示意性截面图。图10C是示出设置树脂层的过程的一个实例的主要部分的示意性截面图。图10D是示出移除粘合层的过程的一个实例的主要部分的示意性截面图。图10E是示出固化树脂层的过程的一个实例的主要部分的示意性截面图。
在图10A至图10E所示出的方法中，使用其中未形成通孔11的支承体10。如图10A所示，在这样的支承体10上设置粘合层20，并且如图10B所示，以电极表面30a面向粘合层20侧来设置半导体元件30。如图10C所示，设置并固化树脂层40以形成仿真晶片50。如图10D所示，从粘合层20移除该仿真晶片50，以及如图10E所示，进一步固化树脂层40。
在这里，粘合层20在平面方向S上的粘附力相对较大，而粘合层20在移除仿真晶片50的方向T上的粘附力相对较小。这使得能够从粘合层20移除仿真晶片50，而不用如上述地通过通孔11来施加外力或通过实施紫外辐射、化学处理、热处理等降低粘合层20的粘附力。
在使用如图10A至图10E所示的方法的情况下，粘合层20也可以再使用。也就是说，在已经如图10A至图10C所示形成仿真晶片50并且已经如图10D所示从粘合层20移除仿真晶片50之后，可以通过再次实施如图10B和图10C所示的过程而在粘合层20上新形成另一仿真晶片50。
在上述实施例中，半导体元件30被描述为设置在粘合层20上的电子部件的一个实例。除这样的半导体元件30之外，可以在粘合层20上设置芯片电容器和其它电子部件。下面参照图11至图17E来描述制造除了包括半导体元件30之外还包括芯片电容器和其它电子部件的半导体器件的方法的实施例。
图11到图17E示出制造半导体器件的方法的一个实例。图11是示出设置粘合层的过程的主要部分的示意性截面图。图12是示出设置电子部件的过程的一个实例的主要部分的示意性截面图。图13是示出设置树脂层(形成仿真晶片)的过程的一个实例的主要部分的示意性截面图。图14是示出移除仿真晶片的过程的一个实例的主要部分的示意性截面图。图15是示出形成布线层的过程的一个实例的主要部分的示意性截面图。图16是示出单切过程的一个实例的示意性截面图。图17A至图17E是形成布线层的过程的说明性视图。
如图11所示，最初在具有通孔11的支承体10上设置如上所述的在方向S和方向T上呈现粘附力的粘合层20。接下来，如图12所示，在粘合层20上的特定地区中设置半导体元件30和芯片部件60如芯片电容器。具体地，将半导体元件30的电极表面30a的电极31接合至粘合层20，并且将芯片部件60的电极61接合至粘合层20。接下来，如图13所示，在其上设置有半导体元件30和芯片部件60的粘合层20上设置树脂层40，并且固化树脂层40以形成仿真晶片50。接下来，通过支承体10的通孔11向仿真晶片50施加外力，从而从粘合层20移除仿真晶片50，如图14所示。其后，进一步固化树脂层40。
因此，如图15所示，在已经从支承体10和粘合层20移除的仿真晶片50的表面中形成布线层70，其中该表面位于在其上露出半导体元件30的电极31和芯片部件60的电极61的侧面上。布线层70包括导电部分70a和绝缘部分70b。导电部分70a包括电连接至半导体元件30的电极31和芯片部件60的电极61的通路孔、布线等。绝缘部分70b设置在导电部分70a的周围。此外，在布线层70的表面上设置保护膜70c如阻焊剂。
这样的布线层70可以通过例如如图17所示的过程形成。这里，使用其中导电部分70a中之一电连接至半导体元件30的电极31中的一个相应电极31的实例来描述形成布线层70的方法。
如图17A所示，最初将光敏树脂71(70b)如光敏聚苯并
Figure BDA00002816006300131
唑施加到仿真晶片50的半导体元件30的电极表面30a侧上，并且实施辐射、显影和固化，从而形成延伸到半导体元件30的电极31的开口71a。固化之后，可以实施等离子体处理。
接下来，通过溅射来由钛、铬等形成金属接触层并且由铜形成籽层。其后，形成光刻胶图案，该光刻胶的在形成通路孔或布线处的部分是开放的，并且使用已经形成的籽层来电镀铜。在已经移除光刻胶之后，通过蚀刻来移除保留在形成光刻胶的区域中的籽层。因而，已经形成如图17B所示的连接至半导体元件30的电极31的通路孔72和布线73(70a)。可以对布线73实施表面处理以改进接触程度等。使用在图17A和图17B中所示的方法，形成了第一布线层。
在根据该实施例的情况来形成第二布线层的情况下，如上所述，将光敏树脂74(70b)施加到第一布线层，并且实施辐射、显影和固化，从而形成延伸到布线73的开口74a，如图17C所示。接下来，根据以上描述的情况，实施籽层的形成、光刻胶的形成、铜的电镀、光刻胶的移除以及籽层的蚀刻。因此，形成如图17D所示的通路孔75和布线76(70a)。使用图17C和图17D中所示的方法，形成了第二布线层。
如图17E所示，在这样形成的布线层70(多层布线)的最上面布线层(在本实施例中的第二布线层)上形成阻焊剂77(70c)，使得露出布线76(外部连接端子)的一部分。使用例如镍78和金79对布线76的从阻焊剂77露出的区域实施表面处理。例如，在布线76的用作外部连接端子的区域(在使用镍78和金79实施表面处理的情况下，所处理的表面)上安装凸点如钎焊球。
参照图17A至图17E，已经描述了形成布线层70的过程，其中以电连接至半导体元件30的电极31的导电部分70a(通路孔72和布线73；通路孔75和布线76)作为实例。在布线层70中，电连接至芯片部件60的电极61的导电部分70a(通路孔和布线)与参照图17A至图17E所描述的电连接至半导体元件30的电极31的导电部分70a一起形成。
在通过实施如图15以及图17A至图17E所述的过程形成布线层70之后，如图16所示，通过划片或另一种方法在特定位置处切割仿真晶片50和布线层70。通过这样做，获得各自包括半导体元件30和芯片部件60的被单切的各个半导体器件80。
在制造半导体器件80的这种方法中，粘合层20使用如下层：该层在移除仿真晶片50的方向T上的粘附力小于该层在形成仿真晶片50的平面方向S上的粘附力。出于此原因，当从粘合层20移除仿真晶片50时，可以略去减小粘合层20的粘附力的紫外辐射、化学处理、热处理或其它处理。因此，粘合层20可再使用。例如，当形成新的仿真晶片50时，曾经在如图14所示的过程中被从仿真晶片50移除的支承体10和粘合层20可再使用。
使用上述粘合层20使得能够减少制造半导体器件80所使用的时间和成本，并且因此可以降低半导体器件80的成本。
如上所述获得的半导体器件80可以安装在电路衬底上。
图18示出电子组合件的一个实例。在图18中，示意性地示出示例性电子组合件的主要部分的截面。
在图18中示出的电子组合件200包括半导体器件80和电路衬底90。半导体器件80包括凸点81，该凸点81是安装在布线层70的外部连接端子70d上的钎焊球等。半导体器件80利用凸点81来电连接至电路衬底90的电极焊垫91，并且被安装在电路衬底90上。
如上所述，已经被单切的半导体器件80可以安装在电路衬底90上并且用于电子组合件200。通过使用可以通过减少的时间和成本来制造的半导体器件80，可以以减小的成本来实现电子组合件200。
如下来描述实施例。
第一实施例
将长度为170mm、宽度为170mm并且厚度为0.6mm的不锈钢衬底用作支承体。通过在支承体的在其上形成有仿真晶片的区域的外周部处蚀刻来形成直径为3mm的十二个通孔。在支承体上形成粘合层。粘合层由粘合膜形成，而该粘合膜主要由厚度为50μm的聚硅氧烷树脂制成。通过纳米压印而在粘合膜的表面中形成凹坑形状不规则结构，其凹坑具有2μm的直径和0.3μm的高度。利用倒装芯片接合器、以每个裸芯片的电极表面接触粘合层的表面的方式，将具有5mm的长度、5mm的宽度以及0.4mm的厚度的多个裸芯片(半导体元件)在粘合层上等距隔开，并且利用模具、以树脂层来密封所述多个裸芯片。树脂层在120℃下固化15分钟，从而形成具有0.6mm厚度、150mm直径的仿真晶片。通过形成在支承体中的12个通孔来向仿真晶片施加外力同时保持晶片的状态而从粘合层移除仿真晶片。此时，在等距隔开的裸芯片中没有观察到以后可能会在布线层的形成中导致问题的显著的位置未对准。还观察到，在移除仿真晶片之后，粘合层的表面的形状保持为与裸芯片还未接合至此的初始状态基本相同的状态。
其后，仿真晶片被在200℃下加热一小时并且完全固化。通过旋涂、预烘培、暴露于光、显影、固化以及经受氧等离子体处理，使仿真晶片的表面涂覆有光敏环氧漆，该表面是从粘合层被移除的表面。因此，形成具有8μm的厚度的绝缘层。该绝缘层具有直径为30μm、延伸到裸芯片的电极的开口。接下来，通过溅射形成具有0.1μm的厚度的钛层和具有0.3μm的厚度的铜层，从而形成籽层。其后，形成光刻胶图案，该光刻胶图案的在形成通路孔或布线处的区域是开放的，并且使用已经形成的籽层来电镀铜，从而形成通路孔和布线。在电镀之后，移除光刻胶，并且通过湿法蚀刻和干法蚀刻来移除籽层的被所移除的光刻胶覆盖的部分。其后，形成露出布线的一部分的阻焊剂，并且使用镍和金对布线的露出表面实施表面处理。在特定位置处切割由设置有如上所述的布线层的仿真晶片所形成的衬底，并且获得单切的半导体器件(半导体封装件)。
第二实施例
作为支承体，使用具有170mm的长度、170mm的宽度以及0.8mm的厚度的铝衬底。通过旋涂来在支承体上施加通过混合丙烯酸类树脂填料和聚酰亚胺树脂清漆所形成的材料，其中丙烯酸类树脂填料由具有0.2μm的平均粒径的颗粒制成，并在250℃下将该材料固化30分钟，从而形成具有10μm的厚度的膜。该膜的表面经受氧等离子处理。结果，因为在膜的表面部分中针对丙烯酸树脂填料的蚀刻速率高于针对由聚酰亚胺树脂制成基体的蚀刻速率，所以形成了具有0.1μm至0.5μm直径、0.2nm至600nm高度的凹坑形状不规则结构。在其表面部分中具有凹坑形状不规则结构的这种层被用作粘合层。凹坑的直径或高度可以变得比混合有聚酰亚胺树脂的丙烯酸树脂填料的颗粒的直径或高度大，原因是在一些情况下丙烯酸树脂填料的颗粒是聚合的。凹坑的直径或高度可以变得比丙烯酸树脂填料的颗粒的直径或高度小，原因是在某些情况下丙烯酸树脂填料的颗粒没有均匀地分布在厚度方向上。
尽管这样的粘合层堆叠在铝衬底上，然而通过在其上形成有仿真晶片的区域的外围部中的四个位置处钻孔来形成具有5mm直径的通孔。接下来，使用安装机器在粘合层上安装具有7mm长度、4mm宽度以及0.5mm厚度的多个裸芯片(半导体元件)以及多个0603尺寸(具有0.6mm长度、0.3mm宽度以及0.33mm厚度)的芯片电容器，使得裸芯片和0603尺寸的芯片电容器等距地交替隔开，其中各个电极表面接触粘合层的表面。使用模具、以树脂层来密封裸芯片和芯片电容器。树脂层在130℃下固化10分钟，从而形成具有0.8mm厚度、150mm直径的仿真晶片。通过延伸穿过支承体和粘合层的四个通孔来向仿真晶片施加外力同时保持晶片的状态而从粘合层移除仿真晶片。此时，在等距地交替隔开的裸芯片中没有观察到以后可能会在布线层的形成中导致问题的显著的位置未对准。
其后，仿真晶片被在180℃下加热一小时并且完全固化。通过旋涂、预烘培、暴露于光、显影、固化以及经受氧等离子体处理，仿真晶片的表面被涂覆有光敏环氧漆，该表面是从粘合层移除的表面。因此，形成具有10μm厚度的第一绝缘层。所述绝缘层具有直径为30μm、延伸到裸芯片和芯片电容器的电极的开口。接下来，通过溅射形成具有0.1μm厚度的钛层和具有0.3μm厚度的铜层，从而形成籽层。其后，形成光刻胶图案，该光刻胶图案的在形成通路孔或布线处的区域是开放的，并且使用已经形成的籽层来电镀铜，从而形成第一布线层的通路孔和布线。在电镀之后，移除光刻胶，并且通过湿法蚀刻和干法蚀刻来移除籽层的被所移除的光刻胶覆盖的部分。因此，形成第一布线层。
同样地，通过旋涂、预烘培、暴露于光、显影、固化以及经受氧等离子体处理，所述第一布线层被涂覆有光敏环氧漆。因此，形成具有10μm厚度的第二绝缘层。所述绝缘层具有直径为30μm、延伸到第一布线层的布线的开口。接下来，通过溅射形成具有0.1μm厚度的钛层和具有0.3μm厚度的铜层，从而形成另一籽层。其后，形成光刻胶图案，该光刻胶图案的在形成通路孔或布线处的区域是开放的，并且使用已经形成的另一籽层来电镀铜，从而形成第二布线层的通路孔和布线。在电镀之后，移除光刻胶，并且通过湿法蚀刻和干法蚀刻来移除籽层的被所移除的光刻胶覆盖的部分。因此，形成第二布线层。其后，形成露出布线的一部分的阻焊剂，并且使用镍和金对布线的露出表面实施表面处理。在特定位置处切割由设置有如上所述的布线的仿真晶片所形成的衬底，并且获得单切的半导体器件(半导体封装件)。
在已经从粘合层移除上述仿真晶片之后，清洁支承体的其上堆叠有粘合层的表面。其后，尝试形成第二仿真晶片。成功形成与第一仿真晶片相同的仿真晶片。
本文中记载的所有实施例和条件用语意图用于教导目的，以帮助读者理解本发明和由发明人贡献的促进本领域的概念，并且应当被解释为不限于这些具体记载的实施例和条件，而且说明书中的这些实施例的组织也不涉及示出本发明的优势和劣势。尽管已经详细描述了本发明的实施方案，但是应当理解，可以在不脱离本发明的精神和范围的情况下对其作出多种变化、替代和变更。

Claims (14)

1.一种制造半导体器件的方法，所述方法包括：
在支承体上设置粘合层；
在所述粘合层上设置半导体元件；
在所述粘合层上设置树脂层，所述半导体元件设置在所述粘合层上，并且在所述粘合层上形成衬底，所述衬底包括所述半导体元件和所述树脂层；以及
从所述粘合层移除所述衬底，
其中所述粘合层的在移除所述衬底的方向上的粘附力小于所述粘合层的在形成所述衬底的平面方向上的粘附力。
2.根据权利要求1所述的方法，
其中所述粘合层具有在其表面上的不规则结构，所述衬底形成在所述表面上。
3.根据权利要求2所述的方法，
其中所述不规则结构的一个实例为凹坑形状的不规则结构。
4.根据权利要求2或3所述的方法，
其中在所述支承体上设置所述粘合层包括：
设置包括第二树脂的颗粒以及在所述支承体上的呈现出粘合特性的第一树脂的层，所述第二树脂的所述颗粒被包含在所述第一树脂中，所述第二树脂的蚀刻速率高于所述第一树脂的蚀刻速率；以及
对所述层的表面部分进行蚀刻并且移除在所述表面部分中存在的所述第二树脂的所述颗粒。
5.根据权利要求2或3所述的方法，
其中在所述支承体上设置所述粘合层包括：
在所述支承体上设置呈现出粘合特性的层；以及
使模具压靠所述层，所述模具的表面具有与所述不规则结构对应的不规则形状。
6.根据权利要求1至5中任一项所述的方法，
其中所述支承体具有第一通孔，以及
其中，在从所述粘合层移除所述衬底的过程中，通过所述第一通孔压迫所述衬底以从所述粘合层移除所述衬底。
7.根据权利要求6所述的方法，
其中所述粘合层具有与所述第一通孔连通的第二通孔，以及
其中，在从所述粘合层移除所述衬底的过程中，通过所述第一通孔和所述第二通孔压迫所述衬底以从所述粘合层移除所述衬底。
8.根据权利要求1至7中任一项所述的方法，还包括：
在已经进行了从所述粘合层移除所述衬底之后，在所述衬底的表面上设置布线层，所述衬底的所述表面是已经从所述粘合层移走的表面，所述布线层包括电连接至所述半导体元件的导电部分。
9.根据权利要求8所述的方法，还包括：
在已经进行了设置所述布线层之后，在所述半导体元件周围的区域中切割所述树脂层和所述布线层，和获得包括已经被切割的所述树脂层和所述布线层以及所述半导体元件的半导体封装件。
10.一种制造半导体器件的方法，所述方法包括：
在支承体上设置粘合层；
在所述粘合层上设置第一半导体元件；
在所述粘合层上设置第一树脂层，所述第一半导体元件设置在所述粘合层上，并且在所述粘合层上形成第一衬底，所述第一衬底包括所述第一半导体元件和所述第一树脂层；
从所述粘合层移除所述第一衬底；
在所述粘合层上设置第二半导体元件，所述第一衬底已经从所述粘合层移除；
在所述粘合层上设置第二树脂层，所述第二半导体元件设置在所述粘合层上，并且在所述粘合层上形成第二衬底，所述第二衬底包括所述第二半导体元件和所述第二树脂层；以及
从所述粘合层移除所述第二衬底。
11.根据权利要求10所述的方法，
其中所述粘合层的在移除所述第一衬底和所述第二衬底的方向上的粘附力小于所述粘合层的在形成所述第一衬底和所述第二衬底的平面方向上的粘附力。
12.根据权利要求11所述的方法，
其中所述粘合层具有在其表面上的不规则结构，所述第一衬底和所述第二衬底形成在所述表面上。
13.根据权利要求12所述的方法，
其中所述不规则结构的一个实例为凹坑形状的不规则结构。
14.一种制造电子组合件的方法，所述方法包括：
在支承体上设置粘合层；
在所述粘合层上设置半导体元件；
在所述粘合层上设置树脂层，所述半导体元件设置在所述粘合层上，并且在所述粘合层上形成衬底，所述衬底包括所述半导体元件和所述树脂层；以及
从所述粘合层移除所述衬底；
在所述衬底的表面上设置布线层，所述表面已经从所述粘合层移走，所述布线层包括电连接至所述半导体元件的导电部分；
在所述半导体元件周围的区域中切割所述树脂层和所述布线层，和获得包括已经被切割的所述树脂层和所述布线层以及半导体元件的半导体封装件，以及
将所述半导体封装件安装在电路衬底上，
其中所述粘合层的在移除所述衬底的方向上的粘附力小于所述粘合层的在形成所述衬底的平面方向上的粘附力，以及
其中，在已经进行了从所述粘合层移除所述衬底之后，进行如下所述步骤：在所述衬底的所述表面上设置布线层，切割所述树脂层和所述布线层并且获得半导体封装件，以及所述将所述半导体封装件安装在电路衬底上。
CN201310044990.4A 2012-02-16 2013-02-04 制造半导体器件的方法和制造电子组合件的方法 Expired - Fee Related CN103258751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-031402 2012-02-16
JP2012031402A JP5903920B2 (ja) 2012-02-16 2012-02-16 半導体装置の製造方法及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
CN103258751A true CN103258751A (zh) 2013-08-21
CN103258751B CN103258751B (zh) 2015-12-02

Family

ID=48962585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310044990.4A Expired - Fee Related CN103258751B (zh) 2012-02-16 2013-02-04 制造半导体器件的方法和制造电子组合件的方法

Country Status (4)

Country Link
US (1) US9136172B2 (zh)
JP (1) JP5903920B2 (zh)
CN (1) CN103258751B (zh)
TW (1) TWI529824B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643698A (zh) * 2017-07-14 2019-04-16 株式会社Lg化学 用于制造绝缘膜和半导体封装的方法
WO2023197364A1 (zh) * 2022-04-12 2023-10-19 武汉华星光电半导体显示技术有限公司 显示屏及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6320239B2 (ja) * 2013-09-24 2018-05-09 日東電工株式会社 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
US9502270B2 (en) * 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
TWI576930B (zh) * 2015-02-26 2017-04-01 Zhi-Liang Hu Circuit package of circuit component module and its product
US10858495B2 (en) 2016-03-24 2020-12-08 Siltectra Gmbh Polymer hybrid material for use in a splitting method
WO2018003565A1 (ja) * 2016-06-28 2018-01-04 日本ゼオン株式会社 半導体パッケージ製造用支持体、半導体パッケージ製造用支持体の使用、及び半導体パッケージの製造方法
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
KR102492533B1 (ko) 2017-09-21 2023-01-30 삼성전자주식회사 지지 기판, 이를 이용한 반도체 패키지의 제조방법 및 이를 이용한 전자 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461050A (zh) * 2002-05-24 2003-12-10 富士通株式会社 半导体器件及其制造方法
US20060183269A1 (en) * 2003-07-28 2006-08-17 Edward Fuergut Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891312A (en) * 1996-12-24 1999-04-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Enhanced vacuum arc vapor deposition electrode
KR100324928B1 (ko) 1998-10-28 2002-06-26 박종섭 반도체패키지용금형의정전기방지구조
JP4403631B2 (ja) 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
AU2003279758A1 (en) * 2002-10-03 2004-04-23 Pan Jit Americas, Inc. Low temperature texturing layer to enhance adhesion of subsequent layers
US7015075B2 (en) * 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
JP2005340655A (ja) 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2007042666A (ja) * 2005-07-29 2007-02-15 Victor Co Of Japan Ltd プリント配線板及びその製造方法
US7605054B2 (en) * 2007-04-18 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Method of forming a device wafer with recyclable support
JP5144634B2 (ja) 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
TW201133899A (en) 2010-03-17 2011-10-01 Auria Solar Co Ltd Thin film solar cell and manufacturing method thereof
JP5473838B2 (ja) * 2010-03-30 2014-04-16 日本電解株式会社 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP5810958B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461050A (zh) * 2002-05-24 2003-12-10 富士通株式会社 半导体器件及其制造方法
US20060183269A1 (en) * 2003-07-28 2006-08-17 Edward Fuergut Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643698A (zh) * 2017-07-14 2019-04-16 株式会社Lg化学 用于制造绝缘膜和半导体封装的方法
CN109643698B (zh) * 2017-07-14 2023-04-04 株式会社Lg化学 用于制造绝缘膜和半导体封装的方法
WO2023197364A1 (zh) * 2022-04-12 2023-10-19 武汉华星光电半导体显示技术有限公司 显示屏及其制作方法

Also Published As

Publication number Publication date
TW201342501A (zh) 2013-10-16
US20130217186A1 (en) 2013-08-22
JP2013168541A (ja) 2013-08-29
TWI529824B (zh) 2016-04-11
JP5903920B2 (ja) 2016-04-13
CN103258751B (zh) 2015-12-02
US9136172B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
CN103258751A (zh) 制造半导体器件的方法和制造电子组合件的方法
US8685798B2 (en) Methods for forming through vias
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
CN108695267A (zh) 封装结构
CN107689333A (zh) 半导体封装件及其形成方法
US20130037929A1 (en) Stackable wafer level packages and related methods
US9281286B1 (en) Microelectronic packages having texturized solder pads and methods for the fabrication thereof
TW201633491A (zh) 標記一半導體封裝之方法
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP5820911B2 (ja) チップサイズ両面接続パッケージ
KR20170003352A (ko) 3ｄ 패키지 구조 및 그 형성 방법
CN103258770A (zh) 制造半导体装置的方法和制造电子装置的方法
US7772033B2 (en) Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same
US7745260B2 (en) Method of forming semiconductor package
TW201909343A (zh) 封裝結構及其製造方法
CN106611747A (zh) 模封互连基板及其制造方法
TW200941665A (en) Semiconductor device and manufacturing method thereof
TW202107641A (zh) 封裝體及其形成方法
US20230307330A1 (en) Package structure including an array of copper pillars and methods of forming the same
CN112397400B (zh) 半导体封装方法
CN112349601A (zh) 芯片封装结构的制作方法
TWI593073B (zh) 用於形成半導體封裝的方法、封裝設備以及晶片系統
US20240061037A1 (en) Package structure and manufacturing method thereof
US11133283B2 (en) Integrated fan-out device
CN112133695B (zh) 系统级封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151202

Termination date: 20210204

CF01 Termination of patent right due to non-payment of annual fee