CN103249287A - 具选择性电磁屏蔽的模封射频电磁屏蔽结构及其形成方法 - Google Patents

具选择性电磁屏蔽的模封射频电磁屏蔽结构及其形成方法 Download PDF

Info

Publication number
CN103249287A
CN103249287A CN2012100413240A CN201210041324A CN103249287A CN 103249287 A CN103249287 A CN 103249287A CN 2012100413240 A CN2012100413240 A CN 2012100413240A CN 201210041324 A CN201210041324 A CN 201210041324A CN 103249287 A CN103249287 A CN 103249287A
Authority
CN
China
Prior art keywords
radio
frequency
electromagnetic shielding
basalis
molding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100413240A
Other languages
English (en)
Other versions
CN103249287B (zh
Inventor
沈里正
谢宗莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of CN103249287A publication Critical patent/CN103249287A/zh
Application granted granted Critical
Publication of CN103249287B publication Critical patent/CN103249287B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Abstract

本发明公开一种具选择性电磁屏蔽的模封射频电磁屏蔽结构及其形成方法。该模封射频电磁屏蔽结构包括一基底层、一射频元件、一模塑层以及一金属层。射频元件配置于基底层之上。模塑层位于基底层上并包覆射频元件。金属层涂装在模塑层的表面并具有一开口，开口位于射频元件的上方。

Description

具选择性电磁屏蔽的模封射频电磁屏蔽结构及其形成方法
技术领域
本发明涉及一种模封射频电磁屏蔽结构及其形成方法。
背景技术
电路系统微型化的结果使得更多的电路或是不同型态的电路会被置放得非常接近，例如微处理器、数字信号处理器、存储器或是射频传送/接收电路都可能被设置在单一印刷电路板上的一小块区域。为了保证可靠的操作，这些电路间的交互耦合或是干扰必须要被隔离；同时，也必须提供金属腔体以置放某些敏感的电路以防止电路系统内部对外或是外部对内的耦合信号所产生的干扰。
发明内容
本发明的目的在于提供一种模封射频电磁屏蔽结构及其形成方法，利用选择性电磁屏蔽以改善模封射频电磁屏蔽结构的电磁相容性。
为达上述目的，根据本发明的第一方面，提出一种模封射频电磁屏蔽结构，包括一基底层、一射频元件、一模塑层以及一金属层。射频元件配置于基底层之上。模塑层位于基底层上并包覆射频元件。金属层涂装在模塑层的表面并具有一开口，开口位于射频元件的上方。金属层与基底层接地连接后，即可形成电磁屏蔽效果。
根据本发明的第二方面，提出一种模封射频电磁屏蔽结构形成方法，包括下列步骤。提供一基底层，并配置一射频元件于基底层之上。提供一模塑层在基底层上并包覆射频元件。提供一金属层涂装在模塑层的表面，金属层具有位于射频元件的上方的一开口。
根据本发明的第三方面，提出一种模封射频电磁屏蔽结构，包括一基底层、一射频元件、一模塑层、一填充材料以及一金属层。射频元件配置于基底层之上。模塑层位于基底层上并包覆射频元件。填充材料涂装在模塑层上，并对应地位于射频元件的上方的一区域。金属层涂装在模塑层的表面且包覆填充材料。
根据本发明的第四方面，提出一种模封射频电磁屏蔽结构，包括一基底层、一射频元件、一模塑层、一金属层、以及至少一柱状结构。射频元件配置于基底层之上。模塑层位于基底层上并包覆射频元件。金属层涂装在模塑层的表面。至少此柱状结构位于模塑层中，连接金属层与基底层于一地电位，并形成电性导通。
为了对本发明的上述及其他方面有更佳的了解，下文特举一实施例，并配合所附附图，作详细说明如下：
附图说明
图1为本发明实施范例的模封射频电磁屏蔽结构的示意图；
图2为本发明第一实施范例的模封射频电磁屏蔽结构形成方法的部分过程示意图；
图3为本发明第二实施范例的模封射频电磁屏蔽结构形成方法的部分过程示意图；
图4为本发明第三实施范例的模封射频电磁屏蔽结构形成方法的部分过程示意图；
图5为本发明另一实施范例的模封射频电磁屏蔽结构的示意图；
图6为本发明再一实施范例的模封射频电磁屏蔽结构的示意图。
主要元件符号说明
100、200：模封射频电磁屏蔽结构
110：基底层
120：模塑层
130：金属层
140：开口
150：光致抗蚀剂层
160：区域
170：牺牲层
180：填充材料
190：柱状结构
具体实施方式
本发明所提出的模封射频电磁屏蔽结构及其形成方法，提供选择性电磁屏蔽以改善模封射频电磁屏蔽结构的电磁相容性。
请参照图1，其绘示依照一实施范例的模封(molded)射频结构的示意图。模封射频电磁屏蔽结构100包括一基底层(substrate layer)110、一射频元件(未绘示于图)、一模塑层(molded layer)120以及一金属层(metal layer)130。射频元件，例如为射频传送/接收电路，其会配置于基底层110之上。模塑层120位于基底层110上并包覆射频元件。金属层130涂装在模塑层120的表面并具有一开口(opening)140，开口140会被设计成位于射频元件的上方。金属层130与基底层110接地连接后可形成电磁屏蔽效果。
如此一来，上述的模封射频电磁屏蔽结构100由于采用涂装的金属层130取代传统的金属腔体，因此其厚度可以大幅缩减。然而，金属层130可能会跟射频元件间产生交互耦合的作用而使得整体效能变差，因此在射频元件上方的金属层130选择性地设计得到一个开口140，进而得以使得金属层130对射频元件的影响降级。亦即，在模封射频电磁屏蔽结构100中，金属层130实际上选择性地被涂装于非射频元件上方的模塑层120的表面。
本发明所揭露的模封射频电磁屏蔽结构形成方法，实质上包括下列步骤。提供一基底层，并配置一射频元件于基底层之上。提供一模塑层在基底层上并包覆射频元件。提供一金属层涂装在模塑层的表面，金属层具有位于射频元件的上方的一开口。
请参照图2，其绘示依照一第一实施范例的模封射频电磁屏蔽结构形成方法的部分过程示意图。于步骤S200中，提供一光致抗蚀剂层150在模塑层120之上。于步骤S210，曝光光致抗蚀剂层150以定义得到对应开口140的一区域160，此时区域160中的光致抗蚀剂层被保留而未被去除。于步骤S220中，成型(singulation)并覆盖金属层130于模塑层160的表面。于步骤S230中，进行去光致抗蚀剂(PR striping)以移除区域160的光致抗蚀剂层而得到开口140。
请参照图3，其绘示依照一第二实施范例的模封射频电磁屏蔽结构形成方法的部分过程示意图。于步骤S300中，在模塑层120上进行模板印刷(stencil printing)一牺牲层(sacrificial layer)170以对应开口140。于步骤S310中，成型并覆盖金属层130于模塑层120的表面。于步骤S320中，移除牺牲层170而得到开口140。
请参照图4，其绘示依照一第三实施范例的模封射频电磁屏蔽结构形成方法的部分过程示意图。于步骤S400中，成型并覆盖金属层130于模塑层120的表面。于步骤S410中，利用一激光(laser)移除(ablate)对应于开口140的一区域的金属层以得到开口140。
此外，本发明也揭露另一种实施范例的模封射频电磁屏蔽结构。请参照图5，其绘示依照另一实施范例的模封射频电磁屏蔽结构的示意图。模封射频电磁屏蔽结构200包括一基底层110、一射频元件(未绘示于图)、一模塑层120、一填充材料180以及一金属层130。射频元件配置于基底层110之上。模塑层120位于基底层110上并包覆射频元件。填充材料180会被涂装在模塑层120上，并对应地位于射频元件的上方的一区域。金属层130涂装在模塑层120的表面且包覆填充材料180。
如此一来，上述的模封射频电磁屏蔽结构200由于采用涂装的金属层130取代传统的金属腔体，因此其厚度可以大幅缩减。此外，模封射频电磁屏蔽结构200更利用填充材料180垫高射频元件与金属层130之间的距离，故得以使得金属层130对射频元件的影响降级。
更进一步地，在模封射频电磁屏蔽结构中可以设计一或多个柱状(rib)结构，柱状结构位于模塑层120中并连接金属层130与基底层110于一电位，例如为地电位，因此可有效地改善谐波(harmonic wave)产生的影响。请参照图6，其绘示依照再一实施范例的模封射频电磁屏蔽结构的示意图。模封射频电磁屏蔽结构300包括一基底层110、一射频元件(未绘示于图)、一模塑层120、一金属层130、以及至少一柱状结构190。射频元件配置于基底层110之上。模塑层位120于基底层上110并包覆射频元件。金属层130涂装在模塑层120的表面。其中，金属层130对应于射频元件的部分可设置一开口或被填充材料垫高，并不限制。至少此柱状结构190位于模塑层120中，连接金属层130与基底层110至一地电位，并形成电性导通以提供电磁屏蔽效果，其中柱状结构可以是空心金属柱也可以是实心的金属柱。
本发明上述实施例所揭露的模封射频电磁屏蔽结构及其形成方法，采用选择性地涂装金属层以避开射频元件或是仅垫高射频元件上方的金属层，故不仅可以大幅缩减整体结构的厚度，并可提供选择性电磁屏蔽以使得金属层对射频元件的交互影响降级，改善模封射频电磁屏蔽结构的电磁相容性。
综上所述，虽然结合以上多个实施例揭露了本发明，然而其并非用以限定本发明。本发明所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。

Claims (9)

1.一种模封射频电磁屏蔽结构，包括：
基底层；
射频元件，配置于该基底层之上；
模塑层，位于该基底层上并包覆该射频元件；以及
金属层，涂装在该模塑层的表面并具有一开口，该开口位于该射频元件的上方。
2.一种模封射频电磁屏蔽结构形成方法，包括：
提供一基底层，并配置一射频元件于该基底层之上；
提供一模塑层在该基底层上并包覆该射频元件；以及
提供一金属层涂装在该模塑层的表面，该金属层具有位于该射频元件的上方的一开口。
3.如权利要求2所述的模封射频电磁屏蔽结构形成方法，还包括：
提供一光致抗蚀剂层在该模塑层之上；
曝光该光致抗蚀剂层以定义对应该开口的一区域；
成型并覆盖该金属层于该模塑层的表面；以及
进行去光致抗蚀剂以移除该区域的光致抗蚀剂层而得到该开口。
4.如权利要求2所述的模封射频电磁屏蔽结构形成方法，还包括：
在该模塑层上进行模板印刷一牺牲层以对应该开口；
成型并覆盖该金属层于该模塑层的表面；以及
移除该牺牲层而得到该开口。
5.如权利要求2所述的模封射频电磁屏蔽结构形成方法，还包括：
成型并覆盖该金属层于该模塑层的表面；以及
利用激光移除对应于该开口的一区域的金属层以得到该开口。
6.一种模封射频电磁屏蔽结构，包括：
基底层；
射频元件，配置于该基底层之上；
模塑层，位于该基底层上并包覆该射频元件；
填充材料，涂装在该模塑层上，并对应地位于该射频元件的上方的一区域；以及
金属层，涂装在该模塑层的表面且包覆该填充材料。
7.一种模封射频电磁屏蔽结构，包括：
基底层；
射频元件，配置于该基底层之上；
模塑层，位于该基底层上并包覆该射频元件；
金属层，涂装在该模塑层的表面；以及
至少一柱状结构，位于该模塑层中，并连接该金属层与该基底层于一地电位以形成电性导通。
8.如权利要求7所述的模封射频电磁屏蔽结构，其中柱状结构为空心金属柱。
9.如权利要求7所述的模封射频电磁屏蔽结构，其中柱状结构为实心金属柱。
CN201210041324.0A 2012-02-04 2012-02-21 具选择性电磁屏蔽的模封射频电磁屏蔽结构及其形成方法 Expired - Fee Related CN103249287B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101103699A TWI473241B (zh) 2012-02-04 2012-02-04 具選擇性電磁屏蔽之模封射頻電磁屏蔽結構及其形成方法
TW101103699 2012-02-04

Publications (2)

Publication Number Publication Date
CN103249287A true CN103249287A (zh) 2013-08-14
CN103249287B CN103249287B (zh) 2016-04-13

Family

ID=48902717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210041324.0A Expired - Fee Related CN103249287B (zh) 2012-02-04 2012-02-21 具选择性电磁屏蔽的模封射频电磁屏蔽结构及其形成方法

Country Status (3)

Country Link
US (1) US20130201650A1 (zh)
CN (1) CN103249287B (zh)
TW (1) TWI473241B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105263303A (zh) * 2014-07-17 2016-01-20 上海贝尔股份有限公司 一种用于为基板屏蔽电磁辐射的装置及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104427841A (zh) * 2013-09-09 2015-03-18 联想(北京)有限公司 屏蔽装置
US9202770B1 (en) 2014-09-01 2015-12-01 Freescale Semiconductor, Inc. Non-homogeneous molding of packaged semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
CN1661800A (zh) * 2003-10-15 2005-08-31 台湾积体电路制造股份有限公司 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法
TW200828459A (en) * 2006-12-25 2008-07-01 Int Semiconductor Tech Ltd Method of packaging micro sensor
CN101803017A (zh) * 2007-06-27 2010-08-11 射频小型装置公司 使用工艺气的共形屏蔽工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US6433747B1 (en) * 2001-06-08 2002-08-13 Centurion Wireless Technologies, Inc. Integrated PIFA having an embedded connector on the radome thereof
US8576574B2 (en) * 2010-04-21 2013-11-05 Stmicroelectronics Pte Ltd. Electromagnetic interference shielding on semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
CN1661800A (zh) * 2003-10-15 2005-08-31 台湾积体电路制造股份有限公司 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法
TW200828459A (en) * 2006-12-25 2008-07-01 Int Semiconductor Tech Ltd Method of packaging micro sensor
CN101803017A (zh) * 2007-06-27 2010-08-11 射频小型装置公司 使用工艺气的共形屏蔽工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105263303A (zh) * 2014-07-17 2016-01-20 上海贝尔股份有限公司 一种用于为基板屏蔽电磁辐射的装置及方法
CN105263303B (zh) * 2014-07-17 2019-06-28 上海诺基亚贝尔股份有限公司 一种用于为基板屏蔽电磁辐射的装置及方法

Also Published As

Publication number Publication date
CN103249287B (zh) 2016-04-13
TWI473241B (zh) 2015-02-11
TW201334146A (zh) 2013-08-16
US20130201650A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
JP6373862B2 (ja) コンフォーマルシールドのための方法および装置
US10383265B2 (en) Electromagnetic-interference shielding device
CN104471707B (zh) 半导体模块
CN103249287A (zh) 具选择性电磁屏蔽的模封射频电磁屏蔽结构及其形成方法
WO2013104274A1 (zh) 一种电路板的制作方法、电路板和电子设备
CN107431048A (zh) 半导体封装件及其制造方法
CN104813753A (zh) 高频模块
CN103648236A (zh) 一种改善pcb金属包边局部开窗的方法
CN104470258B (zh) 电路板油墨塞孔工艺方法
CN105336629A (zh) 电子封装模块的制造方法以及电子封装模块
JP5577716B2 (ja) 回路モジュール及び回路モジュールの製造方法
CN104812226A (zh) 盖板结构及其制作方法
CN107046777B (zh) 一种电路基板内埋无源器件的集成方法
KR101632205B1 (ko) 갈바닉 내부식특성을 향상시킨 이동통신 단말기용 안테나의 제작방법, 이에 의해 제조된 이동통신 단말기용 케이스 및 이를 갖는 이동통신 단말기
CN105304508A (zh) 电子封装模块的制造方法及其结构
CN102821537A (zh) 一种具有屏蔽罩的印刷电路板
TWI423103B (zh) Molded case with anti - electromagnetic interference and capacitive track plate and its preparation method
CN205283935U (zh) 具有定位圈保护层的pcb板
CN105632898A (zh) 一种厚膜光刻加工方法
US7739639B2 (en) Method and apparatus of core timing prediction of core logic in the chip-level implementation process through an over-core window on a chip-level routing layer
TWI487478B (zh) 形成金屬構件於機殼的方法
CN203839209U (zh) 穿芯式电容器
CN203968077U (zh) 外壳接地石英晶体谐振器
CN202713771U (zh) 一种抑制和防止电磁干扰的pcb电路
CN206442521U (zh) 一种用于驻极体话筒的支架极板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160413

Termination date: 20200221