CN103219344B - 半导体装置及其制造方法、固态摄像装置及电子设备 - Google Patents

半导体装置及其制造方法、固态摄像装置及电子设备 Download PDF

Info

Publication number
CN103219344B
CN103219344B CN201310010898.6A CN201310010898A CN103219344B CN 103219344 B CN103219344 B CN 103219344B CN 201310010898 A CN201310010898 A CN 201310010898A CN 103219344 B CN103219344 B CN 103219344B
Authority
CN
China
Prior art keywords
wiring layer
substrate
electrode
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310010898.6A
Other languages
English (en)
Other versions
CN103219344A (zh
Inventor
胁山悟
尾崎裕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103219344A publication Critical patent/CN103219344A/zh
Application granted granted Critical
Publication of CN103219344B publication Critical patent/CN103219344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种半导体装置及其制造方法、固态摄像装置及电子设备。该半导体装置包括：第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；第二器件基板，包括第二半导体基板和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；贯通电极，贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及绝缘层，设置成与该贯通电极相对，并且贯穿该第一半导体基板和该第二半导体基板之一。

Description

半导体装置及其制造方法、固态摄像装置及电子设备
技术领域
本公开涉及例如包括层叠多种类型的半导体芯片的半导体装置、制造该半导体装置的方法、固态摄像装置及电子设备。
背景技术
近来，已经提出诸如电荷耦合器件（CCD）或互补金属氧化物半导体（CMOS）图像传感器的固态摄像装置，固态摄像装置例如包括层叠的不同类型的半导体芯片，如日本专利特开第2010-245506号公报（JP2010-245506A）所述。在JP2010-245506A的固态摄像装置中，两种类型的半导体芯片接合在一起，且然后提供在芯片上的连接焊盘通过贯通电极彼此电连接。具体而言，为芯片的每个焊盘提供贯通电极，并且通过所谓的镶嵌工艺形成嵌入式互连，用于这样的贯通电极之间的连接。
发明内容
在芯片用如上所述的贯通电极彼此连接的情况下，因为每个芯片具有包括例如硅的半导体基板，所以作为导电材料的贯通电极形成为贯穿半导体基板。结果，难以确保该贯通电极和该半导体基板之间的绝缘。另外，贯通电极的高度（长度）自身增加，导致配线电容的增加。因此，所希望的是实现在诸如半导体芯片或晶片的器件基板之间具有优良电连接的半导体装置。
所希望的是提供在不同的器件基板之间允许确保优良电连接的半导体装置、制造半导体装置的方法、固态摄像装置及电子设备。
根据本公开实施例的半导体装置包括：第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；第二器件基板，包括第二半导体基板和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；贯通电极，贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及绝缘层，设置成与该贯通电极相对，并且贯穿该第一半导体基板和该第二半导体基板之一。
根据本公开实施例的半导体装置的制造方法包括：将第一器件基板接合到第二器件基板，该第一器件基板包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上，该第二器件基板包括第二半导体基板和第二配线层，并且该第二配线层提供在该第二半导体基板的一个表面侧上；形成贯通电极，该贯通电极贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及形成绝缘层，该绝缘层形成为与该贯通电极相对并且贯穿该第一半导体基板和该第二半导体基板之一。
在根据本公开上述各实施例的半导体装置及其制造方法中，第一器件基板和第二器件基板彼此接合，其中第一配线层和第二配线层通过贯通电极彼此电连接，并且该绝缘层提供为贯穿第一半导体基板和第二半导体基板之一。这容易确保该半导体基板和该贯通电极之间的绝缘。另外，减少该第一和第二配线层之间的配线距离，导致配线电容的减少。
根据本公开实施例的固态摄像装置提供有半导体装置。该半导体装置包括：第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；第二器件基板，包括第二半导体基板和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；贯通电极，贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及绝缘层，设置成与该贯通电极相对，并且贯穿该第一半导体基板和该第二半导体基板之一。
根据本公开实施例的电子设备提供有固态摄像装置。该固态摄像装置提供具有半导体装置。该半导体装置包括：第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；第二器件基板，包括第二半导体基板和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；贯通电极，贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及绝缘层，设置成与该贯通电极相对，并且贯穿该第一半导体基板和该第二半导体基板之一。
根据上述本公开各实施例的半导体装置及其制造方法，第一和第二半导体基板彼此接合，其中该第一和第二配线层通过贯通电极彼此电连接，并且该绝缘层提供为贯穿该第一和第二半导体基板之一。结果，在确保该半导体基板和该贯通电极之间绝缘的同时，减小了该第一和第二配线层之间的配线电容。因此，确保了不同器件基板之间优良的电连接。
根据本公开上述各实施例的固态摄像装置和电子设备均包括根据本公开上述实施例的半导体装置。结果，在确保该半导体基板和该贯通电极之间绝缘的同时，减小了该第一和第二配线层之间的配线电容。因此，在不同器件基板之间建立了优良的电连接。
应当理解的是上述总体描述和下面的详细描述二者都是示范性的，并且旨在对所要求的技术提供进一步的说明。
附图说明
附图被包括以提供对本公开的进一步理解，且结合在说明书中并构成说明书的一部分。附图示出了实施例，并且与说明书一起用以说明本技术的原理。
图1是示出根据本公开第一实施例的半导体装置示意性构造的截面图。
图2A和2B是用以描述制造图1所示的半导体装置的方法的截面图。
图3是示出图2A和2B后续步骤的截面图。
图4A和4B是示出图3后续步骤的截面图。
图5A和5B是示出图4A和4B后续步骤的截面图。
图6是示出根据比较示例1的半导体装置示意性构造的截面图
图7是示出根据比较示例2的半导体装置示意性构造的截面图。
图8是示出根据本公开第二实施例的半导体装置示意性构造的截面图。
图9A和9B是用以描述制造图8所示的半导体装置的方法的截面图。
图10A和10B是示出图9A和9B后续步骤的截面图。
图11是示出根据本公开第三实施例的半导体装置示意性构造的截面图。
图12A和12B是用以描述制造图11所示的半导体装置的方法的截面图。
图13是根据应用示例1的固态摄像装置的原理框图。
图14是用以描述图13所示的像素部和电路部的每个的布局的示意图。
图15是示出根据应用示例2的电子设备（照相机）示意性构造的框图。
具体实施方式
在下文，将参照附图详细描述本公开的一些实施例。应当注意的是描述按以下顺序给出。
1.第一实施例（具有通过无电镀（electroless plating）形成的贯通电极的半导体装置的示例）。
2.第二实施例（具有通过电镀（时间控制）形成的贯通电极的半导体装置的示例）。
3.第三实施例（具有通过电镀（镀覆后蚀刻）形成的贯通电极的半导体装置的示例）。
4.应用示例1（固态摄像装置的示例）。
5.应用示例2（电子设备（照相机）的示例）。
[第一实施例]
[构造]
图1示出了根据本公开第一实施例的半导体装置（半导体装置1A）的截面构造。例如应用在以下描述的固态摄像装置1中的半导体装置1A包括彼此接合的两种不同类型的半导体芯片（第一芯片10和第二芯片20）。第一芯片10具有多个像素，例如每个像素包括有机光电转换器件，并且第二芯片20具有周边电路以驱动像素，如稍后所详细描述的。应注意第一芯片10和第二芯片20分别对应于本公开非限制性的一个实施例中的“第一器件基板”和“第二器件基板”。
第一芯片10包括半导体基板12，在基板12的一个表面上包括多层配线层11，并且在其另一表面上包括器件形成层13，该器件形成层13具有以下将描述的像素部10A。同样，第二芯片20包括半导体基板22，在基板22的一个表面上包括多层配线层21，并且例如在其另一表面上包括以下将描述的电路部130（图1中未示出）。例如，第一芯片10和第二芯片20例如用其间的粘合层14彼此接合，以使多层配线层11和21彼此面对。
半导体基板12和22的每个例如由硅（Si）形成。然而，根据半导体装置1A的应用，半导体基板可由具有绝缘表面的玻璃、塑料或金属板形成。
多层配线层11和21的每个由多个配线层构成，例如每个配线层包括铜（Cu）或铝（Al），其间分别提供有层间绝缘膜11B和21B。层间绝缘膜11B和21B分别由诸如硅化合物膜的层叠膜构造，该硅化合物膜例如包括二氧化硅（SiO2）、氮化硅（SiN）和氮氧化硅（SiON）。
多层配线层11和21具有焊盘（分别是第一连接焊盘11A和第二连接焊盘21A），用于第一芯片10和第二芯片20之间的电连接。应注意第一连接焊盘11A和第二连接焊盘21A分别对应于本公开一个实施例的“第一配线层”和“第二配线层”的具体而非限定的示例。第一连接焊盘11A和第二连接焊盘21A通过贯通电极15彼此电连接，该贯通电极15提供为贯穿第一芯片10且贯穿第二芯片20的部分或全部。具体地，通孔H提供为从第一芯片10的表面贯穿器件形成层13、半导体基板12和多层配线层11（第一连接焊盘11A）直至第二连接焊盘21A的表面。用导电膜填充在通孔H中的第一连接焊盘11A和第二连接焊盘21A之间的区域，以形成贯通电极15。
例如每个均包括铜或铝的第一连接焊盘11A和第二连接焊盘21A提供在彼此相对的位置处。第一连接焊盘11A具有作为通孔H一部分的开口H1。用作为贯通电极15的导电膜填充开口H1以连接到第二连接焊盘21A。
贯通电极15例如由铜或镍（Ni）形成。在第一实施例中，贯通电极15通过无电镀形成，如以下将详细描述的。例如，贯通电极15具有约3μm到15μm的高度（厚度，或配线距离）。应注意半导体装置1A可具有一个贯通电极15，或两个或更多个贯通电极15。
在第一实施例中，绝缘膜16在通孔H中进一步设置在贯通电极15上。换言之，绝缘膜16提供为填充通孔H的上部（对应于贯穿半导体基板12的区域）。
绝缘膜16由高耐热绝缘材料形成，例如，诸如二氧化硅的氧化硅和氧氮化硅，或诸如苯并环丁烯（BCB）和聚酰亚胺的光敏树脂。绝缘膜16的表面与第一芯片10的表面（器件形成层13的表面）共面，并且保护膜17设置为覆盖绝缘膜16和器件形成层13。
保护膜17是单层膜，例如包括二氧化硅、氮化硅和氧化铝中的一种，或者是包括它们中的两种或多种的多层膜。
[制造方法]
例如半导体装置1A通过以下方法制造。图2A至5B以工艺顺序示出了制造半导体装置1A的方法。
首先，如图2A和2B所示，第一芯片10和第二芯片20设置成彼此相对以使多层配线层11和21彼此面对，并且以其间的粘合层14彼此接合。应注意第一芯片10包括多层配线层11，其中在第一连接焊盘11A中预先形成了开口H1。第一芯片10和第二芯片20例如可用表面活化处理代替粘合层14来彼此接合。
然后，如图3所示，形成通孔H。具体而言，例如，与第一连接焊盘11A（具体而言，开口H1）和第二连接焊盘21A的每个相对的区域的部分例如用光刻工艺通过干蚀刻被选择性地移除。因此，器件形成层13、半导体基板12、多层配线层11、粘合层14和多层配线层21的层间绝缘膜21B的每个被部分地移除以暴露第一连接焊盘11A的内壁（开口H1）和第二连接焊盘21A的表面。
然后，如图4A所示，对在通孔H中暴露的表面，第二连接焊盘21A的表面和第一连接焊盘11A的开口H1的内壁的每个进行置换处理（displacement treatment）（在其上形成置换涂层A1和A2）作为以下将描述的无电镀的预处理。在此操作中，例如锌（Zn）用于无电镀镍的置换处理，并且例如钯（Pd）用于无电镀铜的置换处理。
然后，如图4B所示，例如通过无电镀镍或铜在通孔H中淀积镀覆的镍或铜膜以形成贯通电极15，即将第一连接焊盘11A电连接到第二连接焊盘21A。在此操作中，对于无电镀镍，甲醛基镀覆溶液被施加以填充通孔H。对于无电镀铜，磺酸基镀覆溶液以同样的方式使用。在此操作中，镀膜从置换涂层A1和A2两者淀积（生长），且根据置换涂层A1和A2的每个的面积确定从每个置换涂层A1和A2的生长速度。置换涂层A1和A2的面积比可因此根据例如通孔H的纵横比适当设置。这防止开口H1在将第一连接焊盘11A和第二连接焊盘21A彼此连接之前被封闭。例如，如果开口H具有大纵横比（即宽度<深度），则置换涂层A1的面积可设置成大于置换涂层A2的面积。这促进镀层从置换涂层A1向上生长。结果，第一连接焊盘11A和第二连接焊盘21A在开口H1封闭之前被彼此连接。
然后，形成绝缘层16。具体而言，首先，如图5A所示，在第一芯片10的整个表面之上形成上述绝缘材料，用这样的方式在通孔H中填充贯通电极15上的区域。例如，通过旋涂形成旋涂玻璃（SOG），并且在约600°C的温度下固化以形成二氧化硅（SiO2）膜。作为选择，例如，诸如苯并环丁烯（BCB）树脂或聚酰亚胺的光敏树脂可通过旋涂形成。此外，例如，可通过等离子体化学气相沉积（CVD）或高密度等离子体CVD（HDP-CVD）工艺沉积上述硅化合物中的任一种。
然后，如图5B所示，例如，通过化学机械抛光（CMP）工艺抛光在器件形成层13上形成的绝缘膜材料以形成绝缘层16。
最后，例如，通过CVD工艺或溅镀工艺形成包括上述材料的保护膜17，以完成图1所示的半导体装置1A。
[有益效果]
在半导体装置1A中，两种不同类型的半导体芯片（第一芯片10和第二芯片20）通过贯通电极15接合在一起并且彼此电连接，例如，获得像素部10A和电路部130垂直层叠的构造的器件，如稍后描述的。另外，绝缘层16提供为贯穿半导体基板12，因此容易确保半导体基板12和贯通电极15之间的绝缘。此外，减小了第一配线层和第二配线层之间的配线距离，导致配线电容的减小。
现在描述根据第一实施例的比较示例的半导体装置。图6是示出根据比较示例1的半导体装置的示意性构造的截面图。图7是示出根据比较示例2的半导体装置的示意性结构的截面图。在比较示例1中，如第一实施例中所述，不同类型的芯片或者第一芯片100A和第二芯片100B彼此接合，并且分别提供在多层配线层101和104中的第一连接焊盘1011A和第二连接焊盘1011B彼此电连接。然而，在比较示例1中，第一连接焊盘1011A用两个贯通电极107A和107B连接到第二连接焊盘1011B。贯通电极107A连接到第一芯片100A的第一连接焊盘1011A，并且贯通电极107B连接到第二芯片100B的第二连接焊盘1011B。在比较示例2中，如第一实施例一样，第一连接焊盘1011A用一个贯通电极109连接到第二连接焊盘1011B。
在比较示例1和2中，贯通电极107A、107B和109的任何一个提供为贯穿半导体基板102。因此难以确保贯通电极和半导体基板102之间的绝缘。另外，比较示例1的构造导致增加第一连接焊盘1011A和第二连接焊盘1011B之间的配线距离，也就是配线电容的增加。另外，有必要通过贯通电极107A和107B之间的镶嵌工艺形成嵌入式配线，导致增加工艺步骤的数量。
相反，在第一实施例中，如上所述，当第一连接焊盘11A通过贯通电极15电连接到第二连接焊盘21A时，用绝缘层16填充贯穿半导体基板12的区域。这容易确保贯通电极15和半导体基板12之间的绝缘。另外，与比较示例1中的相比，第一连接焊盘11A和第二连接焊盘21A之间的距离小，允许配线电容的减少。
另外，与比较示例1中的相比，贯通电极数少，并且避免了通过镶嵌工艺形成配线，导致简单的制造工艺。
此外，在比较示例1和2中，贯通电极107A、107B和109的任何一个贯穿硅半导体基板12。因此，如果在贯通电极和半导体基板之间有电势差（例如，0到200V），则在相对较低的电压下在贯通电极和半导体基板之间发生电流泄漏。在第一实施例中，贯通电极15没有贯穿半导体基板12，防止了这样的缺点（所谓的耐受电压退化或不充分的绝缘耐受电压）。
另外，在贯通电极15上形成绝缘层16以填充通孔H的上部。因此，保持贯通电极15的气密性，并且即使贯通电极15随后受到高温工艺，贯通电极15也不会被损坏。
如上文所述，在第一实施例中，第一芯片10和第二芯片20彼此接合，其中第一连接焊盘11A和第二连接焊盘21A通过贯通电极15彼此电连接，并且用绝缘层16填充贯穿半导体基板12的区域。结果，在确保半导体基板12和贯通电极15之间绝缘的同时，减少了第一连接焊盘11A和第二连接焊盘21A之间的配线电容。因此，确保了不同半导体芯片（器件基板）之间的优良电连接。
[第二实施例]
[构造]
图8示出了根据本公开第二实施例的半导体装置（半导体装置1B）的截面构造。半导体装置用于以下将描述的固态摄像装置1，如第一实施例的半导体装置1A中所述。另外，第一芯片10和第二芯片20彼此接合，其中当第一连接焊盘11A通过贯通电极15电连接到第二连接焊盘21A时，用绝缘层16填充贯通电极15上贯穿半导体基板12的区域。此外，保护膜17提供在第一芯片10的器件形成层13之上。应注意与第一实施例中相似的部件用相同的标号标出，并且适当省略其描述。
然而，半导体装置1B与第一实施例的半导体装置的差异在于通过电镀形成贯通电极15，并且种子金属层A3（金属薄膜）提供在通孔H的内壁表面和暴露在通孔H中的第二连接焊盘21A的表面之上。
种子金属层A3是作为电镀种子层的薄膜层，并且例如由钽（Ta）和铜的层叠膜、钛（Ti）和铜的层叠膜或钛钨合金（TiW）和铜的层叠膜构造。贯通电极15与第一实施例中的类似，除了膜形成工艺外，并且例如也包括镍和铜。种子金属层A3例如具有约10nm至35nm的厚度。
[制造方法]
半导体装置1B例如通过以下方法制造。具体而言，首先，与第一实施例的方法相似，第一芯片10和第二芯片20彼此接合，然后通孔H形成在与第一连接焊盘11A和第二连接焊盘21A的每个相对的位置处。
然后，如图9A所示，例如种子金属层A3通过溅镀工艺沉积在基板的整个表面之上。
然后，如图9B所示，进行电镀镍或铜。在此操作中，在第二实施例中，第一连接焊盘11A通过由电镀淀积的镀镍或铜膜连接到第二连接焊盘21A，然后在镀膜填充对应于半导体基板12的区域之前（优选地，紧接在第一连接焊盘11A连接到第二连接焊盘21A之后）停止电镀。这样，通过电镀条件（时间）的控制形成第二实施例中的贯通电极15。
然后，形成绝缘层16。具体而言，首先，如图10A所述，用这样的方法在第一芯片10的整个表面之上形成上述绝缘材料，以在通孔H中填充贯通电极15上的区域，如第一实施例所述。然后，如图10B所示，例如通过CMP工艺抛光移除形成在器件形成层13上的绝缘膜材料和种子金属层A3以形成绝缘层16。
最后，例如通过CVD工艺或溅镀工艺形成包括上述材料的保护膜17，以完成图8所示的半导体装置1B。
[有益效果]
在第二实施例的半导体装置1B中，与第一实施例的半导体装置1A中一样，第一芯片10和第二芯片20彼此接合，其中第一连接焊盘11A和第二连接焊盘21A通过贯通电极15彼此电连接，并且绝缘层16提供在贯穿半导体基板12的区域中。结果，在确保半导体基板12和贯通电极15之间绝缘的同时，第一连接焊盘11A和第二连接焊盘21A之间的配线电容减少。因此，实现如第一实施例中相同的有益效果。另外，即使通孔H具有大纵横比（即深度>直径），也会抑制种子金属层A3在台阶处的断开，避免由于这样的在台阶处断开引起的劣质镀覆。此外，通过电镀的时间控制防止镀膜形成在第一芯片10的表面上，在形成保护膜17前可以消除对镀膜进行抛光工艺的必要性。
[第三实施例]
[构造]
图11示出了根据本公开第三实施例的半导体装置（半导体装置1C）的截面构造。在第三实施例中，与第一和第二实施例一样，第一连接焊盘11A通过贯通电极15电连接到第二连接焊盘21A，并且用第一芯片10和第二芯片20中的绝缘层16填充贯通电极15上贯穿半导体基板12的区域。此外，保护膜17提供在第一芯片10的器件形成层13之上。应注意与第一实施例中相似的部件用相同的标号标出，并且适当省略其描述。
另外，如在第二实施例中，通过电镀形成贯通电极15，并且种子金属层A3提供在通孔H的内壁表面和暴露在通孔中的第二连接焊盘21A的表面之上。然而，第三实施例与第二实施例不同的是，种子金属层A3仅形成在通孔H的内壁表面中除对应于与绝缘层16相对的区域之外的与贯通电极15相对的区域上。
[制造方法]
例如半导体装置1C通过以下方法制造。具体而言，首先，与第一实施例的方法相似，第一芯片10和第二芯片20彼此接合，然后通孔H形成在与第一连接焊盘11A和第二连接焊盘21A的每个相对的位置处。
然后，与第二实施例的方法相似，种子金属层A3在基板的整个表面之上形成，然后，如图12所示，进行电镀镍或铜。在此操作中，在第三实施例中，第一连接焊盘11A通过由电镀淀积的镀镍或铜膜连接到第二连接焊盘21A，然后进一步继续电镀直至填满通孔H。然后，如图12B所示，例如通孔H中填充的镀膜的上部（在第一连接焊盘11A上形成绝缘层16的区域）用光刻工艺通过蚀刻被选择性地移除。在此操作中，氢氟酸（HF）、过氧化氢（H2O2）和纯水（H2O）的混合溶液可用作蚀刻剂。种子金属层A3的部分也一起被移除。这样，在第三实施例中，在电镀工艺之后蚀刻镀膜以形成贯通电极15。
然后，用与第一和第二实施例的每个相似的方法依次形成绝缘层16和保护膜17，以完成图11所示的半导体装置1C。
[有益效果]
在第三实施例的半导体装置1C中，与第一实施例的半导体装置1A中一样，第一连接焊盘11A通过贯通电极15电连接到第二连接焊盘21A，并且绝缘层16提供在第一芯片10和第二芯片20中的贯通电极15上贯穿半导体基板12的区域中。结果，在确保半导体基板12和贯通电极15之间绝缘的同时，第一连接焊盘11A和第二连接焊盘21A之间的配线电容减少。因此，实现与第一实施例中的相同有益效果。另外，与第二实施例一样，即使通孔H具有大纵横比，也可避免由于种子金属层A3在台阶处断开引起的劣质镀覆。此外，避免由于贯通电极15的直径变化引起的劣质填充。
[应用示例1]
图13示出了固态摄像装置（固态摄像装置1）的整体构造，其应用第一至第三实施例中描述的半导体装置1A至1C的任何一个。例如，固态摄像装置1是CMOS图像传感器，其包括作为摄像区域的像素部10A和电路部130，电路部130包括例如行扫描部131、水平选择部133、列扫描部134和系统控制部132。
在应用示例1中，如图14所示，例如像素部10A提供在半导体装置1A至1C的每个的第一芯片10（器件形成层13）中，并且电路部130提供在其第二芯片20中。电路部130的系统控制部132（未示出）可与像素部10A一起提供在第一芯片10中。
像素部10A包括例如二维地设置成矩阵的多个单元像素P。例如，单元像素P连接到每个像素行的像素驱动线Lread（详细地，行选择线和复位控制线），并且连接到每个像素列的垂直信号线Lsig。每个像素驱动线Lread传输驱动信号以从像素中读取信号。像素驱动线Lread的一个端部连接到对应于行扫描部131的每行的输出端。
行扫描部131由诸如移位寄存器和地址译码器的部件构造，例如，用作驱动排成行的像素部10A中的像素P的像素驱动部分。从通过行扫描部131选择性地扫描的像素行中的像素P输出的每个信号通过每个垂直信号线Lsig提供到水平选择部133。水平选择部133由诸如放大器的部件和提供给每个垂直信号线Lsig的水平选择开关构造。
列扫描部134由诸如移位寄存器和地址译码器的部件构造，并且扫描以顺序驱动水平选择部133的水平选择开关。通过由列扫描部134的这样的选择性扫描，通过每个垂直信号线Lsig传输的每个像素的信号顺序输出到每个水平信号线19，然后通过水平信号线19传输到外部单元。
系统控制部132接收来自外部单元的时钟、指示操作模式的数据和其他信号，并且输出诸如固态摄像装置1的内部信息的数据。系统控制部132还包括产生各种定时信号的定时发生器，并且根据由定时发生器产生的各种定时信号进行诸如行扫描部131、水平选择部133和列扫描部134的电路部的驱动控制。
[应用示例2]
上述固态摄像装置1可应用于具有摄像功能的任何类型的电子设备，例如诸如数字静态照相机和摄影机的照相系统，以及具有摄像功能的移动电话。图15示出了作为电子设备示例的电子设备2（照相机）的示意性构造。例如电子设备2是可取静态或动态图像的摄影机，并且具有固态摄像装置1、光学系统（光学透镜）、快门单元311、驱动固态摄像装置1和快门单元311的驱动部313以及信号处理部312。
光学系统310将来自于物体的图像光（入射光）引入到固态摄像装置1的像素部10A。光学系统310可由多个光学透镜构造。快门单元311控制对固态摄像装置1施加/阻挡光的周期。驱动部313控制固态摄像装置1的传送操作和快门单元311的快门操作。信号处理部312从固态摄像装置1中输出的信号进行各种类型的信号处理。例如受到信号处理的图像信号Dout储存在诸如存储器的存储介质中，或者输出到显示器上。
尽管已经以示例性实施例和应用实施例描述了本技术，但公开的内容不受其限制，而是可以进行各种修改和替换。例如，尽管已经以两个（两种类型）半导体芯片彼此接合的情况描述了示例性实施例和应用示例，但三个或更多个半导体芯片可彼此接合（层叠）。在这样的情况下，贯通电极提供为将芯片的连接焊盘彼此电连接，并且绝缘层提供为贯穿表面侧的一个半导体，实现本公开示例性实施例的内容的有益效果。
尽管已经以背侧照明型的固态摄像装置的构造示例了示例性实施例和应用示例，但本公开的内容也可应用于前侧照明型的固态摄像装置。
另外，根据本公开的半导体装置和固态摄像装置的每个可不包括上述示例性实施例和应用示例的所有部件，或者可还包括其他层。
从而，从本公开的上述示例性实施例、修改和应用示例至少能够实现以下构造。
（1）一种半导体装置，包括：
第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；
第二器件基板，包括第二半导体基板和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
贯通电极，贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
绝缘层，设置成与该贯通电极相对，并且贯穿该第一半导体基板和该第二半导体基板之一。
（2）根据（1）所述的半导体装置，其中
该第一器件基板层叠在该第二器件基板上，
该贯通电极填充在通孔中该第一配线层和该第二配线层之间的区域，该通孔从该第一器件基板的表面依次贯穿该第一半导体基板和该第一配线层直至该第二配线层的表面，并且
该绝缘层填充在该通孔中该贯通电极上的区域。
（3）根据（2）所述的半导体装置，其中该第一配线层具有构成该通孔的一部分的开口。
（4）根据（2）或（3）所述的半导体装置，其中该通孔的内壁全部由金属薄膜覆盖。
（5）根据（2）或（3）所述的半导体装置，其中对于该通孔的内壁，仅与该贯通电极相对的区域由金属薄膜覆盖。
（6）根据（1）至（5）中任一项所述的半导体装置，其中该贯通电极包括铜和镍之一。
（7）根据（1）至（6）中任一项所述的半导体装置，其中该绝缘层包括氧化硅膜和光敏树脂之一。
（8）根据（2）至（7）中任一项所述的半导体装置，还包括提供在该第一器件基板上的保护膜。
（9）一种制造半导体装置的方法，该方法包括：
将第一器件基板接合到第二器件基板，该第一器件基板包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上，该第二器件基板包括第二半导体基板和第二配线层，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
形成贯通电极，该贯通电极贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
形成绝缘层，该绝缘层形成为与该贯通电极相对并且贯穿该第一半导体基板和该第二半导体基板之一。
（10）根据（9）所述的制造半导体装置的方法，还包括在将该第一器件基板接合到该第二器件基板之后形成通孔，该通孔从该第一器件基板的表面依次贯穿该第一半导体基板和该第一配线层直至该第二配线层的表面，
其中形成该贯通电极包括在形成的通孔中填充该第一配线层和该第二配线层之间的区域，并且
形成该绝缘层包括在形成该贯通电极之后，填充该通孔中该贯通电极上的区域。
（11）根据（9）或（10）所述的制造半导体装置的方法，其中形成该贯通电极包括进行无电镀以形成该贯通电极。
（12）根据（10）或（11）所述的制造半导体装置的方法，其中形成该绝缘层包括：
在形成该贯通电极且在该通孔中填充该贯通电极上的区域之后，在该第一器件基板之上形成绝缘材料膜；以及
在形成该绝缘材料膜之后，抛光该绝缘材料膜。
（13）根据（9）或（10）所述的制造半导体装置的方法，其中形成该贯通电极包括进行电镀以形成该贯通电极。
（14）根据（13）所述的制造半导体装置的方法，其中形成该贯通电极包括在由淀积在该通孔中的镀膜将该第一配线层和该第二配线层彼此连接之后且在该通孔被该镀膜填满之前停止进行电镀。
（15）根据（13）所述的制造半导体装置的方法，其中形成该贯通电极包括在该通孔中淀积该镀膜之后，选择性地移除该镀膜的第一配线层上的区域。
（16）根据（9）至（15）中任一项所述的制造半导体装置的方法，其中该贯通电极包括铜和镍之一。
（17）根据（9）至（16）中任一项所述的制造半导体装置的方法，其中该绝缘层包括氧化硅膜和光敏树脂之一。
（18）一种具有半导体装置的固态摄像装置，该半导体装置包括：
第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；
第二器件基板，包括第二半导体层和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
贯通电极，贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
绝缘层，设置成与该贯通电极相对，并且贯穿该第一半导体基板和该第二半导体基板之一。
（19）根据（18）所述的固态摄像装置，其中
该第一器件基板包括像素部，该像素部包括作为像素的光电转换器件，并且
该第二器件基板包括驱动像素部的电路部。
（20）一种具有固态摄像装置的电子设备，该固态摄像装置提供有半导体装置，该半导体装置包括：
第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；
第二器件基板，包括第二半导体基板和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
贯通电极，贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
绝缘层，设置成与该贯通电极相对，并且贯穿该第一半导体基板和该第二半导体基板之一。
本公开包含2012年1月18日提交日本专利局的日本优先权专利申请JP2012-008278中公开的相关主题，其全部内容通过引用结合于此。
本领域的技术人员应当理解的是，在权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。

Claims (20)

1.一种半导体装置，包括：
第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；
第二器件基板，包括第二半导体基板和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
贯通电极，在通孔中贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
绝缘层，在所述通孔中设置在该贯通电极的顶部上，并且贯穿该第一半导体基板和该第二半导体基板之一。
2.根据权利要求1所述的半导体装置，其中
该第一器件基板层叠在该第二器件基板上，
该贯通电极填充在所述通孔中该第一配线层和该第二配线层之间的区域，该通孔从该第一器件基板的表面依次贯穿该第一半导体基板和该第一配线层直至该第二配线层的表面，并且
该绝缘层填充在该通孔中该贯通电极的顶部上的区域。
3.根据权利要求2所述的半导体装置，其中该第一配线层具有构成该通孔的一部分的开口。
4.根据权利要求2所述的半导体装置，其中该通孔的内壁全部由金属薄膜覆盖。
5.根据权利要求2所述的半导体装置，其中对于该通孔的内壁，仅与该贯通电极相对的区域由金属薄膜覆盖。
6.根据权利要求1所述的半导体装置，其中该贯通电极包括铜和镍之一。
7.根据权利要求1所述的半导体装置，其中该绝缘层包括氧化硅膜和光敏树脂之一。
8.根据权利要求2所述的半导体装置，还包括提供在该第一器件基板上的保护膜。
9.一种制造半导体装置的方法，该方法包括：
将第一器件基板接合到第二器件基板，该第一器件基板包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上，该第二器件基板包括第二半导体基板和第二配线层，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
形成贯通电极，该贯通电极在通孔中贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
形成绝缘层，该绝缘层在所述通孔中形成在该贯通电极上并且贯穿该第一半导体基板和该第二半导体基板之一。
10.一种制造半导体装置的方法，说是方法包括：
将第一器件基板接合至第二器件基板，所述第一器件基板包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上，所述第二器件基板包括第二半导体基板和第二配线层，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
在将该第一器件基板接合到该第二器件基板之后形成通孔，该通孔从该第一器件基板的表面依次贯穿该第一半导体基板和该第一配线层直至该第二配线层的表面，
形成贯通电极，所述贯通电极贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
形成绝缘层，所述绝缘层设置成与该贯通电极相对，并且贯穿该第一半导体基板和该第二半导体基板之一，
其中形成该贯通电极包括在形成的通孔中填充该第一配线层和该第二配线层之间的区域，并且
形成该绝缘层包括在形成该贯通电极之后，填充该通孔中该贯通电极上的区域。
11.根据权利要求10所述的制造半导体装置的方法，其中形成该贯通电极包括进行无电镀以形成该贯通电极。
12.根据权利要求10所述的制造半导体装置的方法，其中形成该绝缘层包括：
在形成该贯通电极且在该通孔中填充该贯通电极上的区域之后，在该第一器件基板之上形成绝缘材料膜；以及
在形成该绝缘材料膜之后，抛光该绝缘材料膜。
13.根据权利要求10所述的制造半导体装置的方法，其中形成该贯通电极包括进行电镀以形成该贯通电极。
14.根据权利要求13所述的制造半导体装置的方法，其中形成该贯通电极包括在由淀积在该通孔中的镀膜将该第一配线层和该第二配线层彼此连接之后且在该通孔被该镀膜填满之前停止进行电镀。
15.根据权利要求13所述的制造半导体装置的方法，其中形成该贯通电极包括在该通孔中淀积镀膜之后，选择性地移除该镀膜的在第一配线层上的区域。
16.根据权利要求9所述的制造半导体装置的方法，其中该贯通电极包括铜和镍之一。
17.根据权利要求9所述的制造半导体装置的方法，其中该绝缘层包括氧化硅膜和光敏树脂之一。
18.一种具有半导体装置的固态摄像装置，该半导体装置包括：
第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；
第二器件基板，包括第二半导体层和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
贯通电极，在通孔中贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
绝缘层，在所述通孔中设置在该贯通电极的顶部上，并且贯穿该第一半导体基板和该第二半导体基板之一。
19.根据权利要求18所述的固态摄像装置，其中
该第一器件基板包括像素部，该像素部包括作为像素的光电转换器件，并且
该第二器件基板包括驱动该像素部的电路部。
20.一种具有固态摄像装置的电子设备，该固态摄像装置提供有半导体装置，该半导体装置包括：
第一器件基板，包括第一半导体基板和第一配线层，该第一配线层提供在该第一半导体基板的一个表面侧上；
第二器件基板，包括第二半导体基板和第二配线层，该第二器件基板接合到该第一器件基板，并且该第二配线层提供在该第二半导体基板的一个表面侧上；
贯通电极，在通孔中贯穿该第一器件基板和该第二器件基板的部分或全部，并且将该第一配线层和该第二配线层彼此电连接；以及
绝缘层，在所述通孔中设置在该贯通电极的顶部上，并且贯穿该第一半导体基板和该第二半导体基板之一。
CN201310010898.6A 2012-01-18 2013-01-11 半导体装置及其制造方法、固态摄像装置及电子设备 Active CN103219344B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-008278 2012-01-18
JP2012008278A JP5970826B2 (ja) 2012-01-18 2012-01-18 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器

Publications (2)

Publication Number Publication Date
CN103219344A CN103219344A (zh) 2013-07-24
CN103219344B true CN103219344B (zh) 2017-04-12

Family

ID=48779404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310010898.6A Active CN103219344B (zh) 2012-01-18 2013-01-11 半导体装置及其制造方法、固态摄像装置及电子设备

Country Status (3)

Country Link
US (3) US9202941B2 (zh)
JP (1) JP5970826B2 (zh)
CN (1) CN103219344B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970826B2 (ja) * 2012-01-18 2016-08-17 ソニー株式会社 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
CN108091563A (zh) * 2012-06-29 2018-05-29 索尼公司 半导体装置、半导体装置的制造方法和电子设备
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
US9312294B2 (en) 2013-10-25 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacturing thereof, and image sensor devices
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
EP2889901B1 (en) 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
CN104319258B (zh) * 2014-09-28 2017-08-04 武汉新芯集成电路制造有限公司 一种硅穿孔工艺
KR102400185B1 (ko) 2014-11-12 2022-05-20 삼성전자주식회사 관통전극을 갖는 반도체 소자
JP6295983B2 (ja) * 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
KR102441577B1 (ko) 2015-08-05 2022-09-07 삼성전자주식회사 패드 구조체를 갖는 반도체 소자
JP7013209B2 (ja) * 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP7078818B2 (ja) * 2018-01-31 2022-06-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびキャリブレーション方法
WO2020035898A1 (ja) * 2018-08-13 2020-02-20 ウルトラメモリ株式会社 半導体モジュール及びその製造方法
KR102582669B1 (ko) * 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
US11056426B2 (en) * 2019-05-29 2021-07-06 International Business Machines Corporation Metallization interconnect structure formation
CN110364544A (zh) * 2019-07-24 2019-10-22 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构
US11387271B2 (en) * 2019-12-17 2022-07-12 Texas Instruments Incorporated Optical sensor with trench etched through dielectric over silicon
TW202343699A (zh) * 2022-03-01 2023-11-01 日商村田製作所股份有限公司 電子模組

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582393A (zh) * 2008-05-12 2009-11-18 索尼株式会社 固体摄像器件制造方法和电子装置制造方法
CN102054849A (zh) * 2009-10-29 2011-05-11 索尼公司 半导体装置、其制造方法以及电子设备
WO2011077709A1 (en) * 2009-12-26 2011-06-30 Canon Kabushiki Kaisha Solid-state image pickup device and image pickup system
CN102446933A (zh) * 2010-10-12 2012-05-09 索尼公司 固体摄像装置及其制造方法和电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408006B2 (ja) * 2001-06-28 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP3908147B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置及びその製造方法
JP4145301B2 (ja) * 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
US20050248002A1 (en) * 2004-05-07 2005-11-10 Michael Newman Fill for large volume vias
KR100621633B1 (ko) * 2005-04-18 2006-09-19 삼성전자주식회사 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법및 그에 의해 형성된 반도체 장치
JP2007294652A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
FR2910707B1 (fr) * 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
TWI402941B (zh) * 2009-12-03 2013-07-21 Advanced Semiconductor Eng 半導體結構及其製造方法
CN102668081B (zh) * 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
JP2011255436A (ja) * 2010-06-07 2011-12-22 Toyota Motor Corp 貫通電極及びこれを用いた微小構造体、並びにそれらの製造方法
JP5970826B2 (ja) * 2012-01-18 2016-08-17 ソニー株式会社 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582393A (zh) * 2008-05-12 2009-11-18 索尼株式会社 固体摄像器件制造方法和电子装置制造方法
CN102054849A (zh) * 2009-10-29 2011-05-11 索尼公司 半导体装置、其制造方法以及电子设备
WO2011077709A1 (en) * 2009-12-26 2011-06-30 Canon Kabushiki Kaisha Solid-state image pickup device and image pickup system
CN102446933A (zh) * 2010-10-12 2012-05-09 索尼公司 固体摄像装置及其制造方法和电子设备

Also Published As

Publication number Publication date
US20160043128A1 (en) 2016-02-11
US10672822B2 (en) 2020-06-02
JP2013149745A (ja) 2013-08-01
US9941322B2 (en) 2018-04-10
JP5970826B2 (ja) 2016-08-17
CN103219344A (zh) 2013-07-24
US20180204872A1 (en) 2018-07-19
US9202941B2 (en) 2015-12-01
US20130181317A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
CN103219344B (zh) 半导体装置及其制造方法、固态摄像装置及电子设备
US11222914B2 (en) Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
CN107492538B (zh) 晶片到晶片接合结构
US10312281B2 (en) Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus
KR101384912B1 (ko) 집적 회로 디바이스를 위한 3ｄ 집적 마이크로전자 어셈블리 및 그 제조 방법
KR102534883B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 및 전자 기기
CN103022062B (zh) 固体摄像器件及其制造方法和电子设备
CN101699622B (zh) 半导体器件封装结构及其封装方法
CN110211979B (zh) 光检测装置及其制造方法
JP2008172223A (ja) 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス
US8456012B2 (en) Inter connection structure including copper pad and pad barrier layer, semiconductor device and electronic apparatus including the same
CN104054164B (zh) 半导体装置及其制造方法
CN103000648B (zh) 大芯片尺寸封装及其制造方法
CN103137636A (zh) 半导体装置、半导体装置制造方法及电子设备
CN103943641A (zh) 半导体晶片封装体及其制造方法
CN109860031A (zh) 半导体装置和设备
CN103633105A (zh) 半导体装置和电子设备
CN101355039B (zh) 图像感测元件封装体及其制作方法
JP2018101800A (ja) 半導体装置、半導体装置の製造方法、及び電子機器
KR100818525B1 (ko) 이미지 센서 및 그의 제조방법
WO2022092449A1 (ko) 3차원 구조물 상 증착 박막을 기반한 실리콘 커패시터 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant