CN103208484A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN103208484A
CN103208484A CN2013100137921A CN201310013792A CN103208484A CN 103208484 A CN103208484 A CN 103208484A CN 2013100137921 A CN2013100137921 A CN 2013100137921A CN 201310013792 A CN201310013792 A CN 201310013792A CN 103208484 A CN103208484 A CN 103208484A
Authority
CN
China
Prior art keywords
pattern
semiconductor device
location pattern
thickness
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100137921A
Other languages
English (en)
Other versions
CN103208484B (zh
Inventor
夜久亨
水野研
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitutoyo Corp
Original Assignee
Mitutoyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitutoyo Corp filed Critical Mitutoyo Corp
Publication of CN103208484A publication Critical patent/CN103208484A/zh
Application granted granted Critical
Publication of CN103208484B publication Critical patent/CN103208484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种半导体封装，包括：半导体器件和基板，所述半导体器件在外周边上包括直线部分，并且所述基板支撑所述半导体器件。箔片定位图案形成于基板的前表面上，所述定位图案接触半导体器件的直线部分，以调节所述半导体器件的位置。

Description

半导体封装及其制造方法
技术领域
本发明涉及一种半导体封装及其制造方法，所述半导体封装包括半导体器件和支撑半导体器件的基板。
背景技术
通常，诸如铜箔的布线图案形成于半导体封装中的基板的前表面上。随后，半导体器件在预定位置定位并装设于所述基板的顶部上，而所述半导体器件上的端子直接或间接地经由接合线连接于所述基板上的布线图案。在大多数情况下，在这种类型的半导体封装中，所述半导体器件部分通过黑树脂予以密封(参见，例如，相关技术1)。然而，也有一些半导体封装中的半导体器件部分通过透明树脂予以密封，比如包括诸如光接收元件等光学半导体器件的半导体封装，所述光接收元件具有例如用于检测光学位移的光电二极管阵列。在这种包括光学半导体器件的半导体封装中，所述半导体器件在基板上的位置会影响位移检测的精度。由此，所述半导体器件在基板上的高精度定位是需要的。
用于高精度地将半导体器件定位并且装设在基板上的方法是已知的，其中半导体器件装设于基板的前表面上，同时通过利用相机获取基板和半导体器件的图像检测基板和半导体器件中每一个的位置和定向，来修正所述基板和所述半导体器件位置和定向的失准(参见，例如，相关技术2)。然而，为了通过利用相机获取基板和半导体器件每一个的图像来检测和修正所述基板和所述半导体器件位置和定向方面的失准，诸如部件安置系统之类的设备是必须的。同时，在所要制造的半导体封装的数量相对较少的情况下，例如包括光学半导体器件的半导体封装，从成本角度来看，引入诸如部件安置系统之类的设备是困难的。此外，当从半导体晶片切分半导体器件时，外周边上可能会形成称作碎裂的不规则形状的破损(参见，例如，相关技术3)。当碎裂已经形成于半导体器件的外周边上时，基于所述半导体器件外周边的形状来检测半导体器件的位置和定向会导致半导体器件位置和定向检测精度的降低。
此外，这样一种方法是已知的：在基板和半导体器件上形成找准标记，并检测所述基板和所述半导体器件中每一个的位置和定向(参见，例如，相关技术4)。然而，取决于半导体器件的类型，形成找准标记可能是困难的。例如，当半导体器件是具有光电二极管阵列的光接收元件时，设置光电二极管阵列的区域会与要形成找准标记的区域重叠。此外，在通常形成捕捉标记区域以外的区域中形成捕捉标记以便不与有待设置光电二极管阵列的区域重叠，会导致半导体器件位置和定向检测精度的降低。
与此相对照，这样一种方法是已知的，其中，定位孔或定位缺口形成于半导体器件和基板中，随后通过使定卡具架接合于所述定位孔或所述定位缺口来使半导体器件定位于基板上(参见，例如，相关技术5和6)。此外，这样的一种方法是已知的：其中通过在基板上安装定位块并且将半导体器件抵靠在该定位块上来使所述半导体器件定位于所述基板上(参见，例如，相关技术7)。
相关技术1：日本专利No.3292723
相关技术2：日本公开No.S62-57098
相关技术3：日本专利特许公开No.2002-333309
相关技术4：日本专利特许公开No.H2-12847
相关技术5：日本专利特许公开No.H9-236454
相关技术6：日本专利特许公开No.2003-42811
相关技术7：日本专利特许公开No.H9-189515
然而，在下述方法的情况下，其中定位孔或定位缺口形成于半导体器件和基板上以与定位卡具接合以便增加半导体器件的定位精度，所述孔或缺口必须高精度地形成。为了形成这样高精度的孔或缺口，生产时间和成本会增加。此外，在下述方法的情况下，其中定位结块安装于基板以便增加半导体器件的定位精度，所述定位块必须高精度地安装于所述基板。为了将所述定位块高精度地安装于基板，生产时间和生产成本会增加。
发明内容
本发明的构思考虑到了上述问题，并且提供了能够以较低成本实现半导体器件于基板上高精度地定位的半导体封装及其制造方法。
本发明利用包括半导体器件(也称作“半导体”)和基板的半导体封装解决了上述问题，所述半导体器件在外周边上具有直线部分(也称作“直线区段”)，并且所述基板支撑所述半导体器件。在所述半导体封装中，箔片定位图案形成于所述基板的前表面上，所述定位图案接触所述半导体器件的直线部分，以调节(也就是，设定)所述半导体器件的位置。
此外，本发明利用用于制造半导体封装的方法解决了上述问题，该方法包括图案形成过程和半导体器件装设过程。在所述图案形成过程中，用于调节所述半导体器件的位置的箔片定位图案形成于所述基板的前表面上，所述基板支撑在其外周边上具有直线部分的半导体器件。在所述半导体器件装设过程中，所述半导体器件装设于所述基板的前表面上，同时通过将所述半导体器件的直线部分抵靠于所述定位图案上来调节所述半导体器件的位置。
所述箔片定位图案可以通过类似于用于箔片布线图案的过程的过程高精度地形成于所述基板的前表面上。通过将所述半导体器件的直线部分抵靠于所述定位图案上，所述半导体器件可高精度地定位并且装设于所述基板的前表面上。于是，能够以较低成本实现所述半导体器件的高精度定位。
根据本发明，能够以较低成本实现半导体器件于基板上的高精度定位。
附图说明
参考下面的附图，通过本发明的示例性实施例的非限制性示例，本发明得以进一步详细地描述，其中相同的附图标记表示多个附图中相似的零件，并且其中：
图1是平面视图，示意性地示出了根据本发明第一实施例半导体器件装设在半导体封装中的部分的结构；
图2是沿着图1中的线II-II的截面图；
图3是平面视图，示意性地示出了其中装设半导体器件之前半导体器件装设于半导体封装中的部分的结构；
图4是横截面视图，示意性地示出了定位图案的厚度比距离半导体器件外周边上的碎裂部分的底面的高度薄的状态的放大视图；
图5是横截面视图，示意性地示出了其上形成有碎裂的外周边抵靠定位图案的状态的放大视图；
图6是横截面视图，示意性地示出了其上形成有碎裂的外周边抬起定位图案的状态的放大视图；
图7是横截面视图，示意性地示出了定位图案的厚度比半导体器件外周边上的碎裂部距离底面的高度厚的状态的放大视图；
图8是横截面视图，示意性地示出了形成有碎裂的外周边抵靠定位图案的状态的放大视图；
图9是示出了用于制造半导体封装的方法的总体过程的流程图；
图10是平面视图，示意性地示出了当刻蚀圆角形成于L形定位图案的内角部上时，半导体器件的抵靠状态的放大视图；
图11是平面视图，示意性地示出了当凹口形成于L形定位图案的内角部上时，半导体器件的抵靠状态的放大视图；
图12是平面视图，示意性地示出了根据本发明第二实施例半导体器件装设于半导体封装中的部分的结构视图；
图13是平面视图，示意性地示出了半导体器件装设于半导体封装之前的部分的结构视图；
图14是横截面视图，示意性地示出了当半导体器件安装于基板上时粘合剂的行为的示例图；并且
图15是平面视图，示意性地示出了根据本发明第三实施例半导体器件装设于半导体封装中的部分的结构视图。
具体实施方式
为了示例性地讨论本发明的实施例，并且提供本发明的原理和概念方面的最为有用且易于理解的描述，这里仅通过举例示出了本发明的实施例的细节。在这个方面，并未试图详细示出本发明的结构细节，仅必要性地示出了本发明的基本理解；本发明的描述参考了附图，以使本领域技术人员明白如何在实践中实施本发明的形式。
下文中，参考附图描述本发明的优选实施例。如图1和2中所示，根据本发明的第一实施例的半导体封装10包括半导体器件14和基板16，半导体器件14在外周边12上具有直线部分并且基板16支撑半导体器件14。箔片定位图案18形成于基板16的前表面上，所述图案18接触半导体器件14的直线部分以调节半导体器件14的位置。未考虑其它对本实施例的理解不是特别重要的结构，因此适当省略了其描述。
半导体器件14是包括用于检测光学位移的光电二极管阵列的光接收元件。更具体地，半导体器件14为矩形，并且包括在外周边12上的第一直线部分20A和第二直线部分20B，所述第一直线部分20A和所述第二直线部分20B相对于彼此形成直角。此外，相对于第一直线部分20A和第二直线部分20B作为相对侧边的半导体器件14的外周边12上的部分也是直线部分。如图1中所示，当半导体器件14是矩形时，光电二极管阵列的方向(光电二极的列方向)优选地匹配半导体器件14的长度方向。半导体器件14的厚度约在0.05至0.7mm的范围中。考虑半导体器件的制造过程成本、屈服比等因素适当地选择所述厚度。此外，当从半导体晶片裁切半导体器件14时，外周边12上会形成称为碎裂的不规则形状的破损，比如表面层膜的损坏或剥落。例如，外周边12的底面侧上的一部分可能会失去。这样的损坏优选尽可能地小。考虑裁切加工的加工要求，使得发生损坏的范围距底面小于10μm。
用于基板16的材料为诸如酚醛纸、环氧树脂纸、玻璃复合材料、玻璃纤维环氧树脂、特氟隆(Teflon)(注册商标)、氧化铝以及LTCC等已知材料。
用于定位图案18的材料为诸如铜箔和铝箔等箔片。如图3中所示，定位图案18在平面视图中具有“L”形状。如图1中所示，定位图案18接触第一直线部分20A和第二直线部分20B两个部分两者。半导体器件14为矩形。如图1中所示，当定位图案18具有由两个不同长度的直线部分构造成的“L”形状时，定位图案18中较长的直线部分优选地接触半导体器件14的较长的直线部分(第二直线部分20B)。另外，具有远离半导体器件14的角部缩进的形状的凹口22形成于L形定位图案18的内角部上。此外，如上所述，半导体器件14的外周边12上可能会形成称为碎裂的不规则破损。当定位图案18的厚度A比从半导体器件14的外周边12上的缺失部分的底表面算起的高度K薄时，如图4中所示，半导体器件14在外周边12上的缺失部分处抵靠定位图案18，如图5中所示。此外，如图6中所示，半导体器件14也可能在定位图案18上抬升起，从而导致用于半导体器件14的定位精度的降低。相反，当定位图案18的厚度A比从半导体器件14的外周边12上的缺失部分的底表面算起的高度K厚时，如图7所示，半导体器件14在外周边12的没有出现损坏的部分处抵靠定位图案18，如图8中所示，因此半导体器件14可精确定位于基板16上。如上所述，已经考虑了用于半导体器件的裁切加工，使得半导体器件14的外周边12发生损坏的范围从底面算起小于10μm。由此，当定位图案18的厚度为10μm或更大时，半导体器件14的外周边12的未损坏部分能够可靠地抵靠定位图案18。于是，定位图案18的厚度优选为10μm或更大。此外，定位图案18的厚度优选比半导体器件14的厚度薄。定位图案18的厚度通常为18μm、35μm、70μm等。
此外，基板16的前表面上还形成有箔片布线图案24。用于布线图案24的材料和厚度与用于定位图案18的材料和厚度相同。布线图案24经由接合线26连接至半导体器件14的端子。通过使定位图案18的厚度比半导体器件14的厚度薄，可以避免接合线26与定位图案18之间的干涉。
此外，半导体封装10通过密封树脂28在半导体器件14安装于基板16上的一侧上予以密封。例如，透明的环氧型树脂可用作用于密封树脂28的材料。
接下来，按照图9中的流程图，描述用于半导体封装10的制造方法。首先，用于调节半导体器件14的位置的箔片定位图案18形成于基板16的前表面上(S102：图案形成过程)。除了定位图案18外，在该过程中布线图案24也形成于基板16的前表面上，布线图案24与定位图案18具有相同的材料和厚度(参见图3)。具体而言，诸如铜箔之类的箔片布设于基板16的前表面，并且使用光刻方法加工成定位图案18和布线图案24的形状。当布线图案也形成于基板16的后表面上时，诸如铜箔之类的箔片也布设于基板16的后表面，并且使用光刻方法被加工成所述布线图案的形状。此外，通孔形成于基板16上，以便与两个表面上的布线连通。此外，通过镀敷填充通孔，以便电连接两个表面上的布线图案。
接下来，半导体器件14被装设于基板16的前表面上，同时通过使半导体器件14的第一直线部分20A和第二直线部分20B抵靠在定位图案18上来调节半导体器件14的位置(S104：半导体器件装设过程)。当没有凹口形成于L形定位图案18的内角部处时，如图10中所示，蚀刻圆角形成于定位图案18的内角部处。因此，半导体器件14的角布和L形定位图案18的内角部可能会彼此干涉，并且定位图案18与半导体器件14的第一直线部分20A和/或第二直线部分20B之间会产生间隙。然而，在当前的第一实施例中，凹口22形成于L形定位图案18的内角部上，所述凹口22具有远离半导体器件14的角部缩进的形状。由此，如图11所示，半导体器件14的角部与L形定位图案18的内角部不会彼此干涉。于是，半导体器件14的第一直线部分20A和第二直线部分20B能够可靠地抵靠定位图案18，并且可以半导体器件14精确地定位于基板16上。当时半导体器件14装设于基板16上时，诸如环氧树脂之类的粘合剂被涂覆于基板16和/或半导体器件14的接触面上的多个位置(例如，五个位置)。此外，布线图案24和半导体器件14上的端子经由接合线26进行连接。
接下来，半导体器件14已经装设于基板16上的一侧通过密封树脂28进行密封(S106：树脂密封过程)。具体而言，半导体器件14和基板16被安装于诸如传递模塑设备等树脂模塑设备的模具中。随后，半导体器件14已经装设于基板16上的一侧通过密封树脂28进行密封，以便覆盖半导体器件14，从而完成半导体封装10。
如上所述，在图案形成过程(S102)中，可使用诸如光刻的方法使箔片定位图案18连同箔片布线图案24高精度地形成于基板16的前表面上。此外，通过使半导体器件14的第一直线部分20A和第二直线部分20B抵靠在定位图案18上，半导体器件14得以高精度地定位并且安装于基板16的前表面上。于是，采用半导体封装10，能够以较低的成本实现半导体器件14的高精度定位。
在当前的第一实施例中，具有远离半导体器件14的角部缩进的形状的凹口22形成于L形定位图案18的内角部上。然而，即使例如当蚀刻圆角形成于L形定位图案18的内角部上时，在半导体器件14的角部具有倒角形状并且半导体器件14的角部和L形定位图案18的内角部并不彼此干涉的情况下，则凹口不需要形成于L形定位图案18的内角部上。
接下来，描述本发明的第二实施例。单独(一个)L形定位图案18形成于第一实施例的半导体封装10中的基板16的前表面上。相反，如图12和13所示，当前的第二实施例中的半导体封装30包括形成于基板16的前表面上的定位图案32，定位图案32分成三个定位图案单元32A、32B和32C。其它结构类似于第一实施例。由此，与图1至11中相似的结构被赋予相同的附图标记，并且省略了相似结构的描述。
定位图案32在定位图案单元32A处接触第一直线部分20A，并且在定位图案单元32B和32C处接触第二直线部分20B。更具体地，定位图案32A、32B和32C中的每一个在平面视图中都是矩形的。定位图案单元32A在离开第一直线部分20A的端部的部分处接触第一直线部分20A。同时，定位图案单元32B和32C接触第二直线部分20B的端部和靠近端部的部分。此外，定位图案单元32B和32C沿第二直线部分20B的延伸方向是分开的。定位图案单元32B和32C的一部分沿第二直线部分20B的延伸方向伸过第二直线部分20B的相应端部。外伸部分不接触第二直线部分20B。用于定位图案32的材料和厚度与用于定位图案18及布线图案24的材料和厚度相同。当半导体器件14为矩形时，定位图案32优选地接触半导体器件14的直线部分中的较长的直线部分(第二直线部分20B)上的两个部位，所述两个部位具有尽可能长的跨度。如图12中所示，定位图案32更优选地接触半导体器件14的直线部分中的较长的直线部分(第二直线部分20B)的两个端部。
当前的第二实施例中的半导体封装30的定位图案32也是箔片。由此，在图案形成过程(S102)中，可使用诸如光刻的方法使定位图案32连同布线图案24高精度地形成于基板16的前表面上。此外，在所述半导体器件装设过程(S104)中，半导体器件14的第一直线部分20A抵靠定位图案单元32A，并且第二直线部分20B抵靠定位图案单元32B和32C。藉此，半导体器件14得以高精度地定位并且装设于基板16的前表面上。于是，同样能够以较低成本在半导体封装30中实现半导体器件14的高精度定位。
此外，如图14中所示，当大量的粘合剂34被涂覆于半导体器件14和基板16的接触面，并且粘合剂34从所述接触面挤出时，多余的粘合剂34有可能会从半导体器件14的第一直线部分20A和第二直线部分20B与定位图案32之间溢出到半导体器件14上，并且粘结到半导体器件14的端子上。然而，定位图案单元32B和32C沿第二直线部分20B的延伸方向是分离的，此外，定位图案单元32A和32B也是分离的。由此，所述多余的粘合剂34会从定位图案单元32B和32C之间，或从定位图案单元32A和32B之间沿表面方向溢出。于是，不太可能发生多余的粘合剂34溢出到半导体器件14上并粘结到半导体器件14端子的情况。
L形定位图案18的接触第一直线部分20A的部分和/或接触第二直线部分20B的部分在所述第一实施例中也可以是分离的(沿接触直线部分的延伸方向)。藉此，不太可能发生多余的粘合剂34溢出到半导体器件14上并粘结到半导体器件14端子的情况，这类似于当前的第二实施例。
接下来，描述本发明的第三实施例。在所述第一实施例的半导体封装10和所述第二实施例的半导体封装30中，定位图案18和32接触半导体器件14的第一直线部分20A和第二直线部分20B这两个直线部分。相反，如图15中所示，在当前的第三实施例中的半导体封装40中，定位图案42仅接触半导体器件14的第二直线部分20B，而不接触第一直线部分20A。此外，第二直线部分20B的端部的位置与定位图案42的端部的位置是一致的。其它结构类似于所述第一和第二实施例。由此，与图1至14中相似的结构用相同附图标记表示，并且省略了相似结构的描述。
定位图案42构造成具有定位图案单元42A和42B，所述定位图案单元42A和42B沿第二直线部分20B的延伸方向分离。更具体地，定位图案单元42A和42B是矩形的，并且接触第二直线部分20B的端部以及靠近端部的部分。定位图案单元42A的端部的位置与第二直线部分20B的第一端部的位置一致(也就是，对齐)。定位图案单元42B的端部的位置与第二直线部分20B的第二端部的位置一致(也就是，对齐)。用于定位图案42的材料和厚度与用于定位图案18、定位图案32以及布线图案24的材料和厚度相同。当半导体器件14为矩形时，如图15中所示，定位图案42优选地接触半导体器件14的直线部分中较长的直线部分(第二直线部分20B)。此外，如图15中所示，定位图案42更优选地接触半导体器件14的直线部分中较长的直线部分(第二直线部分20B)的两端。
在当前的第三实施例中的半导体封装40的定位图案42也是箔片。由此，在图案形成过程(S102)中，可使用诸如光刻的方法使定位图案42连同布线图案24高精度地形成于基板16的前表面上。此外，在半导体器件装设过程(S104)中，半导体器件14的第二直线部分20B抵靠定位图案单元42A和42B。此外，当经由显微镜之类的设备进行监测时，第二直线部分20B的第一端部的位置与定位图案单元42A和42B中的一个单元的端部的位置一致。藉此，半导体器件14得以高精度地定位并且装设于基板16的前表面上。当第二直线部分20B的第一端部的位置与定位图案单元42A和42B中的一个单元的端部的位置一致时，第二直线部分20B的第二端部的位置自动地与第二定位图案单元的端部的位置一致。于是，同样能够以较低成本在半导体封装40中实现半导体器件14的高精度定位。此外，定位图案42不接触半导体器件14的第一直线部分20A。由此，多余的粘合剂34不会从第一直线部分20A与所述定位图案之间溢出到半导体器件14上而粘结到半导体器件14的端子上。此外，定位图案单元42A和42B沿第二直线部分20B的延伸方向是分离的。由此，不太可能发生这样的情况：多余的粘合剂34从第二直线部分20B与定位图案42之间溢出到半导体器件14上而粘结到半导体器件14的端子上。
在当前的第三实施例中，定位图案单元42A的端部的位置与第二直线部分20B的第一端部的位置一致，并且定位图案单元42B的端部的位置与第二直线部分20B的第二端部的位置一致。然而，当所述两个定位图案单元中的任一个单元的端部的位置与第二直线部分20B的一个端部的位置一致时，半导体器件14就可以精确地定位于基板16上。由此，所述两个定位图案单元中的另一个单元的端部的位置不需要与第二直线部分20B的端部的位置一致。例如，所述另一个定位图案单元的端部可伸出第二直线部分20B的端部的位置之外。
此外，在当前的第三实施例中，定位图案单元42A和42B沿第二直线部分20B的延伸方向是分离的。然而，当不会发生多余的粘合剂的情况时，所述定位图案不需要沿第二直线部分20B的延伸方向分离。
此外，在所述第二实施例中，定位图案单元32B和32C沿第二直线部分20B的延伸方向也是分离的。然而，当不会发生多余粘合剂的情况时，接触第二直线部分20B的所述定位图案的部分不需要沿第二直线部分20B的延伸方向分离。例如，所述定位图案可构造成具有一个接触第一直线部分20A的定位图案单元，以及一个接触第二直线部分20B的定位图案单元。
此外，在所述第一至第三个实施例中，在图案形成过程(S102)中，布线图案24可连同定位图案18、32和42形成于基板16的前表面上。然而，形成布线图案24的过程也可以与形成定位图案18、32和42的过程是分开的。在这种情况下，定位图案18、32和42可具有不同的材料和/或厚度。
此外，在所述第一至第三实施例中，半导体器件14为矩形。然而，本发明可应用于包括具有矩形以外形状的半导体器件的半导体封装，只要所述形状在外周边上具有直线部分。
此外，在所述第一至第三实施例中，半导体器件14是包括用于检测光学位移的光电二极管阵列的光接收元件。然而，本发明可应用于包括不同的光学半导体器件，或包括光学半导体器件以外的半导体器件的半导体封装。当所述半导体封装包括光学半导体器件以外的半导体器件时，所述密封树脂可例如是诸如黑色树脂的非透明树脂。
本发明可用于包括半导体器件和支撑所述半导体器件的基板的半导体封装。
应当指出，先前已经提供的示例仅仅是为了解释说明的目的，无论如何不能被理解为对本发明的限制。尽管已经参考示例性实施例描述了本发明，但应当理解的是，本文中的语言是描述性的和说明性的，而不是限制性的。正如当前所述的以及所修改的那样，可在所附的权利要求的范围内改变本发明，只要所改变的方面不背离本发明的范围和精神。尽管本文中已经参考特定结构描述了本发明，但是本发明并不限于本文中所公开的细节；相反，本发明可扩展至在所附的权利要求范围内的所有在功能上等价的结构、方法以及使用。
本发明并不限于上述实施例，多种不背离本发明的范围的变形和改进都是可能的。

Claims (22)

1.一种半导体封装，包括：
在外周边上具有直线区段的半导体；
支撑所述半导体的基板；以及
位于所述基板的前表面上的箔片定位图案，所述定位图案接触所述半导体的直线区段，以设定所述半导体的位置。
2.如权利要求1所述的半导体封装，其中，
所述半导体包括作为所述外周边上的直线区段的第一直线区段和第二直线区段，第一直线区段和第二直线区段相对于彼此形成直角，并且
所述定位图案接触所述第一直线区段和所述第二直线区段两者。
3.如权利要求2所述的半导体封装，其中，所述定位图案具有“L”形状。
4.如权利要求3所述的半导体封装，还包括位于所述定位图案的内角部上的、具有背离所述半导体的角部凹入的形状的凹口。
5.如权利要求1所述的半导体封装，其中，
所述定位图案只接触所述半导体外周边上的各直线区段中的一个直线区段，并且
所述定位图案的端部的位置与所述定位图案所接触的直线区段的端部的位置对齐。
6.如权利要求1所述的半导体封装，其中，所述定位图案被划分成多个定位图案单元。
7.如权利要求2所述的半导体封装，其中，所述定位图案被划分成多个定位图案单元。
8.如权利要求3所述的半导体封装，其中，所述定位图案被划分成多个定位图案单元。
9.如权利要求4所述的半导体封装，其中，所述定位图案被划分成多个定位图案单元。
10.如权利要求5所述的半导体封装，其中，所述定位图案被划分成多个定位图案单元。
11.如权利要求1所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
12.如权利要求2所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
13.如权利要求3所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
14.如权利要求4所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
15.如权利要求5所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
16.如权利要求6所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
17.如权利要求7所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
18.如权利要求8所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
19.如权利要求9所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
20.如权利要求10所述的半导体封装，还包括位于所述基板的前表面上的箔片布线图案，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
21.一种用于制造半导体封装的方法，包括：
图案形成步骤，在支撑半导体器件的基板的前表面上形成用于调节半导体器件的位置的箔片定位图案，所述半导体器件在外周边上具有直线部分；以及
将所述半导体器件装设于所述基板的前表面上，同时通过使所述半导体器件的直线部分抵靠在所述定位图案上来调节所述半导体器件的位置。
22.如权利要求21所述的用于制造半导体封装的方法，其中，在图案形成步骤中，布线图案连同所述定位图案一切形成在所述基板的前表面上，用于所述布线图案的材料和厚度与用于所述定位图案的材料和厚度相同。
CN201310013792.1A 2012-01-16 2013-01-15 半导体封装及其制造方法 Active CN103208484B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-006442 2012-01-16
JP2012006442A JP5896752B2 (ja) 2012-01-16 2012-01-16 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
CN103208484A true CN103208484A (zh) 2013-07-17
CN103208484B CN103208484B (zh) 2017-11-24

Family

ID=47740735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310013792.1A Active CN103208484B (zh) 2012-01-16 2013-01-15 半导体封装及其制造方法

Country Status (4)

Country Link
US (1) US8987905B2 (zh)
EP (1) EP2615637B1 (zh)
JP (1) JP5896752B2 (zh)
CN (1) CN103208484B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437520B2 (en) * 2013-03-13 2016-09-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device including a semiconductor element and a fixed member to which the semiconductor element is fixed
WO2015151292A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 プリント配線板ユニット

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189515A (ja) * 1996-01-12 1997-07-22 Mitsutoyo Corp 光学式変位検出装置
CN1433221A (zh) * 2002-01-16 2003-07-30 日本航空电子工业株式会社 以数字显示接口规格连接的主装置和监视装置的控制装置
JP2005236039A (ja) * 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
CN101516009A (zh) * 2007-12-26 2009-08-26 索尼株式会社 图像显示装置、连接器显示方法以及连接器
US20110150401A1 (en) * 2009-12-18 2011-06-23 Kabushiki Kaisha Toshiba Optical wiring cable
CN102142405A (zh) * 2010-10-27 2011-08-03 日月光半导体制造股份有限公司 半导体封装结构及其制作方法
US8009439B2 (en) * 2007-11-30 2011-08-30 Raytheon Company Metal foil interconnection of electrical devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214692B1 (en) 1985-09-05 1991-12-04 Koninklijke Philips Electronics N.V. Monitoring a conflict detector for traffic-lights
JP2871696B2 (ja) 1988-06-30 1999-03-17 日本電気株式会社 集積回路装置
JPH09236454A (ja) 1996-03-01 1997-09-09 Yaskawa Electric Corp 光学式エンコーダおよびその受光素子位置決め方法
JP3292723B2 (ja) 2000-05-26 2002-06-17 アルス電子株式会社 半導体パッケージ及びその製造方法
JP2002333309A (ja) 2001-05-09 2002-11-22 Disco Abrasive Syst Ltd チッピング測定装置及び方法
JP2002353578A (ja) * 2001-05-22 2002-12-06 Murata Mfg Co Ltd 表面実装部品用基板および基板に対する表面実装部品の実装方法
JP4775750B2 (ja) 2001-07-31 2011-09-21 株式会社安川電機 光学式エンコーダ及び光学式エンコーダの製造方法
JP2004363171A (ja) * 2003-06-02 2004-12-24 Seiko Epson Corp 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189515A (ja) * 1996-01-12 1997-07-22 Mitsutoyo Corp 光学式変位検出装置
CN1433221A (zh) * 2002-01-16 2003-07-30 日本航空电子工业株式会社 以数字显示接口规格连接的主装置和监视装置的控制装置
JP2005236039A (ja) * 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
US8009439B2 (en) * 2007-11-30 2011-08-30 Raytheon Company Metal foil interconnection of electrical devices
CN101516009A (zh) * 2007-12-26 2009-08-26 索尼株式会社 图像显示装置、连接器显示方法以及连接器
US20110150401A1 (en) * 2009-12-18 2011-06-23 Kabushiki Kaisha Toshiba Optical wiring cable
CN102142405A (zh) * 2010-10-27 2011-08-03 日月光半导体制造股份有限公司 半导体封装结构及其制作方法

Also Published As

Publication number Publication date
EP2615637A2 (en) 2013-07-17
EP2615637B1 (en) 2018-08-22
EP2615637A3 (en) 2017-04-19
CN103208484B (zh) 2017-11-24
JP5896752B2 (ja) 2016-03-30
US20130181353A1 (en) 2013-07-18
JP2013145849A (ja) 2013-07-25
US8987905B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
US20120112365A1 (en) Semiconductor Packages and Methods For Producing The Same
TWI761100B (zh) 電子裝置
US20170033039A1 (en) Semiconductor package and method of manufacturing the same
KR102437933B1 (ko) 3d 플렉스-포일 패키지
TW201724568A (zh) 用於晶片接合之基準標記
TWI518886B (zh) 光感裝置及其製法
CN102458054A (zh) 制造电路的方法和电路
CN103208484A (zh) 半导体封装及其制造方法
CN103125151A (zh) 元器件内置基板的制造方法及使用该方法的元器件内置基板
CN101689540B (zh) 制造集成电路的方法
CN101689541B (zh) 晶片上的集成电路和制造集成电路的方法
JP2023514912A (ja) ディスプレイパネルおよびディスプレイデバイス
CN104094401A (zh) 用于半导体装置的尾线连接器
CN103308870A (zh) 磁检测装置及其制造方法
TWI729681B (zh) 光學封裝結構
US8912671B2 (en) Semiconductor device having alignment mark
CN113608632A (zh) 显示面板和显示装置
JP7391494B2 (ja) 電子素子実装用母基板、電子素子実装用基板、および電子装置
JP2007200988A (ja) 電極パターンおよび液晶表示素子
US11282880B2 (en) Linear image sensor and method for manufacturing same
CN110294452A (zh) 半导体装置封装及制造其的方法
CN112331711B (zh) 可挠式显示面板
KR20230010297A (ko) 테스트 패드 및 이를 포함하는 칩 온 필름 패키지
JP2021057535A (ja) 配線基板
CN100379321C (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant