CN102458054A - 制造电路的方法和电路 - Google Patents

制造电路的方法和电路 Download PDF

Info

Publication number
CN102458054A
CN102458054A CN2011103290977A CN201110329097A CN102458054A CN 102458054 A CN102458054 A CN 102458054A CN 2011103290977 A CN2011103290977 A CN 2011103290977A CN 201110329097 A CN201110329097 A CN 201110329097A CN 102458054 A CN102458054 A CN 102458054A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
contact site
contact
metallized
Prior art date
Application number
CN2011103290977A
Other languages
English (en)
Inventor
S.克尼斯
R.厄伦普福特
Original Assignee
罗伯特·博世有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102010042987A priority Critical patent/DE102010042987A1/de
Priority to DE102010042987.2 priority
Application filed by 罗伯特·博世有限公司 filed Critical 罗伯特·博世有限公司
Publication of CN102458054A publication Critical patent/CN102458054A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of H01L27/00 - H01L49/00 and H01L51/00, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10151Sensor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10454Vertically mounted
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing

Abstract

本发明建议一种用于制造电路的方法,所述方法包括步骤:提供具有多个通过基本印制电路板沿着基本印制电路板的毗邻的印制电路板区域之间的至少一个分离线的金属化的贯通接触部的基本印制电路板,其中每个印制电路板区域具有在印制电路板区域的至少要装配的主表面处的电接触端子面、用于在多个贯通接触部和接触端子面之间连接的电线路和至少一个通过接触端子面电接触的半导体芯片,和其中基本印制电路板越过具有半导体芯片的印制电路板区域用浇注物质覆盖。该方法还包括步骤:沿着至少一个分离线划分基本印制电路板,使得多个金属化的贯通接触部通过划分基本印制电路板被划分,以便构造电路的外部端子。

Description

制造电路的方法和电路

技术领域

[0001] 本发明涉及用于制造电路的方法、电路和具有所述电路的传感器模块。 背景技术

[0002] 已知的表面微机械(OMM (oberf^chenmikromechanisch))惯性传感器由具有可移动的结构的传感器芯片和在所述可移动的结构上的所谓罩和在可移动的结构的层面上的接合焊盘区域组成。在所谓封装或预模制封装(Premold-Package)或者模制封装中的建造技术通常水平地通过借助于粘贴以机械方式固定被分离的芯片和借助于线接合以电的方式接触来实现。传感器模块的一个或多个感测方向在该建造技术中对应于OMM传感器芯片的这样的感测方向。为了在产品中改变由传感器芯片给出的感测方向,使得另一轴被测量, 通常必须动用与诸如SOIC(英语:SmalI-Outline Integrated Circuits,小外形集成电路) 或LGA (Land Grid Arrays (接点栅格阵列))之类的常用的标准模制封装相比更复杂或更贵的建造技术。

[0003] DE 19521712 Al描述了一种用于检测加速度的装置。在该装置中,在外壳本体部分处安装遮盖物,以便构成空心部分。经受加速度和被推移的传感器芯片被接合到空心部分上并且固定在该空心部分内。外壳本体部分在电路板处基本上垂直地被固定。

发明内容

[0004] 以此为背景,利用本发明介绍根据独立的和并列的权利要求所述的用于制造电路的方法、电路和传感器模块。由相应的从属权利要求和后面的描述来得出有利的扩展方案。

[0005] 本发明基于以下认识:可以通过使用LGA衬底(LGA=Land Grid Array)中的贯通接触部(Durchkontaktierimg)而不是常用的LGA焊接焊盘或用于焊接的接触面有利地实现LGA封装、优选地在LGA封装中的与方向有关的传感器的正交安装,以便借助于建造技术改变其感测方向。于是,所述贯通接触部是向外的机械接触和电信号连接并且在从模制复合体中分离封装之后位于LGA衬底的侧面处。贯通接触在此同时也用作焊接点用于竖直安装封装。贯通接触因此执行双功能。因此,贯通接触、拆开和利用所拆开的贯通接触作为侧向端子的步骤能够将封装基本上以90°的角度施加到载体衬底上。

[0006] 本发明的优点在于,在无新工艺的情况下LGA的垂直放置和稳定固定是可能的。 这以非常成本低的方式通过衬底的合适的布置或合适的布局在使用上面提及的具有双功能的贯通接触部的情况下来实现。在印制电路板中的贯通接触在印制电路板制造时被设立并且因此可以有利地来生产。LGA技术同样是已知的以及在工艺技术上是最佳的并且因此非常价格低。相比于成本最低的LGA大规模生产工艺,通常仅几个附加的或经修改的工艺步骤是需要的。因此,利用根据本发明的方法可以以有效的和价格低的方式实现电路,所述电路应用在传感器模块中,以便能够在所有三个空间方向上实现检测。

[0007] 基本想法、即在电路的衬底的边缘区域中使用被划分的贯通接触部作为电路的外接触,在此不限于传感技术领域,而是也可以在其他应用领域中使用。[0008] 本发明实现一种用于制造电路的方法,具有以下步骤:

提供具有多个通过基本印制电路板沿着在基本印制电路板的毗邻的印制电路板区域之间的至少一个分离线的金属化的贯通接触部的基本印制电路板,其中每个印制电路板区域具有在印制电路板区域的至少要装配的主表面处的电接触端子面、用于在多个贯通接触部和接触端子面之间连接的电线路以及至少一个经由接触端子面电接触的半导体芯片,其中基本印制电路板越过(Uber. . . hinweg)具有半导体芯片的印制电路板区域用浇注物质覆盖;和

沿着至少一个分离线划分基本印制电路板,其中沿着分离线划分贯通接触部,以便构造电路的外部端子。

[0009] 相应装配的基本印制电路板可以作为完成了的部分被提供。可替代地,提供步骤可以包括多个方法步骤,诸如将接触端子面、电线路、以及半导体芯片施加到基本印制电路板上以及建立贯通接触部。LGA可以在印制电路板制造商的典型的多重利用中来完成。可以将电路理解为集成电路,所述集成电路具有一个或多个电子器件。电路可以以LGA(Land Grid Array)或LGA封装的形式给出。电路可以具有层结构。为了制造电路,可以首先在基本印制电路板处或在基本印制电路板中以复合体的形式构成两个或更多、典型地多个电路。基本印制电路板可以是由适当的、在建造和连接技术领域已知的材料组成的衬底。基本印制电路板具有多个印制电路板区域。印制电路板区域对应于基本印制电路板的段,在所述段中分别构成电路。在印制电路板区域中,在基本印制电路板的至少要装配的主表面处布置用于与至少一个半导体芯片电连接的接触端子面和用于电路外部接触的金属化的贯通接触部。半导体芯片可以是半导体构件,例如是硅芯片。电路在此可以具有一个或多个半导体芯片以及另外的电器件。半导体芯片可以配备有接触连接用于通过接触端子面来接触。电路的器件分别由浇注物质包围。分离线(Vereinzelimgslinie)是以下线,沿着所述线将邻接的印制电路板区域分开或划分,以便从基本印制电路板构成各个电路。在此情况下,分离线可以分别基本上在中心划分多个金属化的贯通接触部。因此,分别两个印制电路板区域沿着两个印制电路板区域之间的分离线共有多个贯通接触部。在沿着至少一个分离线划分基本印制电路板时,贯通接触部同样被切开。划分也被称为分离。在此情况下,基本印制电路板沿着分离线例如被锯开或另外被划分,如在本领域中已知的那样。电路可以在由所划分的贯通接触部构成的外部端子处被焊接。

[0010] 在此情况下,可以如此进行划分,使得在与分离线邻接的印制电路板区域处分别保留金属化的贯通接触部分段,所述金属化的贯通接触部分段在基本印制电路板的整个厚度上延伸。可以将金属化的贯通接触部分段或半贯通接触部理解为在电路的至少一个侧表面中的金属化的半圆柱形凹槽,其在划分之后从金属化的贯通接触部形成。

[0011] 在此,由于制造容差和所打算的布局,半贯通接触部不必是精确的一半。这提供以下优点,即通过划分的唯一步骤从一组贯通接触部中形成用于两个电路的半贯通接触部形式的两组外部端子。因此,该方法进一步被简化并且更有效。

[0012] 根据一种实施形式,在提供步骤中可以使用导电材料用于构造多个金属化的贯通接触部。在此,导电材料可以在具有接触端子面的基本印制电路板的要装配的主表面处至少在贯通接触部的端部区域中完全填满多个金属化的贯通接触部。导电材料可以是贯通接触部的金属化并且被引入到为贯通接触部所设置的通孔中。金属化可以是用导电金属(例如铜)对贯通接触部的内表面涂层。在该实施形式中,金属化的厚度可以关于贯通接触部的长度变化并且例如从薄层或边缘金属化直达完全填满贯通接触部。完全填满的区域可以在贯通接触部的端部处被构成,所述端部布置在基本印制电路板的半导体芯片侧的、也即要装配的主表面处。贯通接触部用导电材料的填满度可以在贯通接触部的长度上变化或是恒定的。在贯通接触部的至少一个端部处完全填充防止浇注物质侵入,所述浇注物质被用于浇注电路。

[0013] 因此,可以完全用导电材料填充金属化的贯通接触部,使得贯通接触部分段分别具有圆分段的形状。在施加步骤中,可以将能焊接的材料施加到金属化的贯通接触部分段上。施加步骤可以在分离之后进行。能焊接的材料可以被理解为焊剂、例如金属合金。这提供以下优点,即利用能焊接的材料可以无耗费地制造具有载体结构的电路的机械连接。

[0014] 根据一种实施形式,在提供步骤中可以使用能焊接的材料用于构造多个金属化的贯通接触部。另外,可以将金属化的贯通接触部构造为环形的,使得贯通接触部分段分别具有圆环分段的形状。因此,能焊接的材料可以不完全填满多个金属化的贯通接触部,使得在多个金属化的贯通接触部中分别保留空腔。例如,可以利用由导电材料和另一附加的能焊接的材料组成的组合来实施贯通接触部,在此但是不完全被填满。在建立贯通接触部时、也即在划分步骤之前施加能焊接的材料提供以下优点,即不再需要后来施加能焊接的材料。

[0015] 在提供步骤中,在用浇注物质覆盖具有半导体芯片的印制电路板区域之前,可以将临时的填充材料填充到多个金属化的贯通接触部中或者在具有接触端子面的基本印制电路板的要装配的主表面侧构成多个金属化的贯通接触部的遮盖物(Abdeckimg)。贯通接触部的遮盖物可以具有层,例如诸如由可结构化的固体抗蚀剂组成的薄膜式漆层或者来自印制电路板制造的其他适当的材料。临时材料在浇注电路之后再次被去除。这提供以下优点,即浇注物质不会侵入到贯通接触部的空腔中并且因此在贯通接触部的区域中不发生电的和/或机械的可接触性变差。因此有利地取消从贯通接触部去除所侵入的浇注物质。浇注物质在此情况下可以被理解为模制材料、模制物质,也称为模制复合物(Mold Compound)。所述临时材料可以如此来选择,使得所述临时材料在较高的温度时无残留地分解成气体形产品。在分开步骤期间溶解于水的材料也是可设想的。

[0016] 本发明另外实现一种电路,具有以下特征:

印制电路板,其具有在所述印制电路板的至少要装配的主表面处的电接触端子面、沿着印制电路板的边缘面的用于构造电路的外部端子的多个金属化的贯通接触部分段、和用于在多个贯通接触部分段和印制电路板的接触端子面之间连接的电线路;

至少一个半导体芯片,其安置在印制电路板的要装配的主表面处并且通过接触端子面电接触;和

浇注物质,其越过半导体芯片覆盖印制电路板。

[0017] 所述电路可以借助于根据本发明的方法来制造。与在下侧具有平坦接触面的传统的LGA不同,接触面可以由半贯通接触部组成,所述半贯通接触部具有半圆形或是圆分段的横截面。

[0018] 在此情况下,所述至少一个半导体芯片可以具有传感器元件。传感器元件在此情况下可以被理解为惯性传感器,所述惯性传感器用于检测加速力或旋转速率。如果存在多个半导体芯片,则每个芯片不必均具有传感器元件。这提供以下优点,即通过根据本发明的电路在载体结构处的正交可安装性可以以简单的方式改变传感器元件的检测方向。

[0019] 本发明另外实现一种传感器模块,具有以下特征: 具有端子接触的载体衬底;和

至少一个根据本发明的电路,其中多个贯通接触部分段以电和机械方式与载体衬底的端子接触连接,和其中至少一个电路的印制电路板的主表面倾斜于或正交于载体衬底的主表面。

[0020] 传感器模块在此情况下例如可以被理解为由至少一个具有传感器元件的本发明电路和由载体衬底组成的装置。在传感器模块中可以有利地使用至少一个根据本发明的电路。在端子接触和电路之间的电的和机械的连接可以在本领域公知的SMT安装 (SMT=surface-mounting technology;表面安装)的范围内或者根据本领域公知的SMT安装来进行。传感器模块可以被设置用于检测加速力或旋转速率。附加于具有传感器元件的本发明电路,在传感器模块的载体衬底处还可以以常规的方式安置具有传感器元件的其他电路。其他电路的主表面在此近似地具有与载体衬底的主表面相同的取向。

[0021] 根据特别的实施形式,两个根据本发明的电路可以与载体衬底连接,其中所述两个电路的印制电路板的主表面彼此正交并且正交于载体衬底的主表面。正交(Orthogonal) 在该上下文中意味着在工艺固有的容差极限的范围内正交。这提供以下优点,即传感器模块可以以小的结构耗费来实现,所述传感器模块具有带有传感器元件的这样布置的电路, 使得可以在多于一个的空间方向上检测例如加速力。

[0022] 本发明另外实现一种用于制造传感器模块的方法,所述方法包括以下步骤: 提供具有端子接触的载体衬底;

提供至少一个根据本发明的电路;和

将至少一个电路的多个贯通接触部分段与载体衬底的端子接触焊接,其中至少一个电路的印制电路板的主表面倾斜于或正交于载体衬底的主表面。

[0023] 在此,至少一个电路可以根据本发明方法的实施形式来制造。

附图说明

[0024] 本发明下面根据附图示例性地进一步来阐述。其中: 图1示出电路的剖面图;

图2A示出根据本发明的实施例的两个还未划分的基本印制电路板的复合体的俯视图和图2B示出根据本发明的实施例的两个还未划分的基本印制电路板的复合体的剖面图; 图3示出根据本发明的实施例的两个划分的电路的剖面图; 图4示出根据本发明的实施例的电路的侧视图;

图5A和图5B分别示出根据本发明的实施例的载体衬底以及在其上所安置的电路的剖面图;

图6A示出根据本发明的实施例的两个还未划分的电路的复合体的俯视图和图6B示出根据本发明的实施例的两个还未划分的电路的复合体的剖面图;

图7A示出根据本发明的实施例的两个还未划分的电路的复合体的俯视图和图7B示出根据本发明的实施例的两个还未划分的电路的复合体的剖面图; 图8示出根据本发明的实施例的方法的流程图;和图9示出根据本发明的实施例的3轴传感器模块的示意图。

具体实施方式

[0025] 在本发明的优选实施例的后面的描述中,对于在不同图中所示的和类似地起作用的元件使用相同的或类似的附图标记,其中放弃对所述元件的重复描述。

[0026] 图1示出电路100的剖面图、更确切地说标准LGA封装的示意性横截面。电路100 包括焊接焊盘105、印制电路板110、接触端子面115、贯通接触部120、半导体芯片130、微机械传感器芯135、芯片接触面140、接合线145和浇注物质150。半导体芯片130可以具有集成电路形式的传感器芯片和分析芯片。半导体芯片130布置在印制电路板110的要装配的主表面上。在图1中,要装配的主表面是印制电路板110的上侧。

[0027] 图2A示出根据本发明的实施例的两个还未划分的印制电路板区域的复合体的俯视图,所述印制电路板区域分别被分配给电路200。更确切地说,示出在两个仍处于复合中的单衬底上的印制电路板衬底的示意性片段。示出了基本印制电路板210、接触端子面 215、金属化的贯通接触部220和电线路225。

[0028] 图2A中所示的基本印制电路板210具有两个印制电路板区域,所述印制电路板区域分别被分配给电路。基本印制电路板210具有矩形的基面。基本印制电路板210具有衬底材料,如在微电子技术/建造和连接技术领域中已知的。在图2A的俯视图中所示的、基本印制电路板210的要装配的主表面具有接触端子面215和金属化的贯通接触部220,其中金属化的贯通接触部220通过电线路225分别与两个接触端子面215连接。

[0029] 金属化的贯通接触部220布置在两个印制电路板区域之间的分离线(未示出)上。 沿着分离线,以后将基本印制电路板210划分成两个电路200。在此,贯通接触部220同样被划分。金属化的贯通接触部220以行列的方式布置。在图2A中示出六个贯通接触部 220。金属化的贯通接触部220具有圆形的轮廓。金属化的贯通接触部220在图2A中从基本印制电路板210的所示的主表面来看完全地用适当的导电材料填充。为了制造贯通接触部220,首先可以向基本印制电路板210中钻通孔或者另外地来建立。接着通孔可以配备有金属化。在此,至少通孔的壁可以用金属化来铺衬。

[0030] 电线路225建立金属化的贯通接触部220和接触端子面215之间的电连接。为此, 电线路225由适当的导电材料制造,诸如铜。在图2A中,金属化的贯通接触部220中的每一个均通过两个电线路255与两个接触端子面215连接。因此,在图2A中总共示出12个接触端子面215,其经由12个电线路225与六个金属化的贯通接触部220连接。在此情况下,分别六个电线路225以及与之相连接的接触端子面215位于分离线一侧,并且因此分配给电路200之一。接触端子面215在图2A中具有正方形的基面并且由适当的导电材料制造。

[0031] 但是对于本领域技术人员清楚的是,各个特征的数量、布置和大小在此情况下出于图解的目的可以任意地选择。为了更好的一目了然性,分别仅一个接触端子面215、一个金属化的贯通接触部220和一个电线路225配备有附图标记。

[0032] 图2B示出图2A的两个还未划分的电路200的复合体的剖面图。断面通过基本印制线路板210、贯通接触部220之一。从图2B可以看出,贯通接触部220完全穿过基本印制电路板210延伸并且用导电材料填充或铺衬。在图2B中,未示出在图2A中所示的印制导线225和接触端子面215。

[0033] 图3示出根据本发明的实施例的两个划分的电路200的剖面图。电路200可以是分离的LGA封装。在图3中,示出电路200之间的竖直线,该竖直线是两个划分的电路200 之间的分开线或分离线。在两个划分的电路200中的每一个中,示出最初印制电路板210 的印制电路板区域、接触端子面215、金属化的半贯通接触部220、半导体芯片230、微机械传感器芯235、芯片接触面M0、接合线245和浇注物质250。电路200的各个特征的布置关于分离线基本对称,其中金属化的半贯通接触部220离分离线最近。下面,对于图3仅仅针对两个电路200之一以代表另一电路的方式来给出描述。

[0034] 电路200的印制电路板210具有接触端子面215和金属化的半贯通接触部220。 金属化的半贯通接触部220穿过印制电路板210从印制电路板210的一个主表面延伸到另一主表面。金属化的半贯通接触部220完全用适当的导电材料填充。接触端子面215以导电的方式经由电线路(在图3中未示出)与金属化的半贯通接触部220连接。金属化的半贯通接触部220是电路200的外部端子接触。半贯通接触部220通过在分离线区域中划分最初的贯通接触部来形成。

[0035] 在图3的剖面图中示出两个半导体芯片230。分别远离分离线布置的半导体芯片 230是技术人员已知的典型的电容式惯性传感器。经由芯片接触面240和接合线对5,半导体芯片或惯性传感器芯片230与第二、单独布置的半导体芯片230连接。接合线245是芯片接触面240和单独布置的半导体芯片230之间的电连接。另一接合线245是在单独布置的半导体芯片230和印制电路板210的接触端子面215之间的电连接。

[0036] 用浇注物质250在印制电路板210的布置有半导体芯片230、接触端子面215、芯片接触面240和接合线M5的侧上浇注或过模制(Ubermolden)电路200。

[0037] 下面描述在制造工艺范围内如何能够获得电路的复合体、例如在图2A和图2B中所示的复合体和从中获得单独的电路,如例如在图3中所示的那样。电路200或LGA封装由印制电路板基础上的衬底组成,在所述衬底上通常粘贴和以线接合的方式接触半导体芯片。该布置于是为了保护而利用浇注物质250或环氧化物物质过模制。在芯片装配和转移模制(Transfermold)工艺中,衬底还作为基本印制电路板210相互连接。在模制工艺之后, 板被锯成单系统。通过该板/阵列布置,制造工艺非常有效并且LGA封装非常成本低。印制电路板衬底可以仅仅单层地被金属化。接触端子面215或接触焊盘位于在以后浇注或过模制的上侧,其中线接合到所述接触端子面215或接触焊盘上。所述接触端子面215或接触焊盘以电的方式经由电线路225或铜印制导线与基本印制电路板210的边缘侧处的金属化的贯通接触部连接。在边缘侧上的金属化的贯通接触部220是电路200或LGA封装向外的机械的和电的接触。

[0038] 在本发明中,如此设计基本印制电路板210或衬底,使得所有外部端子均位于以后的电路的印制电路板区域210或衬底的边缘侧。电路200的外部端子不再被实施为衬底下侧的平面焊接焊盘,如对于LGA已知的那样,而是被实施为从衬底上侧到衬底下侧在基本印制电路板210的侧面上的金属化的贯通接触部220。衬底可以仅仍在一侧用金属层来实施。在衬底板或阵列上,贯通接触部分别首先仍划分两个相邻的单封装。衬底中的贯通接触部可以完全被金属化,优选地用铜材料,所述铜材料根据标准在印制电路板制造时被使用。在常见的装配和模制工艺之后,如此分离阵列,使得通过贯通接触部被锯开。在该情况下,单封装当在分开的贯通接触上划分或分离或锯之后必须仍配备有能焊接的金属化、 例如化学镍:金。从而产生在一侧具有半圆柱形接触的单LGA封装形式的电路200。

[0039] 图4示出根据本发明的实施例的电路200的侧视图。电路200是图3的两个电路 200之一。在图4中示出电路200的侧表面,在所述侧表面处布置金属化的半贯通接触部 220。例如涉及从该侧对在该侧具有半贯通接触部220的LGA封装(锯断面)的观看(Blick)。

[0040] 在此情况下在图4中示出电路200的具有印制电路板210以及金属化的半贯通接触部220的交替的段的下部区域和具有浇注物质250的上部区域。在此情况下在图4中示出印制电路板210的六个段,在所述段之间布置分别具有金属化的半贯通接触部220的六个段。所述段在此情况下在图4中在水平方向上彼此交替。金属化的半贯通接触部220在此情况下分别通过印制电路板210的整个厚度、也即在印制电路板210的上面和下面之间延伸。相应的半贯通接触部220可以布置在印制电路板210的一个或多个侧边缘处。

[0041] 图5A和5B分别示出根据本发明的实施例的载体衬底560以及在所述载体衬底处所安置的电路200的剖面图。电路200是图3的两个电路200之一或者图4的电路200。 附加地,在载体衬底560处在此情况下示出端子接触565以及焊接材料570,使得电路200 与载体衬底560连接。

[0042] 在图5A中,剖面图的示出电路200的部分对应于图3的两个电路200之一的视图, 其中不过视图在图3的左边电路情况下顺时针旋转90°,并且在图3的右边电路情况下逆时针旋转90°。电路200借助于在金属化的贯通接触部220和端子接触565之间的焊接材料 570安置在载体衬底560处。在此情况下,印制电路板210电路200的主延伸面基本上正交于载体衬底560的主延伸面。

[0043] 在图5B中,仅仅如此旋转图5A的视图,使得观看方向对应于在图5A中所示的部分。因此,示出电路200的印制电路板210的在其处不布置有所浇注的半导体器件的主表面。在图5B的视图中可看出,电路200在其金属化的贯通接触部220中的每一个处借助于焊接材料570安置在端子接触565分别之一处。在图5B中示范性地示出六个金属化的贯通接触部220、六个端子接触565和由能焊接的材料570组成的六个段。

[0044] 半圆柱形接触形式的金属化的贯通接触部220是用于正交地焊接电路200或LGA 封装的焊接面并且适用于标准焊接工艺。在印制电路板210的衬底厚度上,可以调整接触的长度和从而调整焊接连接的机械稳定性。因此示出电路200或LGA封装利用焊接材料 570到载体衬底560上的正交安装。

[0045] 图6A示出根据本发明的实施例的分别分配给电路200的两个还未划分的印制电路板区域的复合体的俯视图并且图6B示出根据本发明的实施例的分别分配给电路200的两个还未划分的印制电路板区域的复合体剖面图。在图6A中所示的、电路200的复合体在此情况下对应于图2A的、电路200的复合体,除了以下事实,即金属化的贯通接触部220 分别通过遮盖物680遮盖。遮盖物680可以覆盖金属化的贯通接触部220的大部分或者也可以超出所述金属化的贯通接触部220。在图6B中所示的、电路200的复合体在此情况下对应于图2B的电路200的复合体,除了以下事实,即如这里可看出的,金属化的贯通接触部 220不完全被填满并且沿着金属化的贯通接触部220的整个纵向延伸的存在的空腔在端部处通过遮盖物680闭合。

[0046] 下面描述在制造工艺的范围内可以如何进一步处理电路的复合体(如图2A和图2B的两个电路200的所述复合体),以便获得电路200的在图6A和6B中所示的复合体。金属化的贯通接触部220仅在边缘处利用铜材料被金属化并且其表面已经在印制电路板的标准制造工艺中配备有能焊接的金属化(例如化学镍:金)。为了在浇注或模制工艺期间无浇注物质250或模制物质流入贯通接触部中,在印制电路板制造工艺结束时在基本印制电路板210的衬底上侧用适当的材料、例如利用可结构化的固体抗蚀剂或薄膜式漆层或者从印制电路板制造已知的其他材料闭合贯通接触部。此后,用固体抗蚀剂遮盖边缘金属化的贯通接触部。

[0047] 图7A示出根据本发明的实施例的分别分配给电路200的两个还未划分的印制电路板区域的复合体的俯视图和图7B示出根据本发明的实施例的分别分配给电路200的两个还未划分的印制电路板区域的复合体的剖面图。电路200的在图7A中所示的复合体在此情况下对应于图2A的电路200的复合体,除了以下事实,即金属化的贯通接触部220分别通过临时材料790填充。临时材料790在此情况下分别填充金属化的贯通接触部220的每一个中的空腔。电路200的在图7B中所示的复合体在此情况下对应于图2B的电路200 的复合体,除了以下事实,即如这里可看出的,金属化的贯通接触部220不完全被金属化并且沿着金属化的贯通接触部220的整个纵向延伸的存在的空腔用临时材料790填充。

[0048] 下面描述在制造工艺范围内可以如何进一步处理电路的复合体(例如图2A和2B 的两个电路的该复合体),以便获得电路200的在图7A和7B中所示的复合体。金属化的贯通接触部220仅在边缘处用铜材料金属化并且其上面已经在印制电路板的标准制造工艺中配备有能导电的金属化(例如化学镍:金)。为了在浇注或模制工艺期间无浇注物质250 或模制物质流入到贯通接触部中,贯通接触部在印制电路板制造工艺结束时用临时材料填充。该临时材料可以在标准化的后模制固化(Post-Mold-Cure)工艺期间或在模制之后、例如在锯之前或在锯期间再次被去除。临时材料在一种实施变型方案中在较高温度时无残留地分解成气体形产品(例如参见ftx)merUS公司的可热分解的聚合物)。在锯工艺期间溶解于水的材料也是可设想的。因此,边缘金属化的贯通接触部用临时材料填充。

[0049] 可替代地,贯通接触部在基本印制电路板210的衬底上侧可以完全被金属化或填充,其中但是金属化的填充度在基本印制电路板210的衬底下侧方向上减小,使得衬底下侧仅仅被边缘金属化。

[0050] 图8示出根据本发明的实施例的用于制造电路的方法800的流程图。方法800具有提供带有多个印制电路板区域的基本印制电路板的步骤810,所述印制电路板区域分别具有在印制电路板区域的至少要装配的主表面处的接触端子面、沿着印制电路板区域的分离线的多个金属化的贯通接触部、用于在多个贯通接触部和接触端子面之间连接的电线路和至少一个半导体芯片,所述半导体芯片在印制电路板区域中安置在基本印制电路板处并且经由接触端子面电接触。方法800另外具有沿着多个印制电路板区域的至少一个分离线划分基本印制电路板的步骤820,使得多个金属化的贯通接触部通过划分820基本印制电路板而被划分,以便构造电路的外部端子。

[0051] 图9示出根据本发明的实施例的3轴传感器模块的示意图。传感器模块具有载体衬底560,在所述载体衬底上布置三个传感器电路200。在此,传感器电路200中的第一传感器电路直接布置在载体衬底560的表面上。传感器电路200中的另外两个利用边缘区域安装到载体衬底560的表面上,使得传感器电路200的印制电路板彼此正交并且正交于载体衬底560地来取向。垂直放置的传感器电路200可以在边缘区域中具有半贯通接触部, 所述传感器电路经由所述半贯通接触部与载体衬底560不仅以电的方式而且以机械方式连接。如果传感器电路200例如是加速度传感器或旋转速率传感器,则可以利用传感器模块在通过箭头所示的三个彼此正交的感测方向上测量线性加速度或旋转加速度。

[0052] 根据一个实施例,本发明实现在印制电路板边缘处具有贯通接触部的印制电路板。贯通接触部至少在部分区域中被金属化、是导电的,以及在印制电路板中直至印制电路板和模制物质之间的界面是贯通的。贯通接触部利用相邻系统划分。分离线在中心通过贯通接触部。进行步骤模制、分离和在贯通接触部处焊接。

[0053] 金属化或贯通接触部可以具有圆或环分段(“边缘填充”)的形式。印制电路板在贯通接触部处带来能焊接的表面。

[0054] 可以在模制之前进行临时填充。

[0055] 另外,可以在模制之前遮盖。

[0056] 贯通接触部可以具有圆分段(完全填充)的形式并且贯通接触部表面可以在分离之后以能焊接的方式被金属化。

[0057] 所述的和在图中所示的实施例仅示例性地被选择。不同的实施例可以完全或关于各个特征彼此被组合。一个实施例也可以通过另一实施例的特征来补充。根据已经进行了哪种预处理或者还应该进行哪种后处理,用于制造电路的方法也可以仅包括一个或各个根据图所述的方法步骤。

Claims (10)

1.用于制造电路(200)的方法(800),具有以下步骤:提供(810)具有多个通过基本印制电路板(210)沿着基本印制电路板的毗邻的印制电路板区域之间的至少一个分离线的金属化的贯通接触部(220)的基本印制电路板(210), 其中每个印制电路板区域具有在印制电路板区域的至少要装配的主表面处的电接触端子面(215)、用于在多个贯通接触部和接触端子面之间连接的电线路(225)和至少一个通过接触端子面电接触的半导体芯片(230),其中基本印制电路板越过具有半导体芯片(230) 的印制电路板区域用浇注物质(250)覆盖;和沿着至少一个分离线划分(820)基本印制电路板,其中贯通接触部沿着分离线被划分, 以便构造电路的外部端子。
2.根据权利要求1所述的方法(800),其中进行划分(820),使得在邻接于分离线的印制电路板区域处分别保留金属化的贯通接触部分段(220),所述金属化的贯通接触部分段在基本印制电路板(210)的整个厚度上延伸。
3.根据权利要求2所述的方法(800),其中金属化的贯通接触部(220)完全用导电材料填充,使得贯通接触部分段分别具有圆分段的形状并且在划分(820)步骤之后具有将能焊接的材料施加到贯通接触部分段(220)上的步骤。
4.根据权利要求2所述的方法(800),其中在提供(810)步骤中,使用能焊接的材料用于构造多个金属化的贯通接触部(220),并且将金属化的贯通接触部(220)成形为环形的, 使得贯通接触部分段分别具有圆环分段的形状。
5.根据权利要求4所述的方法(800),其中在提供(810)步骤中,在用浇注物质(250) 覆盖具有半导体芯片(230)的印制电路板区域之前,将临时填充材料(790)填充到多个金属化的贯通接触部(220)中或者在具有接触端子面(215)的基本印制电路板(210)的要装配的主表面的侧构成多个金属化的贯通接触部的遮盖物(680)。
6.电路(200),具有以下特征:印制电路板(210),其具有在印制电路板的至少要装配的主表面处的电接触端子面 (215)、沿着印制电路板的边缘面用于构造电路的外部端子的多个金属化的贯通接触部分段(220)和用于在多个贯通接触部分段和印制电路板的接触端子面之间连接的电线路 (225);至少一个半导体芯片(230),其安置在印制电路板的要装配的主表面处并且经由接触端子面电接触;和浇注物质,其越过半导体芯片覆盖印制电路板。
7.根据权利要求6所述的电路(200),其中至少一个半导体芯片(230)具有传感器元件。
8.传感器模块,具有以下特征:具有端子接触(565)的载体衬底(560);和至少一个根据权利要求6或7之一所述的电路(200),其中多个贯通接触部分段(220) 以电和机械方式与载体衬底的端子接触连接,和其中至少一个电路的印制电路板(210)的主表面倾斜于或正交于载体衬底的主表面。
9.根据权利要求8所述的传感器模块,其中两个根据权利要求6或7之一所述的电路 (200)与载体衬底(560)连接,其中两个电路的印制电路板(210)的主表面彼此正交和正交于载体衬底的主表面。
10.用于制造传感器模块的方法,所述方法包括以下步骤: 提供具有端子接触(565)的载体衬底(560); 提供至少一个根据权利要求6或7之一所述的电路(200);和将至少一个电路的多个贯通接触部分段(220)与载体衬底的端子接触焊接,其中至少一个电路的印制电路板(210)的主表面倾斜于或正交于载体衬底的主表面。
CN2011103290977A 2010-10-27 2011-10-26 制造电路的方法和电路 CN102458054A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010042987A DE102010042987A1 (de) 2010-10-27 2010-10-27 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
DE102010042987.2 2010-10-27

Publications (1)

Publication Number Publication Date
CN102458054A true CN102458054A (zh) 2012-05-16

Family

ID=45935406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103290977A CN102458054A (zh) 2010-10-27 2011-10-26 制造电路的方法和电路

Country Status (6)

Country Link
US (1) US20120106112A1 (zh)
CN (1) CN102458054A (zh)
DE (1) DE102010042987A1 (zh)
FR (1) FR2967006A1 (zh)
IT (1) ITMI20111846A1 (zh)
TW (1) TW201236532A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224424A1 (de) * 2012-12-27 2014-07-17 Robert Bosch Gmbh Sensorsystem und Abdeckvorrichtung für ein Sensorsystem
US20160113139A1 (en) * 2014-10-16 2016-04-21 The Charles Stark Draper Laboratory, Inc. Methods and devices for improved space utilization in wafer based modules
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3524108A (en) * 1967-12-26 1970-08-11 Cts Corp Board mounted modular circuit component and improvement therein
US5554806A (en) * 1994-06-15 1996-09-10 Nippondenso Co., Ltd. Physical-quantity detecting device
US20030183004A1 (en) * 2001-07-13 2003-10-02 Eiichi Furukubo Acceleration sensor
CN1573389A (zh) * 2003-05-27 2005-02-02 精工爱普生株式会社 光模组及其制造方法、光通信装置、电子设备
US20060180912A1 (en) * 2005-02-14 2006-08-17 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
US20040084211A1 (en) * 2002-10-30 2004-05-06 Sensonix, Inc. Z-axis packaging for electronic device and method for making same
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3524108A (en) * 1967-12-26 1970-08-11 Cts Corp Board mounted modular circuit component and improvement therein
US5554806A (en) * 1994-06-15 1996-09-10 Nippondenso Co., Ltd. Physical-quantity detecting device
US20030183004A1 (en) * 2001-07-13 2003-10-02 Eiichi Furukubo Acceleration sensor
CN1573389A (zh) * 2003-05-27 2005-02-02 精工爱普生株式会社 光模组及其制造方法、光通信装置、电子设备
US20060180912A1 (en) * 2005-02-14 2006-08-17 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers

Also Published As

Publication number Publication date
ITMI20111846A1 (it) 2012-04-28
DE102010042987A1 (de) 2012-05-03
FR2967006A1 (fr) 2012-05-04
TW201236532A (en) 2012-09-01
US20120106112A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
CN104685622B (zh) Bva中介结构
CN103208462B (zh) 半导体封装件以及用于制造该半导体封装件的方法
EP3031080B1 (en) Embedded packaging with preformed vias
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
JP5619276B2 (ja) 誘電体塊上に端子を有するマイクロ電子パッケージ
US8652866B2 (en) Sensor device and method
CN102479724B (zh) 一种散热增益型堆叠式半导体组件的制作方法
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
CN102685657B (zh) 部件
CN103715166B (zh) 用于部件封装件的装置和方法
US8174105B2 (en) Stacked semiconductor package having discrete components
CN103449357B (zh) 混合集成部件及其制造方法
CN101480116B (zh) 电路基板、电子器件配置及用于电路基板的制造工艺
KR101187214B1 (ko) 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
US7245021B2 (en) Micropede stacked die component assembly
US6660558B1 (en) Semiconductor package with molded flash
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
KR101291289B1 (ko) 반도체 패키지 및 그 제조 방법
US6524885B2 (en) Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
CN102054812B (zh) 器件及制造方法
CN1875481B (zh) 半导体装置及其制造方法
CN100483706C (zh) 具有薄膜电容器结构的集成电路封装衬底
CN101499445B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516

C02 Deemed withdrawal of patent application after publication (patent law 2001)