CN111477617A - 光学封装结构及其制造方法 - Google Patents

光学封装结构及其制造方法 Download PDF

Info

Publication number
CN111477617A
CN111477617A CN202010071410.0A CN202010071410A CN111477617A CN 111477617 A CN111477617 A CN 111477617A CN 202010071410 A CN202010071410 A CN 202010071410A CN 111477617 A CN111477617 A CN 111477617A
Authority
CN
China
Prior art keywords
optical
spacer
package
substrate
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010071410.0A
Other languages
English (en)
Inventor
许嘉芸
陈盈仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN111477617A publication Critical patent/CN111477617A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开一种光学封装结构及其制造方法，所述光学封装结构包含衬底、光学元件、间隔件及封装体。所述衬底具有顶面。所述光学元件邻近于所述衬底的所述顶面，且具有第一高度H1。所述间隔件包围所述光学元件且具有顶面。所述衬底的所述顶面与所述间隔件的所述顶面之间的距离定义为第二高度H2。所述封装体位于所述光学元件与所述间隔件之间，且在邻近于所述光学元件的位置具有第三高度H3。所述封装体覆盖所述光学元件的至少一部分。所述光学元件从所述封装体暴露，且H2>H1≥H3。

Description

光学封装结构及其制造方法
技术领域
本发明涉及一种光学封装结构(optical package structure)及一种方法，且涉及一种具有间隔件(spacer)的光学封装结构，及所述光学封装结构的制造方法。
背景技术
在包含光学元件(optical element)的光学封装结构中，可设置封装体(encapsulant)以覆盖光学元件，然而光学元件表面的有源区(active area)必须从封装体暴露。因此，在此类光学封装结构的工艺中，可先设置可移除模具(removable mold)于光学元件的有源区上，以覆盖光学元件的有源区，且接着形成封装体以包围光学元件的侧表面及顶面以及可移除模具。最后，移除可移除模具，因此形成封装体的开口以暴露光学元件的有源区。在后续过程中，可设置面板(panel)于光学封装结构的顶面上，例如封装体的顶面上。然而，由于封装体的一部分位于光学元件的顶面上，因此光学封装结构较厚，而需要改进。
发明内容
在一些实施例中，一种光学封装结构包含衬底(substrate)、光学元件、间隔件及封装体。所述衬底具有顶面。所述光学元件邻近于所述衬底的所述顶面，且具有第一高度H1。所述间隔件包围所述光学元件且具有顶面。所述衬底的所述顶面与所述间隔件的所述顶面之间的距离定义为第二高度H2。所述封装体位于所述光学元件与所述间隔件之间，且在邻近于所述光学元件的位置具有第三高度H3。所述封装体覆盖所述光学元件的至少一部分。所述光学元件从所述封装体暴露，且H2>H1≥H3。
在一些实施例中，一种光学封装结构包含衬底、光学元件、间隔件及封装体。所述衬底具有顶面。所述光学元件邻近于所述衬底的所述顶面。所述间隔件包围所述光学元件且具有外表面。所述封装体覆盖所述光学元件的至少一部分，且位于所述光学元件与所述间隔件之间。所述封装体从所述间隔件的所述外表面暴露，且所述封装体的侧表面与所述间隔件的所述外表面大体上共面(coplanar)。
在一些实施例中，一种光学封装结构的制造方法包含：(a)提供多个光学元件邻近于衬底的顶面，其中所述光学元件具有第一高度H1；及(b)提供至少一个间隔件于所述衬底上且以点胶(dispensing)的方式形成至少一个封装体以包围所述光学元件，其中所述间隔件具有顶面，所述衬底的所述顶面与所述间隔件的所述顶面之间的距离定义为第二高度H2，所述封装体在邻近于所述光学元件的位置具有第三高度H3，且H2>H1≥H3。
附图说明
当结合附图阅读时，从以下详细描述易于理解本发明的一些实施例的方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述清晰起见任意增大或减小。
图1说明根据本发明的一些实施例的光学封装结构的实例的俯视图。
图2说明展示于图1中的光学封装结构的沿着线I-I截取的剖视图。
图3说明面板与展示于图1及图2中的光学封装结构的组合件的剖视图。
图4说明根据本发明的一些实施例的光学封装结构的实例的俯视图。
图5说明图4中所展示的光学封装结构的沿着线II-II截取的剖视图。
图6说明展示于图4中的光学封装结构的沿着线III-III截取的剖视图。
图7说明展示于图4中的光学封装结构的左向侧视图。
图8说明根据本发明的一些实施例的光学封装结构的实例的侧视图。
图9说明根据本发明的一些实施例的光学封装结构的实例的俯视图。
图10说明图9中所展示的光学封装结构的沿着线IV-IV截取的剖视图。
图11说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图12说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图13说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图14说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图15说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图16说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图17说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图18说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图19说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图20说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图21说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
图22说明根据本发明的一些实施例的一种用于制造光学封装结构的方法的实例的一或多个阶段。
具体实施方式
贯穿图式及详细描述使用共同参考编号以指示相同或类似组件。从结合附图进行的以下详细描述将容易理解本发明的实施例。
以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以解释本发明的某些方面。当然，这些组件及布置仅为实例且不意欲为限制性的。举例来说，在以下描述中，第一特征形成在第二特征上方或其上可包含形成或设置第一特征直接接触第二特征的实施例，且还可包含形成或设置额外特征在第一特征与第二特征之间，使得第一特征及第二特征可不直接接触的实施例。另外，本发明可在各种实例中重复参考标号及/或字母。此重复是出于简化及清楚的目的且本身并不指明所论述的各种实施例及/或配置之间的关系。
为了减小前述光学封装结构的厚度，另一实例公开一种封装体，其包围光学元件的侧表面同时并不位于光学元件的顶面上。举例来说，可以点胶的方式形成封装体以围绕光学元件的侧表面。在后续过程中，由于通过点胶的方式形成的封装体的顶面不平坦，因此无法设置面板于所述封装体上且通过所述封装体支撑。因此，必须提供支撑结构包围光学封装结构以用于支撑面板，此方式不利地增加生产成本及其大小。
本发明解决至少以上问题，且提供改进的光学封装结构以及用于制造所述光学封装结构的改进的技术。在光学封装结构中，设置间隔件于封装体上，因此可设置面板于间隔件上且通过间隔件支撑。
图1说明根据本发明的一些实施例的光学封装结构1的实例的俯视图。图2说明展示于图1中的光学封装结构1的沿着线I-I截取的剖视图。光学封装结构1包含衬底2、光学元件3、至少一个导线36、间隔件4及封装体5。
衬底2具有第一表面21、与第一表面21相对的第二表面22及在第一表面21与第二表面22之间延伸的侧表面23。第一表面21可为顶面。衬底2可为具有任何类型及材料的衬底，其在本发明中并不受限。举例来说，衬底2可包含苯乙烯-丁二烯-苯乙烯(styrene-butadiene-styrene,SBS)。在一些实施例中，衬底2可包含电路层，所述电路层具有至少一个导电衬垫(conductive pad)26位于第一表面21上。
光学元件3位于衬底2上，例如衬底2的第一表面21上。光学元件3可包含有源区(感测区域)30。在一些实施例中，光学元件3包含依序位于衬底2上的光学感测芯片(opticalsensing chip)31及光透射性组件(light-transmissive component)32。光学感测芯片31可为接触式图像传感器(contact image sensor,CIS)芯片或指纹辨识芯片，且光透射性组件32可为准直元件(collimating element)。光学感测芯片31具有第一表面311、与第一表面311相对的第二表面312及延伸在第一表面311与第二表面312之间的侧表面313。光学感测芯片31的第二表面312可通过例如粘着附接到衬底2的第一表面21。光透射性组件32覆盖光学感测芯片31的一部分，而暴露光学感测芯片31的第二表面312的另一部分。光学感测芯片31还可包含电路层，所述电路层具有位于第一表面311上的导电衬垫34。
光透射性组件32具有第一表面321、与第一表面321相对的第二表面322及延伸在第一表面321与第二表面322之间的侧表面323。光透射性组件32的第二表面322可通过例如粘着附接到光学感测芯片31的第一表面311。光学感测芯片31的侧表面313及光透射性组件32的侧表面323可在至少一侧共面，如图2中所展示。然而，在其它实施例中，光学感测芯片31的侧表面313及光透射性组件32的侧表面323可不共面。有源区(感测区域)30可位于光学感测芯片31处。有源区(感测区域)30用于从环境接收光或接收外部压力(externalpressing force)。光透射性组件32的大小小于光学感测芯片31的大小。因此，光透射性组件32可不覆盖或接触光学感测芯片31的导电衬垫34。如图2中所示，光学元件3为两个元件(例如，光学感测芯片31及光透射性组件32)的组合。然而，在其它实施例中，光学元件3可为单个元件，或光学元件3可包含三个或多于三个元件。
导线36连接光学感测芯片31的导电衬垫34与衬底2的导电衬垫26。即，光学元件3经由导线36电连接到衬底2。因此，光学元件3产生的信号可经由导线36发射到衬底2。导线36的材料可包含铜、金或其它合适金属。如图2中所展示，导线36位于光学感测芯片31的一侧上。然而，在其它实施例中，导线36可位于光学感测芯片31的两个或多于两个侧上。
间隔件4位于封装体5上且包围光学元件3。间隔件4具有第一表面41、与第一表面41相对的第二表面42及延伸在第一表面41与第二表面42之间的外表面43。第一表面41可为顶面。在一些实施例中，第一表面41可大体上为平坦的。第二表面42面向衬底2的第一表面21且接触封装体5。从俯视来看，间隔件4呈封闭环(closed ring shape)形状。如图1中所展示，间隔件4呈矩形框架(rectangular frame)的形状。即，间隔件4具有内表面44，从而界定从其第一表面41延伸到第二表面42的通孔45。光学元件3的一部分，例如光透射性组件32，暴露在间隔件4的通孔45中。间隔件4可覆盖衬底2的一部分、光学感测芯片31的一部分及导线36的一部分。举例来说，导线36及衬底2可位于间隔件4下方。在一些实施例中，间隔件4并不接触衬底2。举例来说，间隔件4可位于封装体5上。在间隔件4的第二表面42与衬底2的第一表面21之间存在间隙。
封装体5位于光学元件3与间隔件4之间且间隔件4与衬底2之间。另外，封装体5覆盖光学元件3的至少一部分、衬底2的至少一部分及导线36。举例来说，封装体5位于衬底2的第一表面21上及光学感测芯片31的第一表面311的所述部分上。封装体5接触间隔件4的第二表面42，因此间隔件4的第二表面42通过封装体5支撑。在一些实施例中，封装体5的一部分进一步位于光透射性组件32的侧表面323与间隔件4的内表面44之间，且暴露在间隔件4的通孔45中。封装体5具有凹面51(即，顶面)，其位在光透射性组件32的侧表面323与间隔件4的内表面44之间。封装体5的另一部分进一步位于间隔件4下方。封装体5从间隔件4的外表面43暴露。封装体5具有侧表面53，其与间隔件4的外表面43及/或衬底2的侧表面23大体上共面。封装体5的材料可由封装化合物(molding compound)或底胶(underfill)制成，其在本发明中并不受限。优选地，封装体5提供光屏蔽(light shielding)功能，例如在约200μm的厚度下具有低于0.1％的透光率。
如图2中所展示，光学元件3具有第一高度H1。衬底2的顶面(即，第一表面21)与间隔件4的顶面(即，第一表面41)之间的距离定义为第二高度H2。封装体5在邻近于光学元件3的位置具有第三高度H3，且H2>H1≥H3。举例来说，第一高度H1可界定于光学感测芯片31的第二表面312与光透射性组件32的第一表面321之间。第三高度H3可为从衬底2的第一表面21到封装体5接触光透射性组件32的侧表面323的最高点(或封装体5的凹面51与光透射性组件32的侧表面323的交叉点)的距离。
在包括光学封装结构1的装置中，面板8(如图3中所示)可直接位于光学封装结构1之间隔件4上。光学封装结构1可提供大体上平坦表面(例如，间隔件4的第一表面41)以供面板8设于其上，且设于其上的面板8不需要其它包围光学封装结构1的支撑结构。由于第二高度H2大于第一高度H1，因此面板8可不接触光学元件3，因此防止光学元件3的损害。除此之外，由于第一高度H1等于或大于第三高度H3，封装体5可不覆盖光学元件3的光透射性组件32的第一表面321。因此，封装体5可不覆盖光学元件3的有源区(感测区域)30，且可不影响光学元件3的功能。因此，光学封装结构1的厚度减小。举例来说，光学封装结构1的厚度可为约600μm到约700μm。
图4说明根据本发明的一些实施例的光学封装结构1b的俯视图。图5及图6分别说明展示于图4中的光学封装结构1b的沿着线II-II及线III-III截取的剖视图。图7说明展示于图4中的光学封装结构1b的左侧视图。光学封装结构1b类似于展示于图1及图2中的光学封装结构1，除间隔件4b的结构外。
如图6中所示，间隔件4b位于衬底2上且附接到所述衬底2。举例来说，间隔件4b可呈壁(wall)的形状，从衬底2的第一表面21向上延伸，且间隔件4b的底部可接触衬底2的第一表面21或位于所述第一表面21上。在一些实施例中，间隔件4b界定开口40。即，从俯视来看，间隔件4b并非呈封闭环形状。举例来说，如图4中所示，从俯视来看，间隔件4b呈矩形形状，同时矩形的一侧可省略。因此于省略侧界定开口40。封装体5从省略侧暴露且在间隔件4b的开口40中。导线36可定位于邻近间隔件4b的开口40，因此可不由间隔件4b覆盖。
如图5及图7中所展示，间隔件4b进一步界定隧道(tunnel)46。举例来说，隧道46可位于与开口40的相对侧。隧道46从间隔件4b的外表面43延伸到内表面44。封装体5的一部分进一步位于间隔件4b的隧道46中且填充所述隧道46。因此，封装体5从间隔件4b的外表面43暴露。隧道46的形状在本发明中并不受限。在一个实施例中，隧道46的宽度大于光学元件3的宽度。
由于间隔件4b位于衬底2上，因此间隔件4b提供针对位于其上的面板8(图3)的更强健支撑。除此之外，隧道46提供用于封装体5的连通路径，以供封装体5在光学封装结构1b的制造期间流过所述连通路径。此外，间隔件4b的内表面44可进一步界定凹槽部分(recessportion)，以便在制造期间促进封装体5的流动。
图8说明根据本发明的一些实施例的光学封装结构1c的侧视图。光学封装结构1c类似于展示于图4到7中的光学封装结构1b，除间隔件4c所界定的隧道46c的形状外。如图8中可看出，隧道46c在中心处具有较小高度，而两侧处的高度较大。此形状提供间隔件4c优选的结构强度，但仍具有足以供封装体5在其制造期间流过的空间。相较来说，图7的隧道46具有大体上一致(consistent)的高度，而图8的隧道46c则不具一致的高度。
图9说明根据本发明的一些实施例的光学封装结构1d的俯视图。图10说明图9中所展示的光学封装结构1d的沿着线IV-IV截取的剖视图。光学封装结构1d类似于展示于图4到7中的光学封装结构1b，除间隔件4d外。如图9及图10中可看出，省略开口40，且间隔件4d完全包围光学元件3。除此之外，隧道46界定于两侧处。
图11到14说明根据本发明的一些实施例的一种光学封装结构的制造方法。在一些实施例中，所述方法用于制造光学封装结构，例如展示于图1及图2中的光学封装结构1。
参看图11，提供衬底2。衬底2具有第一表面21及与所述第一表面21相对的第二表面22。第一表面21可为顶面。衬底2可为任何类型及材料的衬底，其在本发明中并不受限。举例来说，衬底2可包含苯乙烯-丁二烯-苯乙烯。在一些实施例中，衬底2可包含电路层，所述电路层具有至少一个导电衬垫26位于第一表面21上。
提供多个光学元件3，且设置所述多个光学元件3邻近于衬底2的顶面(例如，第一表面21)。在一些实施例中，光学元件3中的每一者包含依序地位于衬底2上的光学感测芯片31及光透射性组件32。光学感测芯片31可为接触式图像传感器芯片或指纹辨识芯片，且光透射性组件32可为准直元件。光学感测芯片31具有第一表面311、与第一表面311相对的第二表面312及在第一表面311与第二表面312之间延伸的侧表面313。光学感测芯片31的第二表面312可通过例如粘着附接到衬底2的第一表面21。光透射性组件32覆盖光学感测芯片31的一部分，同时光学感测芯片31的第二表面312的另一部分暴露。光学感测芯片31还可包含电路层，所述电路层具有位于第一表面311上的导电衬垫34。
光透射性组件32具有第一表面321、与第一表面321相对的第二表面322及延伸在第一表面321与第二表面322之间的侧表面323。光透射性组件32的第二表面322可通过例如粘着附接到光学感测芯片31的第一表面311。光学元件3具有第一高度H1。举例来说，第一高度H1可界定于光学感测芯片31的第二表面312与光透射性组件32的第一表面321之间。光学元件3包含位于光学感测芯片31处的有源区(感测区域)30。有源区(感测区域)30用于从环境接收光或接收外部压力。光透射性组件32的大小小于光学感测芯片31的大小。因此，光透射性组件32可不覆盖或接触光学感测芯片31的导电衬垫34。如图11中所示，光学元件3为两个元件(例如，光学感测芯片31与光透射性组件32)的组合。然而，在其它实施例中，光学元件3可为单个元件，或光学元件3可包含三个或多于三个元件。
提供至少一个导线36以连接光学感测芯片31的导电衬垫34与衬底2的导电衬垫26。即，光学元件3经由导线36电连接到衬底2。因此，光学元件3产生的信号可经由导线36发射到衬底2。导线36的材料可包含铜、金或其它合适金属。如图11中所示，导线36位于光学感测芯片31的一侧上。然而，在其它实施例中，导线36可位于光学感测芯片31的两个或多于两个侧上。
参看图12，以点胶的方式形成封装体5于衬底2的第一表面21上，且包围光学元件3。优选地，本发明中的点胶工艺排除封装(molding)工艺。举例来说，封装体5可为封装化合物或底胶，且可尚未经固化。封装体5可覆盖光学感测芯片31的侧表面313及光透射性组件32的侧表面323的至少一部分。然而，封装体5并不覆盖光学元件3的顶面(例如，光透射性组件32的第一表面321)。
接着，提供间隔件4。间隔件4具有第一表面41及与所述第一表面41相对的第二表面42。第一表面41可为顶面。在一些实施例中，第一表面41可为大体上平坦的。间隔件4具有多个内表面44，其各自界定通孔45，所述通孔45延伸穿过所述间隔件4的第一表面41及第二表面42。
参看图13，设置间隔件4于封装体5上，其中通孔45分别对应于光学元件3。间隔件4的第二表面42面向衬底2的第一表面21，且接触封装体5。每一光学元件3，例如光透射性组件32，暴露于间隔件4的相应通孔45中。间隔件4可覆盖衬底2的一部分、光学感测芯片31的一部分及导线36的一部分。举例来说，导线36可位于间隔件4下方。在一些实施例中，间隔件4并不接触衬底2。举例来说，间隔件4通过尚未固化的封装体5支撑。
间隔件4可按压封装体5，使得封装体5的一部分位于光学元件3与间隔件4之间，且暴露在间隔件4的通孔45中。封装体5可粘附到光透射性组件32的侧表面323及间隔件4的内表面44，因此形成凹面51。接着，固化封装体5。
衬底2的顶面(即，第一表面21)与间隔件4的顶面(即，第一表面41)之间的距离定义为第二高度H2。封装体5在邻近于光学元件3的位置具有第三高度H3，且H2>H1≥H3。举例来说，第三高度H3可为从衬底2的第一表面21到封装体5接触光透射性组件32的侧表面323的最高点(或封装体5的凹面51与光透射性组件32的侧表面323的交叉点)的距离。
参看图14，沿着锯切道10进行单体化过程，因此形成多个光学封装结构1，如图1及图2中所展示。单体化过程形成衬底2的侧表面23、间隔件4的外表面43及封装体5的侧表面53，如图2中所展示。单体化过程之后，封装体5从间隔件4的外表面43暴露。封装体5具有侧表面53，其与间隔件4的外表面43及/或衬底2的侧表面23大体上共面。此外，从俯视来看，间隔件4呈封闭环形状。举例来说，间隔件4呈矩形框架的形状。
图15到19说明根据本发明的一些实施例的光学封装结构的制造方法。在一些实施例中，所述方法用于制造光学封装结构，例如展示于图4到7中的光学封装结构1b。所说明过程的初始阶段相同或类似于说明于图11中的阶段。图15描绘在图11中描绘的阶段之后的阶段。
参看图15，提供间隔件4b，且设置所述间隔件4b于衬底2上。图16说明展示于图15中的结构的俯视图，且图17说明沿着展示于图16中的结构的线V-V截取的剖视图。间隔件4b具有第一表面41及与所述第一表面41相对的第二表面42。第一表面41可为顶面。在一些实施例中，第一表面41可大体为平坦的。间隔件4b具有多个内表面44，其各自界定通孔45，所述通孔45延伸穿过所述间隔件的第一表面41及第二表面42。参看图17，间隔件4b位于衬底2上、附接到所述衬底，其中通孔45分别对应于光学元件3。光学元件3及导线36完全暴露在间隔件4b的通孔45中。参看图17，间隔件4b可呈壁的形状，从衬底2的第一表面21向上延伸。间隔件4b进一步界定多个隧道46。每一隧道46延伸穿过间隔件4b的两个邻接内表面。即，隧道46与间隔件4b的通孔45连通。隧道46的形状在本发明中并不受限。
参看图18，设置封装体5于间隔件4b与光学元件3之间，例如于衬底2上及于间隔件4b的通孔45中。封装体5包围光学元件3中的每一者。封装体5可覆盖光学感测芯片31的侧表面313及光透射性组件32的侧表面323的至少一部分。然而，封装体5并不覆盖光学元件3的顶面(例如，光透射性组件32的第一表面321)。举例来说，封装体5可为封装化合物或底胶，且可尚未经固化。因此，封装体5可流入到隧道46中且经由所述隧道46流动到间隔件4b的通孔45中的每一者中。因此，间隔件4b的每一通孔45中封装体5的高度可为大体上相同的。封装体5的一部分进一步位于间隔件4b的隧道46中且填充所述隧道。
接着，在固化封装体5之后，沿着锯切道10b进行单体化过程，因此形成如图4到7中所展示的多个光学封装结构1b。单体化过程形成衬底2的侧表面23、间隔件4b的外表面43及封装体5的侧表面53，如图5到7中所展示。在单体化过程之后，封装体5的位于间隔件4b的隧道46中的部分从间隔件4b的外表面43暴露。封装体5具有侧表面53，其与间隔件4b的外表面43及/或衬底2的侧表面23大体上共面。图19说明图18中所展示的结构的俯视图。在单体化过程之后，间隔件4b界定开口40(图4)。即，从俯视来看，间隔件4b并非呈封闭形状。举例来说，如图4中所示，间隔件4b从俯视来看呈矩形形状，同时矩形的一侧可省略。因此于省略侧界定开口40，且开口40可位于与隧道46相对的位置。封装体5从省略侧暴露且位在间隔件4b的开口中。
图20说明根据本发明的一些实施例的一种光学封装结构的制造方法。在一些实施例中，所述方法用于制造光学封装结构，例如展示于图8中的光学封装结构1c。所说明的过程的初始阶段相同或类似于说明于图15及图16中的阶段，除图20中所展示的间隔件4c的隧道46c的形状外。
参看图20，隧道46c在中心处具有较小高度，而在两侧处的高度较大。此形状提供间隔件4c优选的结构强度，但仍具有足以在其制造过程期间供封装体5流过的空间。所说明过程的展示于图20中的阶段之后的阶段类似于说明于图18及图19中的阶段，因此形成展示于图8中的光学封装结构1c。
图21及图22说明根据本发明的一些实施例的一种光学封装结构的制造方法。在一些实施例中，所述方法用于制造光学封装结构，例如展示于图9及图10中的光学封装结构1d。所说明过程的初始阶段相同或类似于说明于图15到19中的阶段，除图21及图22中展示的锯切道10d的位置外。
参看图21及图22，可沿着锯切道10d进行单体化过程，以形成多个光学封装结构1d，如图9及图10中所展示。单体化过程形成衬底2的侧表面23、间隔件4d的外表面43及封装体5的侧表面53，如图9及图10中所展示。在单体化过程之后，封装体5的位于间隔件4d的隧道46中的部分从间隔件4d的外表面43暴露。封装体5具有侧表面53，其与间隔件4的外表面43及/或衬底2的侧表面23大体上共面。然而，从俯视来看，间隔件4d呈封闭环形状。间隔件4d完全包围光学元件3。除此之外，隧道46界定于两侧处。
除非另外规定，否则例如“上方”、“下方”、“向上”、“左侧”、“右侧”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下部”、“上部”、“上方”、“下方”等空间描述是相对于图中所展示的定向加以指示。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点不因此布置而有偏差。
如本文中所使用，术语“大约”、“大体上”、“大体”及“约”用以描述及虑及小变化。当与事件或情形结合使用时，术语可指事件或情形精准发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，所述术语可指小于或等于所述数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％的变化范围。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％)，则可认为所述两个数值“大体上”相同。
如果两个表面之间的移位不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，则可认为两个表面共面或大体上共面。
除非上下文另外明确指明，否则如本文中所用，单数术语“一”及“所述”可包含多个指示物。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”及“导电率”指输送电流的能力。导电材料通常指示显现对于电流流动的极小或零阻力的那些材料。电导率的一个量度为西门子/公尺(S/m)。通常，导电材料是具有大于约104S/m(例如至少105S/m或至少106S/m)的电导率的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则材料的导电率是在室温下测量。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此类范围格式为便利及简洁起见而使用，且应灵活地理解为不仅包含明确规定为范围限制的数值，且还包含涵盖于彼范围内的所有个别数值或子范围，如同明确规定每一数值及子范围一般。
尽管本发明已参看其特定实施例进行描述及说明，但这些描述及说明并不为限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书界定的本发明的真实精神及范围的情况下，可作出各种改变且可取代等效物。说明可不必按比例绘制。归因于制造过程及容限，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性而非约束性的。可做出修改，以使特定情形、材料、物质组成、方法或过程适应于本发明的目标、精神及范围。所有此类修改意欲在此处附加的权利要求书的范围内。虽然本文中所公开的方法已参看以特定次序执行的特定操作描述，但应理解，这些操作可经组合、再划分或重新排序以形成等效方法而不偏离本发明的教示。因此，除非本文中特定地指示，否则操作的次序及分组并非本发明的限制。

Claims (22)

1.一种光学封装结构，其包括：
衬底，其具有顶面；
光学元件，其邻近于所述衬底的所述顶面且具有第一高度H1；
间隔件，其包围所述光学元件且具有顶面，其中所述衬底的所述顶面与所述间隔件的所述顶面之间的距离定义为第二高度H2；及
封装体，其位于所述光学元件与所述间隔件之间，且在邻近于所述光学元件的位置具有第三高度H3，其中所述封装体覆盖所述光学元件的至少一部分，所述光学元件从所述封装体暴露，且H2>H1≥H3。
2.根据权利要求1所述的光学封装结构，其中所述光学元件包含光学感测芯片及光透射性组件。
3.根据权利要求1所述的光学封装结构，其中所述封装体具有凹面。
4.根据权利要求1所述的光学封装结构，其中所述间隔件位于所述衬底上并附接到所述衬底，且界定隧道。
5.根据权利要求4所述的光学封装结构，其中所述封装体的一部分位于所述间隔件的所述隧道中。
6.根据权利要求4所述的光学封装结构，其中所述间隔件进一步界定开口。
7.根据权利要求1所述的光学封装结构，其中所述间隔件具有外表面，且所述封装体从所述间隔件的所述外表面暴露。
8.根据权利要求7所述的光学封装结构，其中所述光学元件经由导线电连接到所述衬底，且所述导线位于所述间隔件的下方。
9.根据权利要求1所述的光学封装结构，其中所述封装体接触所述间隔件。
10.根据权利要求1所述的光学封装结构，其中所述封装体的一部分位于所述间隔件的下方。
11.一种光学封装结构，其包括：
衬底，其具有顶面；
光学元件，其邻近于所述衬底的所述顶面；
间隔件，其包围所述光学元件且具有外表面；及
封装体，其覆盖所述光学元件的至少一部分且位于所述光学元件与所述间隔件之间，其中所述封装体从所述间隔件的所述外表面暴露，且所述封装体的侧表面与所述间隔件的所述外表面大体上共面。
12.根据权利要求11所述的光学封装结构，其中所述光学元件具有第一高度H1，所述间隔件具有顶面，所述衬底的所述顶面与所述间隔件的所述顶面之间的距离定义为第二高度H2，所述封装体在邻近于所述光学元件的位置具有第三高度H3，且H2>H1≥H3。
13.根据权利要求11所述的光学封装结构，其中所述光学元件包含光学感测芯片及光透射性组件。
14.根据权利要求11所述的光学封装结构，其中所述封装体具有凹面。
15.根据权利要求11所述的光学封装结构，其中所述间隔件位于所述衬底上并接触所述衬底，且界定隧道。
16.根据权利要求11所述的光学封装结构，其中所述封装体的一部分位于所述间隔件的所述隧道中。
17.根据权利要求16所述的光学封装结构，其中所述间隔件进一步界定开口。
18.一种光学封装结构的制造方法，其包括：
(a)提供多个光学元件邻近于衬底的顶面，其中所述光学元件具有第一高度H1；及
(b)提供至少一个间隔件在所述衬底上且以点胶的方式形成至少一个封装体包围所述光学元件，其中所述间隔件具有顶面，所述衬底的所述顶面与所述间隔件的所述顶面之间的距离定义为第二高度H2，所述封装体在邻近于所述光学元件的位置处具有第三高度H3，且H2>H1≥H3。
19.根据权利要求18所述的方法，其中步骤(b)包含设置所述间隔件于所述衬底上，且接着以点胶的方式形成所述封装体在所述间隔件与所述光学元件之间。
20.根据权利要求19所述的方法，其中所述间隔件界定隧道，且所述封装体流动到所述隧道中。
21.根据权利要求18所述的方法，其中步骤(b)包含以点胶的方式形成所述封装体，接着设置所述间隔件于所述封装体上，且接着固化所述封装体。
22.根据权利要求18所述的方法，其进一步包括：
(c)进行单体化过程以形成多个光学封装结构，其中在光学封装结构中，所述封装体从所述间隔件的外表面暴露，且所述封装体的侧表面与所述间隔件的所述外表面大体上共面。
CN202010071410.0A 2019-01-22 2020-01-21 光学封装结构及其制造方法 Pending CN111477617A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/254,389 US10872915B2 (en) 2019-01-22 2019-01-22 Optical package structure and method for manufacturing the same
US16/254,389 2019-01-22

Publications (1)

Publication Number Publication Date
CN111477617A true CN111477617A (zh) 2020-07-31

Family

ID=71610191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010071410.0A Pending CN111477617A (zh) 2019-01-22 2020-01-21 光学封装结构及其制造方法

Country Status (3)

Country Link
US (1) US10872915B2 (zh)
CN (1) CN111477617A (zh)
TW (1) TWI729681B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112822380A (zh) * 2021-01-22 2021-05-18 南昌欧菲光电技术有限公司 感光芯片及封装结构与其制造方法、摄像模组和电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6995462B2 (en) 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
US7227236B1 (en) * 2005-04-26 2007-06-05 Amkor Technology, Inc. Image sensor package and its manufacturing method
JP3940423B1 (ja) * 2006-03-02 2007-07-04 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
JP5185683B2 (ja) * 2008-04-24 2013-04-17 パナソニック株式会社 Ｌｅｄモジュールの製造方法および照明器具の製造方法
JP5930263B2 (ja) * 2011-02-18 2016-06-08 ソニー株式会社 固体撮像装置
US9184331B2 (en) * 2011-02-24 2015-11-10 Kingpak Technology Inc. Method for reducing tilt of optical unit during manufacture of image sensor
WO2014064541A2 (en) * 2012-10-05 2014-05-01 Mordehai Margalit Light emitting diode package with enhanced heat conduction
CN110650267A (zh) * 2018-06-26 2020-01-03 三赢科技（深圳）有限公司 感光芯片封装模组及其形成方法

Also Published As

Publication number Publication date
US20200235153A1 (en) 2020-07-23
TWI729681B (zh) 2021-06-01
TW202029365A (zh) 2020-08-01
US10872915B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
JP5619276B2 (ja) 誘電体塊上に端子を有するマイクロ電子パッケージ
TWI419832B (zh) 微機電系統裝置及其之製造方法
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
US20050224949A1 (en) Semiconductor device and method of fabricating the same
CN109037160A (zh) 半导体装置封装
US7863717B2 (en) Package structure of integrated circuit device and manufacturing method thereof
CN110600386A (zh) 半导体器件封装
TWI414028B (zh) 注射封膠系統及其方法
CN109545768B (zh) 具有采用改善引线设计的引线框架的封装体及其制造
US11101189B2 (en) Semiconductor device package and method of manufacturing the same
JP2018518827A (ja) プリント形成パッケージ部品と導電パス再配線構造体のリードキャリア
US11139233B2 (en) Cavity wall structure for semiconductor packaging
US20240170408A1 (en) Semiconductor package with stepped redistribution structure exposing mold layer
CN104051399B (zh) 晶圆级芯片尺寸封装中间结构装置和方法
CN107004664B (zh) 可简单制造的电子元器件和制造电子元器件的方法
CN111477617A (zh) 光学封装结构及其制造方法
WO2014034021A1 (ja) センサパッケージおよびその製造方法
TWI795617B (zh) 半導體元件
US20150123252A1 (en) Lead frame package and manufacturing method thereof
US7816176B2 (en) Method of manufacturing electronic component package
US20140131851A1 (en) Structure for microelectronic packaging with terminals on dielectric mass
US20240332274A1 (en) Optical device package
CN210006061U (zh) 指纹感测封装模块
KR101060119B1 (ko) 칩 적층형 웨이퍼 레벨 패키지
CN118782596A (zh) 具有凹入安装表面的多装置封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination