JP2007200988A - 電極パターンおよび液晶表示素子 - Google Patents

Abstract

【課題】透明基板の端子形成部に引き廻し形成される電極パターンが前記端子形成部に実装される半導体チップを介して導通することによるリーク発生を、パターン設計時および実装時において、完全に防止することのできる電極パターンとその電極パターンが形成された液晶表示素子を提供すること。
【解決手段】半導体チップ形成時の金属製のアライメントマーク１８が回路面１５に露出する半導体チップ１４のバンプ１６を接続させるための配線基板本体１２上の電極パターンにおいて、前記バンプ１６を接続させるリード端子１３の引き廻しパターンと、前記金属製のアライメントマーク１８が対向するダミーパターン１とを同一面上に離間して設計する。
【選択図】図１

Description

本発明は、半導体チップが搭載される液晶表示素子の電極パターンと、その電極パターンが形成された液晶表示素子に関する。

近年、半導体チップに形成された複数のバンプ（突起状接続電極）を、基板本体上に形成された前記複数のバンプの各々と対応するリード端子に対し異方性導電材を介して電気的に接続した配線基板が多く用いられている。

図４は、例えば、半導体チップを基板の端子形成部に実装するＣＯＧ（chip on glass）方式を採用した前記配線基板としての液晶表示素子の概略を示す断面図である。

このようなＣＯＧ実装方式を用いた液晶表示素子は、透明なガラスあるいはポリカーボネートなどの透明な樹脂からなり、略矩形の平板状に形成されて、平行に相対向するように配設された２枚の透明基板１１、１２を有している。

この２枚の透明基板１１、１２のうち、観察者側である表面側に位置する透明基板（フロント基板）１１の端縁１１ａから、反観察者側である背面側に位置する透明基板（リア基板）１２の一端縁が突出するように延出形成されている。この延出形成された部分は、端子形成部１２Ａとされている。そして、端子形成部１２Ａには、図４乃至図７に示すように、ＩＴＯ（Indium Tin Oxide）などからなる透明導電材をフォトリソ法などにより所定のパターンにパターニングすることによりリード端子１３が形成されている。

前記リード端子１３上には、半導体チップとしてのＩＣチップ１４が実装されている。

このＩＣチップ１４は、端子形成部１２Ａのリード端子１３と対向するように配置される回路面１５に、金などの金属製のバンプ１６が複数形成されており、前記ＩＣチップ１４は、前記各バンプ１６と、当該各バンプ１６に対応するリード端子１３とを導通させるようにして、異方性導電材１７を介して前記端子形成部１２Ａに実装される（例えば、特許文献１参照）。

特開２００４−７９９０５号公報

ところで、前記ＩＣチップ１４には、該ＩＣチップ１４を製造する際に積層形成される各電極層等の位置合わせに用いたＡｌ等の金属製のアライメントマーク１８が前記回路面１５に形成されているものがある。

そして、回路面１５に金属製のアライメントマーク１８が形成されたＩＣチップ１４を透明基板１２の端子形成部１２Ａに実装する際、図６および図７に示すように、前記アライメントマーク１８の下に複数本の前記リード端子１３が位置してしまい、この金属製のアライメントマーク１８を介して前記複数本のリード端子１３間でリーク不良が発生するという問題があった。

更に詳説すれば、従来においては、金属製のアライメントマーク１８の対向位置には特に何も形成せずに、単に空域としていたため、当初の設計上では、前記リード端子１３の配設パターンとＩＣチップ１４のバンプ１６および前記アライメントマーク１８との配設位置の調整がなされていたが、その後の前記リード端子１３の配設パターンの改変時に設計担当者が代わった場合等に、ＩＣチップ１４の金属製のアライメントマーク１８の配設位置に関する配慮がなされず、前記空域であった部分に前記リード端子１３が延長され、引き廻し形成されてしまい、結果として、ＩＣチップ１４の金属製のアライメントマーク１８の下に複数本のリード端子１３が位置し、それが前記異方性導電材を介して、あるいは、直接に、リード端子１３に接触してしまい、リークの原因となることがあった。

そこで、本発明は、透明基板の端子形成部に引き廻し形成される電極パターンが前記端子形成部に実装される半導体チップを介して導通することによるリーク発生を、パターン設計時および実装時において、完全に防止することのできる電極パターンとその電極パターンが形成された液晶表示素子を提供することを目的とするものである。

前述した目的を達成するため、本発明の電極パターンは、半導体チップ形成時のアライメントマークが回路面に露出している半導体チップのバンプを接続させるための配線基板本体上の電極パターンにおいて、前記バンプを接続させるリード端子の引き廻しパターンと、前記アライメントマークが対向するダミーパターンとが同一面上に形成され、前記ダミーパターンと前記リード端子とが絶縁されていることを特徴とする。

そして、本発明の液晶表示素子は、半導体チップ形成時のアライメントマークが回路面に露出している半導体チップのバンプを、配線基板本体上のリード端子に接続させた液晶表示素子において、前記配線基板本体上における前記リード端子の引き廻しパターン形成面であって、前記アライメントマークと対向する位置にダミーパターンが形成され、前記ダミーパターンと前記リード端子とが絶縁されていることを特徴とし、さらには、前記ダミーパターンは、前記リード端子と同一材料により形成されていることを特徴とする。

本発明の電極パターンによれば、パターン設計時においては、外形図、詳細図などの設計図上に前記ダミーパターンが図示されることで、電極パターンの改良、修正の際に、半導体チップの金属製のアライメントマークの存在を失念し、リーク対策について無配慮となることを防止することができる。

つまり、従来の設計のように前記金属製のアライメントマークに対向する位置を設計図上で空域とせず、該位置に、電気的な接続がなされない独立したダミーパターンを形成することで、設計者等は、その後の改変時等にも、該ダミーパターンを視認することで、半導体チップの金属製のアライメントマークを意識することができるので、パターン設計上のミスを回避することができる。

また、このような電極パターンが形成された液晶表示素子によれば、リークの原因となる金属製のアライメントマークを電気的に独立したダミーパターンに対向させることで、透明基板の端子形成部に引き廻し形成される電極パターンが前記端子形成部に実装される半導体チップを介して導通することによるリーク発生を完全に防止することができる。

そして、前記ダミーパターンが前記リード端子と同一材料、例えばＩＴＯによって形成された液晶表示素子は、その製造工程を増やすことなく、リード端子の形成と同時にダミーパターンの形成を行なうことができる。

本発明の電極パターンおよび液晶表示素子の実施形態について、図１乃至図３を用いて説明する。なお、従来の液晶表示素子と同一の部分については、同一の符号を付し、その説明は省略する。

本実施形態の液晶表示素子１０は、半導体チップとしてのＩＣチップ１４の回路面１５に形成された複数のバンプ１６を、配線基板としての透明基板１２上に形成された電極パターンのリード端子１３のぞれぞれに対して電気的に接続させた液晶表示素子１０である。

前記ＩＣチップ１４の回路面１５には、前記複数のバンプ１６の他、該ＩＣチップ１４を製造する際に積層形成される各電極層等の位置合わせに用いた金属製のアライメントマーク１６が露出している。

そして、本実施形態においては、液晶表示素子１０の端子形成部１２Ａには、ＩＴＯ（Indium Tin Oxide）などからなる透明導電材をフォトリソ法などにより所定のパターンにパターニングすることにより、ＩＣチップ１４と前記バンプ１６を介して電気的に接続されるリード端子１３の引き廻しパターンと、ＩＣチップ１４の前記金属製のアライメントマーク１８と対向配置される前記ダミーパターン１とからなる電極パターンが同一面に離間して形成されている。前記ダミーパターン１は、電気的な接続がなされない浮島状とされた非配線領域を覆う電極パターンであり、本実施形態においては、前記アライメントマークと略同形状に形成されている。すなわち、ダミーパターン１とリード端子１３とは所定距離離間して形成され、電気的に絶縁されている。

このように形成された電極パターンによれば、パターン設計時においては、外形図、詳細図などの設計図上に、非配線領域を覆う電極パターンとしてのダミーパターン１が図示され、実装時においては、液晶表示素子１０の端子形成部１２に、前記ダミーパターン１が形成されることで、電極パターンの改良、修正の際に、ＩＣチップ１４の金属製のアライメントマーク１８の存在を失念し、リーク対策について無配慮となることを防止することができる。

つまり、従来のように、前記金属製のアライメント１８に対向する位置を設計図上で空域とせず、該位置に電気的な接続がなされない独立したダミーパターン１を設計図においては図示し、端子形成部１２Ａには形成することで、設計者は、その後の改変時にも、該ダミーパターン１を視認することができ、ＩＣチップ１４の金属製のアライメントマーク１８を意識することができるので、パターン設計上のミスを回避することができる。

そして、本実施形態の液晶表示素子は、前記ＩＣチップ１４が前記各バンプ１６と、当該各バンプ１６に対応する電極パターンのリード端子１３とを導通させるようにして、異方性導電材１７を介して前記端子形成部１２Ａに実装されているとともに、前記金属製のアライメントマーク１８が電極パターンとしてのダミーパターン１に対向するようにして位置している。

本実施形態の液晶表示素子１０によれば、リークの原因となる金属製のアライメントマーク１８を電気的に独立したダミーパターン１８に対向させることで、リーク発生を防止することができる。

そして、前記ダミーパターン１が前記リード端子１３と同一材料（例えばＩＴＯ）によって形成された液晶表示素子１０は、その製造工程を増やすことなく、リード端子１３の形成と同時にダミーパターン１の形成を行なうことができる。

なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。

例えば、本実施形態においては、前記ダミーパターンは前記金属製のアライメントマークと略同形状に形成したが、前記ダミーパターンの形状は本実施形態の形状に限ることなく、例えば、設計上におけるリード端子の非配線領域全体を覆うようにして配設されるパターン形状とすることも可能である。

本発明の液晶表示素子における電極パターン（リード端子およびダミーパターン）とＩＣチップのバンプおよび金属製のアライメントマークのそれぞれの位置関係を示す説明図 本発明の液晶表示素子における電極パターン上にＩＣチップを実装した状態における電極パターンとバンプおよび金属製のアライメントマークの位置関係を示す説明図 図２の要部断面図 従来の液晶表示素子における要部構成を示す断面図 従来の液晶表示素子における電極パターン（リード端子）とＩＣチップのバンプおよび金属製のアライメントのそれぞれの位置関係を示す説明図 従来の液晶表示素子における電極パターン上にＩＣチップを実装した状態における電極パターンとバンプおよび金属製のアライメントの位置関係を示す説明図 図６の要部断面図

符号の説明

１ ダミーパターン（電極パターン）
１０ 液晶表示素子
１１ 透明基板
１２ 透明基板
１２Ａ 端子形成部
１３ リード端子（電極パターン）
１４ ＩＣチップ（半導体チップ）
１５ 回路面
１６ バンプ
１７ 異方性導電材
１８ 金属製のアライメントマーク

Claims (3)

1. 半導体チップ形成時のアライメントマークが回路面に露出している半導体チップのバンプを接続させるための配線基板本体上の電極パターンにおいて、
   前記バンプを接続させるリード端子の引き廻しパターンと、前記アライメントマークが対向するダミーパターンとが同一面上に形成され、前記ダミーパターンと前記リード端子とが絶縁されていることを特徴とする電極パターン。
2. 半導体チップ形成時のアライメントマークが回路面に露出している半導体チップのバンプを、配線基板本体上のリード端子に接続させた液晶表示素子において、
   前記配線基板本体上における前記リード端子の引き廻しパターン形成面であって、前記アライメントマークと対向する位置にダミーパターンが形成され、前記ダミーパターンと前記リード端子とが絶縁されていることを特徴とする液晶表示素子。
3. 前記ダミーパターンは前記リード端子と同一材料により形成されている請求項２の液晶表示素子。

Images