CN103180908B - 用于提高闪存的耐久性的方法和装置 - Google Patents
用于提高闪存的耐久性的方法和装置 Download PDFInfo
- Publication number
- CN103180908B CN103180908B CN201180051326.1A CN201180051326A CN103180908B CN 103180908 B CN103180908 B CN 103180908B CN 201180051326 A CN201180051326 A CN 201180051326A CN 103180908 B CN103180908 B CN 103180908B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- memory module
- potential pulse
- response
- erase operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 199
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000004044 response Effects 0.000 claims 22
- 230000005684 electric field Effects 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000006731 degradation reaction Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
Landscapes
- Read Only Memory (AREA)
Abstract
一种用于提高闪存耐久性的方法和装置。在本发明的一个实施例中，将高电场提供给闪存模块的控制栅极。施加到闪存模块的高电场去除了闪存模块的控制栅极和有源区之间的陷获电荷。在本发明的一个实施例中，在闪存模块的擦除操作之前将高电场施加至闪存模块的控制栅极。通过将高电场施加到闪存模块的控制栅极，本发明的实施例改进闪存模块的单级或多级单元的编程/擦除循环降级。
Description
技术领域
本发明涉及闪存，尤其但非排他地涉及用于提高闪存的耐久性的方法和装置。
背景描述
诸如NAND和NOR闪存之类的闪存具有有限的使用寿命。随着每次编程和擦除操作，闪存的单元会降级。闪存的单元的编程/擦除（P/E）循环降级的一个可能的原因是由于编程和擦除操作的循环引起的陷获的电荷。
闪存的P/E循环降级包括阈值电压VT的偏移，较差的VT分布、多级单元的读取余量损失以及本征电荷损失等。
附图说明
本发明的特征和优点根据本主题的以下详细描述将变得显而易见，其中：
图1例示了根据本发明的一个实施例的固态驱动器的框图；
图2例示了根据本发明的一个实施例的闪存单元的框图；
图3例示了根据本发明的一个实施例施加电压脉冲的流程图；
图4例示了根据本发明的一个实施例施加电压脉冲的流程图；
图5例示了根据本发明的一个实施例施加电压脉冲的流程图；以及
图6示出根据本发明的一个实施例的系统。
详细描述
本文中所描述的本发明的实施例通过示例而非限制地在附图中示出。为说明的简单和清楚起见，在附图中示出的元件不一定按比例绘制。例如，为清楚起见，某些元件的尺寸可能相对于其它元件被放大。更进一步地，在认为适当时，附图标记在附图中被重复以指示相应或相似要素。在本说明书中对本发明的“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在本说明书各处出现的短语“在一个实施例中”并不一定均指代同一实施例。
本发明的实施例提供用于提高闪存的耐久性或使用寿命时间的方法和装置。在本发明的一个实施例中，将高电场提供给闪存模块的控制栅极。在本发明的一个实施例中，施加到闪存模块的高电场去除了闪存模块的控制栅极和有源区之间的陷获的电荷。
在本发明的一个实施例中，利用一个或多个电压脉冲提供或生成高电场。在本发明的一个实施例中，在闪存模块的擦除操作之前将高电场施加至闪存模块的控制栅极。通过将高电场施加到闪存模块的控制栅极，本发明的实施例改进闪存模块的单级或多级单元的P/E循环降级。在本发明的一个实施例中，可减小或最小化闪存模块中的单元的阈值电压的偏移、读取余量损失以及本征电荷损失。
图1例示了根据本发明的一个实施例的固态驱动器（SSD）102的框图100。SSD102具有主机接口模块110、缓冲器120、控制器130以及存储器模块0140、存储器模块1142、存储器模块2144以及存储器模块3146。在本发明的一个实施例中，主机接口模块110提供用于与主机设备或系统连接的接口。主机接口模块110根据通信协议来操作，这些通信协议包括但不限于串行高级技术附件（SATA）修订版1.x、SATA修订版2.x、SATA修订版3.x、以及任何其他类型的通信协议。
在本发明的一个实施例中，缓冲器120向SSD102提供临时存储。缓冲器包括同步动态随机存取存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）、和/或任何其他类型的随机存取存储器设备。
在本发明的一个实施例中，控制器130具有便于将一个或多个电压脉冲生成或施加至存储器模块0-3140、142、144和146的控制栅极的逻辑。控制器130与电压源（未示出）耦合并且启用或禁用该电压源以将一个或多个电压脉冲提供给存储器模块0-3140、142、144和146中的每一个。电压源包括但不限于电压调节器、电压生成器、电压泵、外部电压源和提供电压的任意其它形式。
在本发明的另一个实施例中，存储器模块0-3140、142、144和146具有便于将一个或多个电压脉冲施加到存储器模块0-3140、142、144和146的控制栅极的逻辑。在本发明的一个实施例中，存储器模块0-3140、142、144和146包括但不限于NAND闪存、NOR闪存等。
在本发明的一个实施例中，存储器模块0-3140、142、144和146中的每一个具有一个或多个闪存管芯。在本发明的一个实施例中，闪存管芯的闪存单元是单级单元。在本发明的另一个实施例中，闪存管芯的闪存单元是多级单元。图1所示的存储器模块的数量是不受限制的。在本发明的其它实施例中，可以有四个以上或以下的存储器模块。
图2例示了根据本发明的一个实施例的闪存单元的框图200。闪存存储器单元具有控制栅极（CG）210。为了例示清楚起见，陷获的电荷250被示出在浮置栅极（FG）220和有源区（AA）240之间，以及在FG230和AA260之间。在一个实施例中，陷获的电荷也可驻留在使FG与衬底绝缘的隧道氧化物（未示出）中。
在本发明的一个实施例中，为了去除陷获的电荷，将电场施加到闪存单元的控制栅极210。在本发明的一个实施例中，施加闪存单元的编程电压脉冲以形成电场。在本发明的一个实施例中，在闪存单元的擦除操作之前将一个或多个编程电压脉冲施加至闪存单元的控制栅极210。在本发明的一个实施例中，编程电压的脉冲宽度是传统编程脉冲。在本发明的另一个实施例中，编程电压的脉冲宽度包括多个传统编程脉冲。
电压脉冲的配置是不受限制的，并且相关领域的普通技术人员将容易想到可在不影响本发明的运行的情况下使用电压脉冲的其它配置。例如，在本发明的一个实施例中，还可将电压脉冲的宽度设置成大于或小于SSD的时钟周期的宽度。
在另一个示例中，在本发明的一个实施例中，通过施加具有比闪存单元的编程电压高的电压电平的电压脉冲，来生成电场。在本发明的另一个实施例中，通过施加具有比闪存单元的最大编程电压低的电压电平的电压脉冲，来生成电场。
在本发明的一个实施例中，所施加的电压脉冲具有足以去除闪存单元的陷获电荷的电压电平，但该电压电平不应高到足以破坏或影响闪存单元的性能。例如，在本发明的一个实施例中，电压脉冲的电压电平不能被设置成高于闪存单元的绝对允许的额定电压的电平，以避免损坏闪存单元。
在本发明的一个实施例中，相关领域的普通技术人员可在施加电压脉冲之后测量闪存单元的阈值电压的分布，以确定电压脉冲的适当配置。相关领域的普通技术人员还可测量闪存单元的诸如读取余量损失以及本征电荷损失之类的其它参数，以确定电压脉冲的适当配置。
图3例示了根据本发明的一个实施例施加电压脉冲的流程图300。出于清楚例示起见，参照图1讨论图3。在步骤305，控制器130设置用于存储器模块0-3140、142、144和146中的每一个的编程/擦除循环的阈值。在本发明的一个实施例中，阈值确定何时将一个或多个电压脉冲施加到存储器模块0-3140、142、144和146中的每一个。
在步骤310，控制器130初始化存储器模块0-3140、142、144和146中的每一个的计数器。在步骤320，当在存储器模块0-3140、142、144和146中的相应一个上执行编程或擦除循环时，控制器130递增存储器模块0-3140、142、144和146中的每一个的相应计数器。例如，在本发明的一个实施例中，当接收到存储器模块1142的编程请求时，控制器130执行编程请求并且将存储器模块1142的计数器递增一个计数。通过这样做，控制器130能够跟踪存储器模块0-3140、142、144和146中的每一个的编程和擦除操作的数量。
在步骤330，控制器130确定存储器模块0-3140、142、144和146中的每一个的计数器是否等于其相应的设定阈值。例如，在本发明的一个实施例中，在步骤305，存储器模块3146的阈值被设置成2000。在步骤330，控制器130检查存储器模块3146的计数器的值，并且确定计数器的值是否等于设定的阈值2000。
如果存储器模块0-3140、142、144和146的计数器均不等于其相应的设定阈值，则流程300返回到步骤320。如果存储器模块0-3140、142、144和146的计数器中的任一个等于其相应的设定阈值，则流程300进行到步骤340。在步骤340，控制器130将一个或多个电压脉冲或去陷获电压脉冲施加或赋予具有等于设定阈值的计数器值的特定存储器模块。在本发明的一个实施例中，在特定存储器模块的擦除操作之前执行步骤340。
在本发明的一个实施例中，在施加去陷获脉冲之后，流程300返回到步骤310，其中控制器130使具有等于设定阈值的计数器值的特定存储器模块的计数器复位。通过这样做，保持了在步骤305中设置的特定存储器模块的相同阈值。
在本发明的另一个实施例中，在施加去陷获脉冲之后，流程300返回到步骤305，其中控制器130设置具有等于设定阈值的计数器值的特定存储器模块的P/E循环的阈值。这允许控制器130设置不同的阈值并且允许施加去陷获电压时的灵活性和适应性。例如，在本发明的一个实施例中，可在去陷获电压的每次施加之后增加存储器模块的阈值。在本发明的一个实施例中，可在SSD的操作期间动态修改存储器模块的阈值。
流程300的描述涉及每个存储器模块0-3140、142、144和146的计数器，但这不是限制性的。在本发明的另一个实施例中，存储器模块0-3140、142、144和146中的每一个具有一个以上的闪存管芯。为了跟踪每个闪存管芯的P/E循环，为每个闪存管芯保持相应的计数器。在一个实施例中，这允许控制器将电压脉冲施加到存储器模块0-3140、142、144和146的每一个闪存管芯。
图4例示了根据本发明的一个实施例施加电压脉冲的流程图400。出于清楚例示起见，参照图1讨论图4。在步骤405，控制器130设置用于存储器模块0-3140、142、144和146中的每一个的失效位的数量的阈值。在本发明的一个实施例中，失效位的数量的阈值是存储器模块达到某种P/E循环降级等级的极限。
在本发明的一个实施例中，基于存储器模块0-3140、142、144和146的纠错码（ECC）极限设置失效位的数量的阈值。例如，在本发明的一个实施例中，失效位的数量的阈值被设置为ECC极限的70%。本领域普通技术人员将容易地理解，可在不影响本发明的运行的情况下，使用其他设置失效位的阈值的方法。
在步骤420，控制器130确定用于存储器模块0-3140、142、144和146中的每一个的失效位的数量。这允许控制器130确定存储器模块0-3140、142、144和146中的每一个的P/E循环降级等级。在步骤430，控制器130检查存储器模块0-3140、142、144和146中的每一个的失效位的数量是否超过存储器模块0-3140、142、144和146的相应阈值。例如，在本发明的一个实施例中，在步骤410，控制器130将存储器模块0140的失效位的数量的阈值设置为10位。在步骤430，控制器130检查存储器模块0140的失效位的数量是否超过10位
如果存储器模块0-3140、142、144和146中的每一个的失效位的数量不超过存储器模块0-3140、142、144和146的相应阈值，则流程400返回到步骤420。如果存储器模块0-3140、142、144和146中的一个或多个的失效位的数量超过其相应阈值，则流程400进行到步骤440。在步骤440，控制器130将一个或多个电压脉冲或去陷获电压脉冲施加或赋予具有超过其设定阈值的失效位的数量的特定存储器模块。在本发明的一个实施例中，在特定存储器模块的擦除操作之前执行步骤440。
在本发明的一个实施例中，在施加去陷获脉冲之后，流程400返回到步骤420，其中控制器130确定存储器模块0-3140、142、144和146中的每一个的失效位的数量。通过这样做，保持了在步骤410中设置的特定存储器模块的相同阈值。
在本发明的另一个实施例中，在施加去陷获脉冲之后，流程400返回到步骤410，其中控制器130设置具有超过其设定阈值的失效位的数量特定存储器模块的失效位的数量的阈值。这允许控制器130设置不同的阈值并且允许在施加去陷获电压时的灵活性和自适应性。例如，在本发明的一个实施例中，可在去陷获电压的每次施加之后增加存储器模块的阈值。
流程400的描述涉及每个存储器模块0-3140、142、144和146的失效位的数量的阈值，但这不是限制性的。在本发明的另一个实施例中，存储器模块0-3140、142、144和146中的每一个具有一个以上的闪存管芯。在本发明的一个实施例中，控制器130跟踪每个闪存管芯的失效位的数量。在一个实施例中，这允许控制器将电压脉冲施加到存储器模块0-3140、142、144和146的每一个闪存管芯。
流程300和400例示了其中控制器具有确定何时将一个或多个电压脉冲施加到存储器模块0-3140、142、144和146的逻辑的本发明的实施例。在本发明的一个实施例中，流程300和400是控制器的擦除操作、编程操作、分离或独立操作或任意其它阶段的一部分，但不限于此。在本发明的另一个实施例中，确定何时将一个或多个电压脉冲施加到存储器模块0-3140、142、144和146的逻辑可驻留在控制器之外。例如，在本发明的一个实施例中，存储器模块0-3140、142、144和146中的每一个具有如流程300所述的确定何时将一个或多个电压脉冲施加到存储器模块0-3140、142、144和146的逻辑。在另一个示例中，在本发明的一个实施例中，存储器模块0-3140、142、144和146中的每一个具有在每次擦除操作之前施加一个或多个电压脉冲的逻辑。
图5例示了根据本发明的一个实施例施加电压脉冲的流程图500。出于清楚例示起见，参照图3和4讨论图5。流程500例示了施加去陷获电压脉冲的步骤340/440的一个实现。
在步骤510，将存储器模块的所有位线保持在接地或零电压。在本发明的一个实施例中，通过将所有的位线保持在接地电压，可减小存储器模块中的单元的任何不期望的编程同时增强在施加去陷获电压脉冲期间每个单元的控制栅极和有源区之间的电场。
在步骤520，将存储器模块的所有奇数字线保持为低电压，并且将一个或多个电压脉冲施加到存储器模块的所有偶数字线。在步骤530，进程被倒转，并且将存储器模块的所有偶数字线保持为低电压，并且将一个或多个电压脉冲施加到存储器模块的所有奇数字线。
在本发明的一个实施例中，将步骤520中的所有奇数字线和步骤530中的所有偶数字线保持在低于存储器模块的编程期间所使用的典型禁止电压值的电压。通过将奇数和偶数字线保持在不同的电压电平，可减少相邻字线之间的耦合并减少施加去陷获电压脉冲期间闪存单元的不期望编程。
图6例示根据本发明的一个实施例的系统。系统600包括但不限于：桌面计算机、膝上型计算机、上网本、笔记本计算机、个人数字助理（PDA）、服务器、工作站、蜂窝电话、移动计算设备、因特网设备或任何其他类型的计算设备。在另一实施例中，用于实现本文中公开的方法的系统600可以是片上系统式（SOC）系统。
处理器610具有用于执行系统600的指令的处理核612。处理核612包括但不限于：用于取得指令的预取逻辑、用于解码指令的解码逻辑、用于执行指令的执行逻辑等。处理器610具有用于高速缓存系统600的指令和/或数据的高速缓存存储器616。在本发明的另一实施例中，高速缓存存储器616包括但不限于一级、二级和三级高速缓存存储器、或者处理器610内的任何其他配置的高速缓存存储器。
存储器控制中枢（MCH）614执行使得处理器610具有访问包括易失性存储器632和/或非易失性存储器634的存储器630并与之进行通信的功能。易失性存储器632包括但不限于：同步动态随机访问存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）、和/或任何其他类型的随机存取存储器设备。非易失性存储器634包括但不限于：NAND闪存、相变存储器（PCM）、只读存储器（ROM）、电可擦可编程只读存储器（EEPROM）、或任何其他类型的非易失性存储器设备。
存储器630存储将由处理器610执行的信息和指令。存储器630还可在处理器610执行指令的同时存储临时变量或其他中间信息。芯片组620经由点对点（PtP）接口617和622与处理器610连接。芯片组620使得处理器610能连接至系统600中的其他模块。在本发明的一个实施例中，接口617和622根据诸如快通互连（QPI）等PtP通信协议进行操作。芯片组620经由接口626连接至显示设备640，该显示设备包括但不限于：液晶显示器（LCD）、阴极射线管（CRT）显示器、或任何其他形式的视觉显示设备。
另外，芯片组620经由接口624连接至一条或多条总线650和660，这些总线互联各个模块674、680、682、684和686。如果总线速度或通信协议中存在失配，则总线650和660可经由总线桥672互联在一起。芯片组620与非易失性存储器680、大容量存储设备682、键盘/鼠标684和网络接口686耦合，但不限于此。在一个实施例中，大容量存储设备682包括但不限于固态驱动器、硬盘驱动器、通用串行闪存驱动器、或任何其他形式的计算机数据存储介质。网络接口686是通过使用任何类型的公知网络接口标准来实现的，这些标准包括但不限于：以太网接口、通用串行（USB）接口、外围组件互连（PCI）快速接口、无线接口和/或任何其他合适类型的接口。无线接口根据IEEE802.11标准及其相关系列、家庭插座AV（HPAV)、超宽带（UWB）、蓝牙、WiMax或任何其他形式的无线通信协议来操作，但不限于此。
虽然图6中所示的模块被描绘为系统600内的不同块，但是这些块中的一些块所执行的功能可被集成在单个半导体电路内，或者可使用两个或更多个不同的集成电路来实现。例如，尽管高速缓存存储器616被描绘为处理器610内的不同的块，但高速缓存存储器616可分别被集成到处理器核612中。在本发明的另一实施例中，系统600可包括一个以上的处理器/处理核。
尽管描述了所公开的主题的实施例的示例，但是相关领域技术人员将容易理解，可替代地使用实现所公开的主题的许多其他方法。在之前的描述中，已描述了所公开的主题的各个方面。为了解释的目的，阐述了特定数量、材料和配置，以便提供对本主题的全面理解。然而，受益于本公开的相关领域技术人员显而易见的是本主题可在没有特定细节的情况下实现。在其他实例中，众所周知的特征、组件或模块被省去、简化、组合、或分割，以免使本发明模糊。
文本中所用的术语“可操作”意味着设备、系统、协议等在设备或系统处于掉电状态下能操作或适于操作其所需功能。所公开的主题的各个实施例可以用硬件、固件、软件、或其组合的方式来实现，并且可通过参考或结合诸如指令、功能、过程、数据结构、逻辑、应用程序、模拟的设计表示或格式、仿真、和设计制造之类的程序代码来描述，这些代码在被机器访问时导致机器执行任务、定义抽象数据类型或低级硬件上下文、或产生结果。
附图中所示的技术可以是通过使用存储在诸如通用计算机或计算设备上并在其上执行的代码和数据来实现的。此类计算设备通过使用诸如机器可读存储介质（例如，磁盘；光盘；随机存取存储器；只读存储器；闪存设备；相变存储器）之类的机器可读介质和机器可读通信介质（例如，电、光、声或其它形式的传播信号，诸如载波、红外信号、数字信号等）来存储和传达（内部地以及通过网络与其他计算设备）代码和数据。
尽管已经参考所示实施例描述所公开的主题，但不打算以限制的含义解释本说明书。对所公开主题相关领域中的技术人员显而易见的所示实施例的各种修改以及本主题的其它实施例被认为落在所公开的主题的范围内。
Claims (16)
1.一种用于提高闪存耐久性的方法，包括：
对于闪存模块的每次编程操作和每次擦除操作，递增计数器；
确定计数器是否等于阈值；以及
响应于确定所述计数器等于阈值在闪存模块的擦除操作之前将一个或多个电压脉冲施加到所述闪存模块的控制栅极以去除所述闪存模块中陷获的电荷。
2.如权利要求1所述的方法，其特征在于，还包括：
响应于在所述闪存模块的擦除操作之前将一个或多个电压脉冲施加到所述闪存模块的控制栅极，复位所述计数器；以及
重复递增、确定和施加的方法。
3.如权利要求2所述的方法，其特征在于，还包括：
响应于复位所述计数器，将所述阈值设置成另一个值。
4.如权利要求1所述的方法，其特征在于，所述阈值是第一阈值，所述方法还包括：
确定所述闪存模块的失效位的数量是否超过第二阈值；以及其中响应于确定所述计数器等于所述第一阈值在闪存模块的擦除操作之前将一个或多个电压脉冲施加到所述闪存模块的控制栅极包括响应于确定所述闪存模块的失效位的数量超过所述第二阈值，并响应于确定所述计数器等于所述第一阈值在闪存模块的擦除操作之前将一个或多个电压脉冲施加到所述闪存模块的控制栅极。
5.如权利要求1所述的方法，其特征在于，响应于确定所述计数器等于阈值在所述闪存模块的擦除操作之前将一个或多个电压脉冲施加到所述闪存模块的控制栅极包括：
将所述闪存模块的所有位线设置为接地电压；
将所述闪存模块的所有奇数字线保持在低于禁止电压值的电压；以及
将所述一个或多个电压脉冲施加到所述闪存模块的所有偶数字线。
6.如权利要求1所述的方法，其特征在于，响应于确定所述计数器等于阈值在所述闪存模块的擦除操作之前将一个或多个电压脉冲施加到所述闪存模块的控制栅极包括：
将所述闪存模块的所有位线设置为接地电压；
将所述闪存模块的所有偶数字线保持在低于禁止电压值的电压；以及
将所述一个或多个电压脉冲施加到所述闪存模块的所有奇数字线。
7.一种用于提高闪存耐久性的装置，包括：
多个闪存模块；以及
与所述多个闪存模块耦合的逻辑单元，用于：
对于每个闪存模块的每次编程操作和每次擦除操作，递增计数器；
确定所述计数器是否等于阈值；以及
响应于确定所述计数器等于阈值，在每个闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个闪存模块的控制栅极，以去除所述闪存模块中陷获的电荷；
响应于在每个闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个闪存模块的控制栅极，复位所述计数器；以及
重复递增、确定和施加的步骤。
8.如权利要求7所述的装置，其特征在于，所述阈值是第一阈值，且其中所述逻辑单元还用于：
确定每个闪存模块的失效位的数量是否超过第二阈值；以及其中用于响应于确定所述计数器等于第一阈值，在每个闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个闪存模块的控制栅极的所述逻辑单元用于：
响应于确定所述闪存模块的失效位的数量超过第二阈值，并响应于确定所述计数器等于第一阈值在每个闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个闪存模块的控制栅极。
9.如权利要求7所述的装置，其特征在于，用于响应于确定所述计数器等于阈值，在每个闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个闪存模块的控制栅极的逻辑单元用于：
将每个闪存模块的所有位线设置为接地电压；
将每个闪存模块的所有奇数字线保持在低于禁止电压值的电压；以及
将所述一个或多个电压脉冲施加到每个闪存模块的所有偶数字线。
10.如权利要求7所述的装置，其特征在于，用于响应于确定所述计数器等于阈值，在每个闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个闪存模块的控制栅极的逻辑单元用于：
将每个闪存模块的所有位线设置为接地电压；
将每个闪存模块的所有偶数字线保持在低于禁止电压值的电压；以及
将一个或多个电压脉冲施加到每个闪存模块的所有奇数字线。
11.如权利要求7所述的装置，其特征在于，所述装置是固态驱动器SSD，并且其中所述逻辑单元是SSD控制器的一部分。
12.如权利要求7所述的装置，其特征在于，所述闪存模块是NAND闪存和NOR闪存之一。
13.一种用于提高闪存耐久性的系统，包括：
处理器；
主存储器；以及
固态驱动器SSD包括：
多个NAND闪存模块；
与多个闪存模块耦合的控制器，用于：
对于每个NAND闪存模块的每次编程操作和每次擦除操作，递增计数器；
确定所述计数器是否等于阈值；以及
响应于确定所述计数器等于阈值，在每个NAND闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个NAND闪存模块的控制栅极以去除所述NAND闪存模块中陷获的电荷；
响应于在每个NAND闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个NAND闪存模块的控制栅极，复位所述计数器；以及
重复递增、确定和施加的步骤。
14.如权利要求13所述的系统，其特征在于，所述阈值是第一阈值，且其中所述控制器还用于：
确定每个NAND闪存模块的失效位的数量是否超过第二阈值；以及其中用于响应于确定所述计数器等于第一阈值，在每个NAND闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个NAND闪存模块的控制栅极的所述控制器用于：
响应于确定所述NAND闪存模块的失效位的数量超过第二阈值，并响应于确定所述计数器等于第一阈值在每个NAND闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个NAND闪存模块的控制栅极。
15.如权利要求13所述的系统，其特征在于，用于响应于确定所述计数器等于阈值，在每个NAND闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个NAND闪存模块的控制栅极的控制器用于：
将每个NAND闪存模块的所有位线设置为接地电压；
将每个NAND闪存模块的所有奇数字线保持在低于禁止电压值的电压；以及
将所述一个或多个电压脉冲施加到每个NAND闪存模块的所有偶数字线。
16.如权利要求13所述的系统，其特征在于，用于响应于确定所述计数器等于阈值，在每个NAND闪存模块的擦除操作之前将一个或多个电压脉冲施加到每个NAND闪存模块的控制栅极的控制器用于：
将每个NAND闪存模块的所有位线设置为接地电压；
将每个NAND闪存模块的所有偶数字线保持在低于禁止电压值的电压；以及
将一个或多个电压脉冲施加到每个NAND闪存模块的所有奇数字线。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/955,765 | 2010-11-29 | ||
| US12/955,765 US8400831B2 (en) | 2010-11-29 | 2010-11-29 | Method and apparatus for improving endurance of flash memories |
| PCT/US2011/060809 WO2012074739A1 (en) | 2010-11-29 | 2011-11-15 | Method and apparatus for improving endurance of flash memories |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103180908A CN103180908A (zh) | 2013-06-26 |
| CN103180908B true CN103180908B (zh) | 2016-03-30 |
Family
ID=46127400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180051326.1A Active CN103180908B (zh) | 2010-11-29 | 2011-11-15 | 用于提高闪存的耐久性的方法和装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8400831B2 (zh) |
| CN (1) | CN103180908B (zh) |
| WO (1) | WO2012074739A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140370664A1 (en) * | 2013-06-13 | 2014-12-18 | Kiran Pangal | Word line and bit line processing for cross-point memories |
| CN105589758B (zh) * | 2014-11-14 | 2019-03-01 | 华为数字技术（成都）有限公司 | 一种ssd复位方法及装置 |
| US9275744B1 (en) | 2015-01-29 | 2016-03-01 | International Business Machines Corporation | Method of restoring a flash memory in an integrated circuit chip package by addition of heat and an electric field |
| CN106205710B (zh) * | 2016-07-19 | 2019-11-15 | 中国科学院微电子研究所 | 一种闪存存储器的擦除方法 |
| KR20240068462A (ko) * | 2022-11-10 | 2024-05-17 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691309A (zh) * | 2004-04-26 | 2005-11-02 | 旺宏电子股份有限公司 | 电荷陷入非挥发性记忆体的电荷平衡操作方法 |
| CN101266837A (zh) * | 2007-03-14 | 2008-09-17 | 海力士半导体有限公司 | 电荷陷捕型非易失性存储装置及其编程方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833585B2 (ja) * | 1996-05-17 | 1998-12-09 | 日本電気株式会社 | 半導体不揮発性記憶装置 |
| US6049484A (en) * | 1998-09-10 | 2000-04-11 | Taiwan Semiconductor Manufacturing Company | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase |
| US6266281B1 (en) * | 2000-02-16 | 2001-07-24 | Advanced Micro Devices, Inc. | Method of erasing non-volatile memory cells |
| KR100414146B1 (ko) * | 2000-06-27 | 2004-01-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 소거 방법 |
| US7142455B1 (en) * | 2004-05-04 | 2006-11-28 | Spansion, Llc | Positive gate stress during erase to improve retention in multi-level, non-volatile flash memory |
| US7274601B2 (en) * | 2004-09-27 | 2007-09-25 | Macronix International Co., Ltd. | Programming and erasing method for charge-trapping memory devices |
| JP2007035214A (ja) * | 2005-07-29 | 2007-02-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| US7313029B2 (en) * | 2006-04-07 | 2007-12-25 | Skymedi Corporation | Method for erasing flash memories and related system thereof |
| US20080084737A1 (en) * | 2006-06-30 | 2008-04-10 | Eon Silicon Solutions, Inc. Usa | Method of achieving zero column leakage after erase in flash EPROM |
| KR100851853B1 (ko) * | 2006-11-22 | 2008-08-13 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법 |
| US7760547B2 (en) * | 2007-09-25 | 2010-07-20 | Sandisk Corporation | Offset non-volatile storage |
| JP2009266356A (ja) * | 2008-04-30 | 2009-11-12 | Toshiba Corp | Ｎａｎｄ型フラッシュメモリ |
| JP4881401B2 (ja) * | 2009-03-23 | 2012-02-22 | 株式会社東芝 | Ｎａｎｄ型フラッシュメモリ |
-
2010
- 2010-11-29 US US12/955,765 patent/US8400831B2/en active Active
-
2011
- 2011-11-15 CN CN201180051326.1A patent/CN103180908B/zh active Active
- 2011-11-15 WO PCT/US2011/060809 patent/WO2012074739A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691309A (zh) * | 2004-04-26 | 2005-11-02 | 旺宏电子股份有限公司 | 电荷陷入非挥发性记忆体的电荷平衡操作方法 |
| CN101266837A (zh) * | 2007-03-14 | 2008-09-17 | 海力士半导体有限公司 | 电荷陷捕型非易失性存储装置及其编程方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103180908A (zh) | 2013-06-26 |
| WO2012074739A1 (en) | 2012-06-07 |
| US8400831B2 (en) | 2013-03-19 |
| US20120137048A1 (en) | 2012-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9164836B2 (en) | Cycling endurance extending for memory cells of a non-volatile memory array | |
| US8238161B2 (en) | Nonvolatile memory device | |
| US9129697B2 (en) | Method of providing an operating voltage in a memory device and a memory controller for the memory device | |
| US9417685B2 (en) | Power management | |
| US8503236B2 (en) | Nonvolatile memory device, methods of programming the nonvolatile memory device and memory system including the nonvolatile memory device | |
| CN103180908B (zh) | 用于提高闪存的耐久性的方法和装置 | |
| KR102012298B1 (ko) | 비휘발성 메모리 장치 및 그 구동 방법 | |
| JP2012181907A (ja) | 不揮発性メモリ装置およびその動作方法 | |
| US20130339603A1 (en) | Method, apparatus and system for determining access to a memory array | |
| CN111124958B (zh) | 存储系统、半导体存储器件及其操作方法 | |
| KR20170059643A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| CN104599704A (zh) | 半导体存储器件及其擦除方法 | |
| US20150179267A1 (en) | Program vt spread folding for nand flash memory programming | |
| CN109254615A (zh) | 用于数据程序化操作的电源供应器及其电源供应方法 | |
| US8509001B2 (en) | Adaptive write procedures for non-volatile memory | |
| WO2023028846A1 (zh) | 存储器、存储器的编程方法及编程验证方法、存储器系统 | |
| US8385129B2 (en) | Semiconductor memory device and control method thereof | |
| KR20120045202A (ko) | 비휘발성 메모리 장치 및 프로그램 방법 | |
| US11763858B2 (en) | Peak current reduction using dynamic clocking during charge pump recovery period | |
| US9310869B2 (en) | Memory storage device, memory control circuit unit and power supply method | |
| US8724388B2 (en) | Adaptively programming or erasing flash memory blocks | |
| CN107799146B (zh) | 存储器阵列及其读、编程、擦除操作方法 | |
| JP2009129479A (ja) | 不揮発性半導体記憶装置の閾値制御方法 | |
| US9424938B2 (en) | Reduced voltage nonvolatile flash memory | |
| US8995198B1 (en) | Multi-pass soft programming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240913 Address after: California, USA Patentee after: Intel NDTM USA LLC Country or region after: U.S.A. Address before: California, USA Patentee before: INTEL Corp. Country or region before: U.S.A. |