CN103177767A - 一种用于一次编程存储器的简化存储方法 - Google Patents

Abstract

本发明公开了一种用于一次编程存储器的简化存储方法，对控制使能、地址总线、数据总线输入信号进行多值逻辑转换并且组合逻辑，输出相应的输出使能、编程启动、数据输入、地址选择信号给一次编程存储器，一次编程存储器通过对输入信号的识别实现模式选择，在确定的模式状态下一次编程存储器完成相应的操作。本发明可以提高一次编程存储器的存储速度和存储效率，简化一次编程存储器输入信号的复杂程度，减少一次编程存储器编程过程中串扰现象的发生，避免编程的误操作，提高一次可编程存储器的可靠性，降低了功耗，有利于一次编程存储器的集成和使用。本发明结构合理，应用范围广，实现方式简单，适用于半导体集成电路及分立元器件。

Description

一种用于一次编程存储器的简化存储方法

技术领域

本发明涉及一种应用于一次编程存储器(OTP)化简存储的方法，属于集成电路技术领域。

背景技术

随着片上系统(SOC，System on Chip)的发展，存储器作为数据交换和信息存储的主要媒介，在SOC芯片设计中的比重越来越大，SOC芯片结构对存储器的要求也越来越高，需要其有快速编程、低功耗、高可靠性及更为紧凑的存储阵列结构，同时需要更快的读取速度。

作为一种高可靠且价格低廉的非易失性存储器，OTP存储器被广泛地应用在嵌入式系统，密钥存储等领域。OTP存储器不仅可以提供低功耗性能，还可以满足非易失存储器的要求。在许多应用场合中，设备所要求的非易失存储器并不需要成百上千次的重写周期。例如代码存储、校准表、设置参数等场合一旦编程后一般数据不需改变;而对于那些偶尔需改变的场合，通过适当的存储器管理算法就能够跳过之前保存的信息，并用预留的存储空间进行数据升级.在设计中，通过这种管理，成本低且安全的OTP存储器能够与可重写的非易失存储器一样有效地用作嵌入式存储器。OTP存储器的可靠性源于其工作的简单性。在编程后浮栅非易失性存储器虽然可重写，但因在编程和擦写时需要使用高于电源电压的编程电压才能够把电子导入和导出浮栅，故能够提高存储数据的安全性，在正常使用情况下可以实现一次编程操作，而且一次编程存储器工作的简单性也使OTP存储器与生俱来就是一种比其他非易失性存储器功耗更低的设计。例如，就晶体管数量方面，由于一次编程的存储器的结构更为紧凑，同时可以采用小于最小设计规则的晶体管结构。它的小单元尺寸意味着存储器阵列的物理尺寸更小。这种结构降低了位线和字线的电容，从而也降低了预充电和开关的功耗。

OTP存储器具有集成度高、成本低、存取速度快等优点，随着技术的日趋成熟，其良好的市场前景越发突显。面对SOC片上系统的发展趋势，如何根据SOC片上系统的要求实现OTP存储器的性能改善优化，如在SOC片上系统只能提供一位控制、读写双向、地址等的输入资源的情况，OTP存储器往往会因为所需控制信号较多、数据输入输出单向等原因不满足要求而无法实现SOC片上系统对存储器编程简单快速低功耗高可靠的要求，因此如何使OTP存储器具有存储简单、编程高速、功耗低等特点，对于提升OTP存储器及相应的应用具有非常重要的意义。

申请公开号为CN1728392A的"多层氧化可一次编程器件"和申请公开号为CN1787207A的"一次编程存储器的制造方法"都是采用Si工艺实现一次编程器件(OTP)制造方法，需要通过工艺制造中完成，难以大范围实现；申请公开号为CN101123120A的"一种采用电阻存储介质的一次编程存储器及其操作方法"和申请公开号为CN101872647A的"一次编程电阻随机存储单元、阵列、存储器及其操作方法"都是基于多元金属氧化物作为存储介质的，属于新工艺新技术，需要开发新的工艺生产流程才有可能进行制造，目前尚处于研究阶段；申请公开号为CN101577311A的"一次编程存储器及其制造方法"、申请公开号为CN101667460A的"一种基于阻变存储器的一次编程存储器及其制备方法"和申请公开号为CN102074270A的"一次编程存储器的多值存储方法"都是基于阻变存储器的一次编程存储器不能与当前标准的Si工艺制造流程相兼容或在现有的Si工艺基础上进行拓展开发，所以短期内适用范围有限。

发明内容

为了解决现有技术中OTP存储器无法实现或需要改进OTP存储器结构才能实现SOC片上系统对一次编程存储器(OTP存储器)数据存储操作简单，存储速度快的问题，提供一种适用于一次编程存储器的简化存储方法。

为解决上述技术问题，本发明提供一种用于一次编程存储器的简化存储方法：将控制使能、地址总线、数据总线等输入信号通过输入电路结构进行多值逻辑转换并且组合逻辑，输出相应的输出使能、编程启动、数据输入、地址选择等信号给一次编程存储器，一次编程存储器通过对输入信号的识别实现模式选择，在确定的模式状态下一次编程存储器完成相应的操作。

由于输入电路结构多值逻辑转换以及逻辑组合的功能，可以实现在单位控制信号输入、地址总线输入、数据输入输出双向的条件实现一次编程存储器的编程操作和读操作，大大的节省了端口资源，实现了一次编程存储器的简化存储。

具体包括以下步骤：

步骤1：一次编程存储器以及对应的输入电路结构单元接收控制使能、地址总线、数据总线的输入信号；

步骤2：通过相关的输入电路结构对输入的控制使能、地址总线、数据总线的信号进行多值逻辑转换，转换成一次编程存储器可识别的逻辑电平，传递给一次编程存储器；

步骤3：一次编程存储器接收来自输入电路结构转换的逻辑电平，并且根据控制使能信号的逻辑进行模式选择；

步骤4:一次编程存储器输入端收到有效地一次编程信号进入正常编程模式，通过读取地址总线选择的地址，通过编程电压的高电平写入来自数据总线的数据到选择的地址中，完成一次编程存储器的存储操作。

步骤2中的多值逻辑转换的具体实施步骤为：

(1)数据总线无输入信号，控制使能、地址总线的输入信号输入幅度不超过电源电压的逻辑电平，此时控制使能信号经过第一输入电路结构的转换输出有效的输出使能信号给一次编程存储器，同时地址总线信号经过第二输入电路结构转换完成地址选择并传递给一次编程存储器，并且地址总线输入信号和控制使能输入信号通过输入电路结构的逻辑组合输出无效的编程信号给一次编程存储器，一次编程存储器不进行编程操作，验证一次编程存储器的初始状态，为编程操作做准备；

(2)数据总线输入数据到一次编程存储器，一次编程存储器准备进入编程模式，控制使能、地址总线的某些位线的输入幅度超过电源电压输入信号到第一输入电路结构和第二输入电路结构的输入电路单元，地址总线的其余位线输入幅度不超过电源电压的逻辑电平到第二输入电路结构的输入电路单元；

(3)控制使能输入信号经过第一输入电路结构的输入电路单元的转换输出无效的输出使能信号给一次编程存储器，同时输出一路控制信号到地址总线的第二输入电路结构的输入电路单元，地址总线的输入电路根据控制信号的逻辑完成地址锁存，并且输出多值逻辑通过组合操作输出有效的编程信号给一次编程存储器。

本发明所达到的有益效果：

本发明可以提高一次编程存储器的存储速度和存储效率，也能够简化一次编程存储器输入信号的复杂程度，减少一次编程存储器编程过程中串扰现象的发生，避免编程的误操作，提高一次可编程存储器的可靠性，降低了功耗，有利于一次编程存储器的集成和使用。

本发明结构合理，原理简单，应用范围广，适用于半导体集成电路及分立元器件，既可以用于一次编程存储器，也可以用于各种类型的可编程擦写只读存储EPROM和电可擦写只读存储器EEPROM，而且实现方式简单，能够通过分立器件搭建以及定制集成电路等方式实现，对于解决一次编程存储器在SOC中应用遇到的一些问题具有很现实的意义。

附图说明

图1是本发明实现途径的原理图；

图2是控制使能信号输入电路0工作原理图；

图3是控制使能信号

输入电路0时序示意图；

图4是一位地址信号A0输入电路1工作原理图；

图5是一位地址信号A0输入电路1时序示意图；

图6是地址总线与控制使能组合逻辑工作原理图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

一种用于一次编程存储器简化存储方法，具体实现步骤如下：

步骤1：根据技术指标、系统要求以及工作环境条件等因素进行输入信号的合理时序和逻辑电平设计。

步骤2：设计好时序逻辑信号包括控制使能、地址总线、数据总线等输入信号，然后输入信号到相对应的输入电路结构。

步骤3：对应的输入电路单元对输入逻辑信号进行多值逻辑的转换以及逻辑组合实现最初的输入信号设计要求。

步骤4：输入电路单元输出转换完成的信号电平到一次编程存储器。

步骤5：一次编程存储器识别输出使能信号、编程信号、数据总线、地址总线等，进行一次存储器最初状态的读操作。

步骤6：重复步骤1到步骤4的操作，一次编程存储器对接收到的信号逻辑进行识别，选择模式。

步骤7：一次编程存储器进入编程模式，由于输出使能信号无效，所以一次编程存储器的数据输出高阻态。

步骤8：一次编程存储器在编程状态下，接收来自地址锁存器锁存的地址，完成地址选择。

步骤9：一次编程存储器通过编程电压的高电平写入来自数据总线的数据到选择的地址中，完成一次编程存储器的存储操作。

图1是一种应用于一次编程存储器OTP化简存储方法实现途径的原理图，各种具体实现方案均可依照此图，通过图1可知，经过本方法的简化一次编程存储器OTP端口简化为一位的控制使能

、双向数据总线O1－O4、地址总线A0－A8、电源VCC、地GND等少数端口，就能够实现一次编程存储器OTP存储操作，大大的节省了端口的资源，其中电源VCC在图2－图6中用电源电压Vdd代替，图中输入电路0是控制使能

输入电路结构，图中输入电路1是地址总线输入电路结构，图中LATCH是锁存器，其它是门电路和晶体管的图示符号。

图2是控制使能信号

输入电路0原理图，图中输入端A通过两个电阻R1、R2、晶体管M14形成一条通路，输入端A通过电阻R1、晶体管M8、M17、M5形成另一条通路。当输入端A输入信号幅度不大于电源电压Vdd时，输出端Y2为低电平，输出端Y1为高电平；只有当输入端A输入超过电源电压Vdd的编程信号时，输出端Y1、Y2输出高电平，实现了使能信号

多值逻辑转换。

图3是控制使能信号

输入电路0时序图，图中信号IN、Y1、Y2分别是图2中输入端A输入的信号和输出端Y1、Y2的输出信号，图3中信号vdd、n1、n2、n3分别是图2中电源电压和节点n1、n2、n3电压波形。

如图3所示控制使能信号

输入电路0时序如下：

1）电源加载直流电平，假定电源电压Vdd=6.5V，同时输入端A输入信号IN，输入信号IN输入电平最大值为12V，输入信号IN是分段线性电平，如图3所示。

2）观察图中输出端Y1、Y2的输出信号和节点n1、n2、n3电压波形，节点n1、n2电压跟随输入信号IN呈线性变化，并且输出端Y1最初为低电平，当输入信号IN增加到电源电压一半的时候Y1迅速变成高电平，输出端Y2和节点n3在输入信号IN小于10V时保持低电平，当输入信号IN超过10V并继续线性增加时，节点n1电压开始稳定最后维持在7.6V保持不变，同时节点n2电压开始降低最终稳定在3.3V；而节点n3电压开始升高，导致输出端Y2电压输出高电平，输出端Y1维持高电平不变，实现控制使能信号

的多值逻辑转化。

3）图3控制使能信号

输入电路0时序图是基于图2控制使能信号

输入电路0工作原理，根据图2两条通路对不同输入电压范围，输出信号响应的差异完成了对使能信号的电平转换。

4）综合图2控制使能信号

输入电路0工作原理和图3控制使能信号输入电路0时序，可以实现对使能信号

的电平转换、端口复用、多值逻辑。

图4是一位地址信号A0输入电路1原理图，输入电路1在采用与控制使能信号

输入电路0类似结构的基础上增加了输入端PB和一些门电路，实现了一位地址信号A0三值逻辑转换。

图5是一位地址信号A0输入电路1时序图，图中信号IN0、PB、Y00、Y01、Y02分别是图4中输入端A0、输入端PB的输入信号和输出端Y00、Y01、Y02的输出信号。

如图5所示一位地址信号A0输入电路1时序如下：

1）电源加载直流电平，假定电源电压Vdd=6.5V，同时输入端A0输入信号IN0，IN0输入电平最大值为12V，IN0是分段线性电平，输入端PB输入信号PB，PB输入电平最大值为电源电压，PB也是分段线性电平，但输入信号PB上升时间很短，如图示。

2）观察图中输出端Y00、Y01、Y02的输出波形，输出端Y01、Y02的波形与输入信号IN0幅度相关，并且输出端Y01、Y02最初均为低电平只有当输入信号IN0增加到大约3V的时候，Y01迅速变成高电平，并且保持不变；Y02此时仍为低电平，输入信号IN0继续线性增长，当IN0输入电压幅度超过10V时，Y02变成高电平，在这一过程中，输出端Y00电压一直为低电平。当IN0输入电平最终稳定在12V时，输出端Y00电压仍为低电平，从图示中可以看出只有当输入端PB输入高电平时，输出端Y00电压才会输出高电平，此时输出端Y01、Y02输出信号不变，实现了一位地址信号A0多值逻辑转换功能。

3）图5的时序图是基于图4一位地址信号A0输入电路1工作原理图的输入电路1工作原理，根据不同通路，针对不同输入电压响应范围的不同以及与输入信号PB进行组合逻辑实现一位地址信号A0的电平转换。

4）综合图4一位地址信号A0输入电路1原理图和图5一位地址信号A0输入电路1时序图，可以实现对一位地址信号A0三值逻辑产生，其中输出信号Y00是锁存器锁存信号、输出信号Y01用作地址信号、输出信号Y02用来与其它信号组合产生其它控制信号。

5）以上分析具有一定的通用性，具有类似功能的结构均可采用类似方法，实现多值逻辑、电压兼容、电平转换、限压设计等功能。

图6是地址总线与控制使能组合逻辑原理图，图中AY<10:0>表示地址总线，AY<0>是其中一位地址(地址0)，其它位的地址表示方法类似。输入端AOEB是由其它输入电路结构产生的信号，Vdd是电源。输出端PROG和OEB输出一次编程存储器的编程信号和输出使能信号，完成相应的简化编程操作。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (3)

1. 一种用于一次编程存储器的简化存储方法，其特征是，对控制使能、地址总线、数据总线的输入信号进行多值逻辑转换并且组合逻辑，输出相应的输出使能、编程启动、数据输入、地址选择信号给一次编程存储器，一次编程存储器通过对输入信号的识别进行模式选择，在确定的模式状态下一次编程存储器完成相应的操作。

2.根据权利要求1所述的用于一次编程存储器的简化存储方法，其特征是，具体包括以下步骤：

步骤1：一次编程存储器以及对应的输入电路结构单元接收控制使能、地址总线、数据总线的输入信号；

步骤2：通过相关的输入电路结构对输入的控制使能、地址总线、数据总线的信号进行多值逻辑转换，转换成一次编程存储器可识别的逻辑电平，传递给一次编程存储器；

步骤3：一次编程存储器接收来自输入电路结构转换的逻辑电平，并且根据控制使能信号的逻辑进行模式选择；

步骤4:一次编程存储器输入端收到有效地一次编程信号进入正常编程模式，通过读取地址总线选择的地址，通过编程电压的高电平写入来自数据总线的数据到选择的地址中，完成一次编程存储器的存储操作。

3.根据权利要求2所述的用于一次编程存储器的简化存储方法，其特征是，

步骤2中的多值逻辑转换的具体实施步骤为：

(1) 数据总线无输入信号，控制使能、地址总线的输入信号输入幅度不超过电源电压的逻辑电平，此时控制使能信号经过第一输入电路结构的转换输出有效的输出使能信号给一次编程存储器，同时地址总线信号经过第二输入电路结构转换完成地址选择并传递给一次编程存储器，并且地址总线输入信号和控制使能输入信号通过输入电路结构的逻辑组合输出无效的编程信号给一次编程存储器，一次编程存储器不进行编程操作，验证一次编程存储器的初始状态，为编程操作做准备；

(2) 数据总线输入数据到一次编程存储器，一次编程存储器准备进入编程模式，控制使能、地址总线的某些位线的输入幅度超过电源电压输入信号到第一输入电路结构和第二输入电路结构的输入电路单元，地址总线的其余位线输入幅度不超过电源电压的逻辑电平到第二输入电路结构的输入电路单元；

(3)控制使能输入信号经过第一输入电路结构的输入电路单元的转换输出无效的输出使能信号给一次编程存储器，同时输出一路控制信号到地址总线的第二输入电路结构的输入电路单元，地址总线的输入电路根据控制信号的逻辑完成地址锁存，并且输出多值逻辑通过组合操作输出有效的编程信号给一次编程存储器。

Images