CN103165668B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103165668B
CN103165668B CN201210548299.5A CN201210548299A CN103165668B CN 103165668 B CN103165668 B CN 103165668B CN 201210548299 A CN201210548299 A CN 201210548299A CN 103165668 B CN103165668 B CN 103165668B
Authority
CN
China
Prior art keywords
algan layer
contact
semiconductor device
average thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210548299.5A
Other languages
English (en)
Other versions
CN103165668A (zh
Inventor
马库斯·穆勒
安可·赫琳哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naizhiya Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Koninklijke Philips Electronics NV
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Koninklijke Philips Electronics NV
Publication of CN103165668A publication Critical patent/CN103165668A/zh
Application granted granted Critical
Publication of CN103165668B publication Critical patent/CN103165668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。该半导体器件包括半导体衬底，该半导体衬底具有位于GaN层上的AlGaN层。该半导体器件还包括第一接触和第二接触。所述AlGaN层的平均厚度在所述第一接触和所述第二接触之间变化，用于在所述第一接触和所述第二接触之间调节所述GaN层中的电子气的密度。

Description

半导体器件
技术领域
本发明涉及半导体器件。具体地，本发明涉及具有包括位于GaN层上的AlGaN层的半导体衬底的半导体器件。
背景技术
近年来，GaN高电子迁移率晶体管(HEMT)器件在它们替代Si或SiC用作高压(HV)器件的调度可能性方面吸引了大量关注。通常，通过在包括位于GaN沟道层上的AlGaN势垒层的外延生长结构的顶部上应用欧姆漏极和漏极接触和肖特基栅极接触制造GaNHEMT。
由于AlGaN为压电材料，GaN层和AlGaN层之间的晶格失配导致势垒上的电势差，其以在AlGaN/GaN界面附近的GaN中自发地形成二维电子气填充的量子阱的方式调节能带结构。这种电子气的高的迁移率获得与其它种类的场效应晶体管(FET)相比具有非常低的电阻的器件。与其它FET一样，可以通过将电势施加至栅极而调节沟道中的传导率。
GaNHEMT器件在其中在高频处需要高增益和低噪声的领域中作为RF功率器件得到应用。它们提供下述优点：与SiLDMOS相比，效率更高，带宽更大，温度范围更大；与GaAsHEMT器件相比，极化电压更高。而且，GaNHEMT器件开始渗透到例如电压范围为从50V到600V的功率转换市场，其中GaN器件与Si基竞争者相比提供非常低的导通比电阻，并且价格比竞争性的宽带隙材料SiC器件低。
发明内容
在所附的独立和从属权利要求中提出了本发明的多个方面。来自从属权利要求的特征的组合可以根据情况与独立权利要求的特征组合，并且并不仅仅如在权利要求中明确提出的那样。
根据本发明的一个方面，提供一种半导体器件，该半导体器件包括半导体衬底，该半导体衬底具有位于GaN层上的AlGaN层。该半导体器件还包括第一接触和第二接触。所述AlGaN层的平均厚度在所述第一接触和所述第二接触之间变化，用于在所述第一接触和所述第二接触之间调节所述GaN层中的电子气的密度。
根据本发明的另一个方面，提供一种制造半导体器件的方法。该方法包括在衬底上形成GaN层。该方法还包括在GaN层上形成AlGaN层。该方法还包括形成该半导体器件的第一接触和第二接触。该方法还包括在所述第一接触和所述第二接触之间改变所述AlGaN层的平均厚度，用于在所述第一接触和所述第二接触之间调节所述GaN层中的电子气的密度。
在具有位于GaN层上的AlGaN层的半导体器件中，GaN层中的电子气的密度对AlGaN层的厚度敏感(Appl.Phys.Lett.，Vol.77，No.2，2000年7月10日)。AlGaN势垒层越厚(针对给定Al含量)，由在该势垒层的顶部和底部界面处的极化电荷的存在而产生的电压降越强，这又将增加在AlGaN/GaN界面附近在GaN中形成的量子阱的深度。这导致电子气的表面载流子密度更高，表面电阻更低。
根据本发明，已经认识到，该效果可以用来在半导体器件的接触之间调节电子气的密度。电子气的调节又产生具有在这些接触之间变化的电阻率的器件。如本文所述，在接触之间的电子气的调节分布可以采取多种不同的形式。
可以以多种方式实现AlGaN层的平均厚度的变化。例如，AlGaN层的上表面的至少一部分可以包括用于改变AlGaN层的平均厚度的多个凹部。可以采用诸如光刻和表面蚀刻之类的标准半导体处理技术形成这些凹部。应当注意，可以采用单次光刻/蚀刻序列形成凹部，最小化凹部对现有工艺流程的影响。这些技术的众所周知的特性还允许在调节凹部的配置方面具有大的灵活性。例如，凹部的密度(例如，间距)、宽度或深度可以在AlGaN层的不同区域之间变化，从而也改变该层的平均厚度。在一个实施例中，凹部的深度在AlGaN层的局部厚度的30％和100％之间。
如在本文中使用的那样，术语“平均厚度”并不是指AlGaN层在任何给定位置的局部厚度，而是指AlGaN层在给定面积上平均的宏观厚度。例如，将会认识到，AlGaN层的局部厚度在其中该层设置有上述凹部的区域中会明显变化。然而，AlGaN层该这些区域中的平均厚度将是仅在宏观意义上变化的某一值，因为诸如凹部的密度、尺寸或深度之类的参数在整个层上变化。因此术语“平均厚度”指AlGaN层在后者宏观意义上的厚度。
凹部的密度、宽度或间距在AlGaN层的表面上可以变化。凹部的深度也可以变化。AlGaN层在第一接触和第二接触之间的平均厚度T可以在10nm＜T＜40nm的范围内。
除了凹部的密度和/或深度方面的灵活性之外，凹部的形状也存在灵活性。例如，可以以浅凹或凹槽的形式设置凹部。如上所述，可以改变浅凹或凹槽的密度(即，相邻凹部之间的间距)以改变宏观平均厚度。可以以栅格形式设置凹槽形式的凹部。
在一些实施例中，半导体器件可以包括具有源极、栅极和漏极的高电子迁移率晶体管(HEMT)。在这些实施例中，第一接触包括所述源极，并且第二接触包括所述漏极。
在一个实施例中，所述AlGaN层在所述源极和所述栅极之间的平均厚度大于所述AlGaN层在所述栅极和所述漏极之间的平均厚度。这产生其中漏极和栅极之间的电子气的表面电阻低于栅极和漏极之间的电子气的表面电阻(由于AlGaN层的厚度变化引起的这些区域中的电子气密度的差异)的器件。因此，以这种方式调节电子气密度(和因此电子气的表面电阻)允许改善该器件的导通状态电阻和击穿电压之间的折衷。
在一些示例中，AlGaN层的厚度在源极和栅极之间大致恒定。在这些示例中，采用在漏极和漏极之间改变平均厚度的台阶可以被限制到该器件的栅极-漏极侧。
根据本发明的实施例，AlGaN层的平均厚度可以从栅极至漏极增加。AlGaN层的厚度增加使得朝着漏极方向电子气的密度增加，同时抑制朝着栅极方向电子气的密度。从(该器件的栅极-漏极侧的)栅极到漏极的电子气的表面电阻的渐变分布增强了器件的性能，并允许在导通状态电阻和击穿电压之间更好地折衷。
在栅极和漏极之间AlGaN层的平均厚度的变化可以采取多种不同的形式。例如，该厚度可以从栅极至漏极单调地增加(也就是说，平均厚度在栅极和漏极之间增加，其中在任何点处均未降低)。该厚度增加可以以多个台阶的形式发生，或者替代地可以存在平滑过渡(例如，线性)。
在一个实施例中，半导体器件可以是肖特基势垒二极管。在该实施例中，第一接触可以包括肖特基势垒二极管的阳极，第二接触可以包括阴极。以类似于上文关于HEMT器件描述的方式，肖特基势垒二极管中的AlGaN层的平均厚度可以从阳极至阴极增加。这种增加可以是线性的，或者采用一系列的一个或更多个台阶的形式。
附图说明
以下将参照附图，仅以举例的方式描述本发明的实施例，在附图中相同的标记涉及相同的元件，并且在附图中：
图1示出包括位于GaN层上的AlGaN层的半导体器件；
图2示出根据本发明的实施例的包括高电子迁移率晶体管(HEMT)的半导体器件；
图3示出根据本发明的另一个实施例的包括高电子迁移率晶体管(HEMT)的半导体器件；
图4示出根据本发明的又一个实施例的包括高电子迁移率晶体管(HEMT)的半导体器件；
图5示出根据本发明的另一个实施例的包括高电子迁移率晶体管(HEMT)的半导体器件；以及
图6和7示出根据本发明的又一个实施例的包括肖特基势垒二极管的半导体器件。
具体实施方式
在下文参照附图描述本发明的实施例。
图1说明包括位于GaN层4上的AlGaN层6的高电子迁移率晶体管半导体器件10的示例。这些层通常在半导体衬底2上外延生长，半导体衬底2例如可以包括SiC。在AlGaN层的上表面设置有源极12、栅极16和漏极14。源极12和漏极14包括欧姆接触，而该示例中栅极16包括肖特基接触。
如前所述，AlGaN层6和GaN层4之间的晶格失配导致靠近GaN层4和AlGaN层6之间的界面在GaN层4中形成电子气8。GaN层4中的电子气8的迁移率相对高，这允许图1中说明的那种器件在源极12和漏极14之间具有非常低的电阻。如本领域公知的那样，可以向栅极16施加电势可以改变由栅极16下面的电子气决定的沟道电阻。
图2说明根据本发明的第一实施例的HEMT半导体器件100。器件100包括结合图1的器件10在上文中描述的多个特征。因此，器件100包括半导体衬底2(例如，包括在其上可以外延生长或结合GaN层4的SiC、Al2O3、Si或任何其它衬底)，在半导体衬底2上设置GaN层4。AlGaN层6设置在GaN层4上。在一些示例中，缓冲层可以位于GaN层4和AlGaN层6之间。典型地，可以采用外延生长技术将GaN层4、AlGaN层6和作为缓冲层的其它层生长在衬底2的主表面上。
同样地，与图1中示出的示例相同，器件100包括源极12、栅极16和漏极14。在本实施例中，源极12和漏极14包括欧姆接触，而栅极16包括肖特基接触。可选地，栅极可以设置有介电层(即，非肖特基栅极)。源极12、栅极16和漏极14的特征本质上是常规的，并且将是本领域技术人员熟知的。
器件100的AlGaN层6具有在源极12和漏极16之间变化的平均厚度。在此描述的器件中的AlGaN层6的平均厚度例如可以从10nm变化至40nm。
通常，AlGaN层6的平均厚度的变化可以用来调节在GaN层4和AlGaN层6的界面附近位于GaN层4中的电子气8的密度。在本实施例中，AlGaN层6在器件100的源极-栅极侧20的平均厚度大于在器件100的栅极-漏极侧22的平均厚度。以这种方式对电子气密度(和因此电子气的表面电阻)的调节允许改善该器件的导通状态电阻和击穿电压之间的折衷。如下文结合图3-5描述的那样，具体地，通过在器件100的栅极-漏极侧22靠近栅极16减小AlGaN层的平均厚度，可以进一步改善这种折衷。
在本实施例中(图2)，AlGaN层6的平均厚度在器件100的源极-栅极侧20是大致恒定的。因而，GaN层4中的电子气8的密度在器件100的源极-栅极侧20是大致均匀的。
如图2所示，器件100的AlGaN层6在栅极-漏极侧22的平均厚度小于在源极-栅极侧20的平均厚度。通过在源极-栅极侧20遮挡器件100以及在栅极-漏极侧22回刻AlGaN层6，可以基本上实现这种厚度变化。在这种示例中，与源极-栅极侧20的AlGaN层6的厚度一样，栅极-漏极侧22的AlGaN层6的厚度虽然较薄，但是大致恒定的。
然而，根据本发明的实施例，已经确定还可以通过在AlGaN层6中设置位于AlGaN层6的上表面的一系列凹部30来改变AlGaN层6的平均厚度。如上所述，虽然这些示例中的AlGaN层6的厚度在AlGaN层6的凹陷部分和非凹陷部分之间是局部变化地的，但整体效果是AlGaN层6的平均(宏观)厚度由于凹部30的存在而减少。这仍然实现下述效果：通过允许AlGaN层6的晶格在一定程度上松弛而降低GaN层4的电子气密度，减弱上述失配效应。然而，此外，诸如本文中描述的凹部之类的凹部使用为改变整个器件100上的AlGaN层6的厚度提供高度的灵活性。这是因为可以采用光刻和蚀刻步骤以高度受控的方式限定凹部30的配置(例如，深度、宽度、形状、间距)。
回到图2的示例，凹部30在栅极-漏极侧22减小AlGaN层6的平均厚度的效果降低了凹部下面的区域80中的电子气8的电子密度。应当注意，仅示意性地示出了本申请的附图中的凹部。根据本发明的实施例，为了确保宏观限定的、平缓的表面电阻，凹槽的间距和/或宽度应当能够与AlGaN势垒层的厚度相当。例如，凹槽的间距和/或宽度可以为AlGaN势垒层的厚度的1到4倍。
图3-5说明从衬底2的上方观看的根据本发明的另一个实施例的HEMT器件100。可以想到的是，除了如在下文更详细地描述的凹部30的配置和GaN层4中的电子气8的对应密度之外，这些其他实施例的横截面布置大致类似于图2中示出的横截面布置。
图3中示出的器件100包括凹部30，凹部30以凹槽的形式设置在AlGaN层的上表面中。在替代实施例中，凹部可以采取不同的形式。例如，凹部可以以多个多个浅凹(dimple)的形式设置在AlGaN层6的上表面中。浅凹可以排列成规则的图案或阵列，使得AlGaN层6的平均厚度在各个区域之间未明显变化。在局部厚度方面，凹部的深度可以在AlGaN层6的局部厚度的30％和100％之间。
如上所述，可以采用光刻和蚀刻技术形成图3中示出的凹槽。在本实施例中，将凹槽设置成栅格状配置。栅格本身位于栅极16附近，不需要一直延伸至漏极14，以实现该器件的导通状态电阻和击穿电压之间的上述折衷。如图3所示，器件100的栅极-漏极侧22的AlGaN层6的表面的区域34可以没有凹部。在本实施例中，该区域34邻近漏极14。
可以根据AlGaN层6的平均厚度选择凹部30的间距。此外，改变凹部的深度以调节AlGaN层6的平均厚度基本上也是可行的。然而，与简单地改变凹部间距或宽度相比，具有不同深度的凹部的器件的制造将是相对复杂的，因为将需要多个掩模和蚀刻步骤。
图4说明HEMT器件100的示例，其中在AlGaN层6的表面的不同区域中设置其间具有不同间距的凹部(即，AlGaN层6的表面上的凹部的密度变化)。具体地，凹部30(包括本示例中的栅格配置的凹槽)的密度在最接近栅极16的区域中较高。在邻近区域区域32，凹部的密度稍微较低。最后，在邻近漏极14的区域34中不存在凹部。因此，该器件的栅极-漏极侧22的AlGaN层6的平均厚度以台阶状方式变化，从邻近栅极的最薄区域，经由具有中间厚度的区域32，直至邻近漏极16的最厚区域34。AlGaN层6的平均厚度的这种变化允许电子气8中的电子密度相应地变化。再一次，这些变化可以用来调节该器件的导通状态电阻和击穿电压之间的折衷。
图5说明根据本发明的实施例的HEMT器件100的另一个示例。与图4中示出的其中AlGaN层6的表面上的凹部30的密度以台阶状方式变化的器件100相反，在本示例中，凹部的密度在栅极-漏极侧22的区域36中大致连续地变化。AlGaN层6的平均厚度以相应连续的方式变化，如同GaN层中的电子气8的表面密度和表面电阻以连续的方式变化。可以采用设置成栅格的相邻凹槽之间的间距或宽度的变化，以图5中示出的方式实现密度的这种连续变化。然而，可以想到替代实施例，如AlGaN层6表面中设置的相邻浅凹之间的间距的连续变化。还可以想到，在同一器件的不同区域可以采用台阶式方法和连续变化方法的组合。
图6和7说明根据本发明的实施例的包括肖特基势垒二极管的半导体器件200。器件200包括形成二极管的阳极的第一接触66和形成阴极的第二接触64。如从图7中可以看出，器件200的层结构类似于上述HEMT器件的层结构。因此，器件200包括衬底52(如上所述，衬底52可以包括其上可以外延生长或结合GaN的SiC、Al2O3、Si或任何其它衬底)、GaN层54和AlGaN势垒层56。
与上述HEMT器件一样，电子气8在GaN层和AlGaN层56之间的界面附近在GaN层54中形成。可以按照与针对HEMT器件所描述的基本相同的方式在阳极和阴极之间调节电子气8的载流子密度。
因此，如图6和7所示，多个凹部50可以设置在AlGaN层56的上表面上。可以根据上述HEMT相关示例在形状、深度、宽度、密度(间距)和位置方面配置凹部。在图6和7的示例中，邻近阳极66以栅格布置设置凹部，而AlGaN层56的表面的邻近阴极64的区域51没有凹部。如图7所示，凹部的这种布置在凹部下面的区域90中降低电子气8的电子密度，而在邻近阴极64的区域51正面保留较高的密度。因此，载流子密度从阳极66至阴极64增加。
因此，已经描述了一种半导体器件及其制造方法。该半导体器件包括半导体衬底，该半导体衬底具有位于GaN层上的AlGaN层。该半导体器件还包括第一接触和第二接触。所述AlGaN层的平均厚度在所述第一接触和所述第二接触之间变化，用于在所述第一接触和所述第二接触之间调节所述GaN层中的电子气的密度。
虽然已经描述了本发明的特定实施例，但将会认识到，可以在要求保护的发明的范围内进行许多修改/添加和/或替换。

Claims (12)

1.一种半导体器件，包括：
包括位于GaN层上的AlGaN层的半导体衬底；
第一接触，和
第二接触，
其中，所述AlGaN层的在所述第一接触和所述第二接触之间的上表面包括用于改变所述AlGaN层的平均厚度的多个排列成阵列的凹部，用于在所述第一接触和所述第二接触之间调节所述GaN层中的电子气的密度；
其中所述凹部的密度变化，用于改变所述AlGaN层的平均厚度。
2.根据权利要求1所述的半导体器件，其中所述凹部的深度在所述AlGaN层的局部厚度的30％和100％之间。
3.根据权利要求1所述的半导体器件，其中所述凹部包括凹槽。
4.根据权利要求1所述的半导体器件，其中所述AlGaN层在所述第一接触和所述第二接触之间的平均厚度T在10nm<T<40nm的范围内。
5.根据权利要求1所述的半导体器件，包括具有源极、栅极和漏极的高电子迁移率晶体管，其中所述第一接触包括所述源极，并且所述第二接触包括所述漏极。
6.根据权利要求5所述的半导体器件，其中所述AlGaN层在所述源极和所述栅极之间的平均厚度大于所述AlGaN层在所述栅极和所述漏极之间的平均厚度。
7.根据权利要求5或6所述的半导体器件，其中所述AlGaN层的平均厚度从所述栅极至所述漏极增加。
8.根据权利要求7所述的半导体器件，其中所述AlGaN层的平均厚度从所述栅极至所述漏极或者线性地增加，或者按照一系列的一个或更多个台阶增加。
9.根据权利要求1所述的半导体器件，其中所述第一接触包括肖特基势垒二极管的阳极，并且其中所述第二接触包括所述肖特基势垒二极管的阴极。
10.根据权利要求9所述的半导体器件，其中所述AlGaN层的平均厚度从所述阳极至所述阴极增加。
11.根据权利要求10所述的半导体器件，其中所述AlGaN层的平均厚度从所述阳极至所述阴极或者线性地增加，或者按照一系列的一个或更多个台阶增加。
12.一种制造半导体器件的方法，该方法包括：
在衬底上形成GaN层；
在GaN层上形成AlGaN层；
形成该半导体器件的第一接触和第二接触；以及
在所述AlGaN层的在所述第一接触和所述第二接触之间的上表面上形成用于改变所述AlGaN层的平均厚度的多个排列成阵列的凹部，用于在所述第一接触和所述第二接触之间调节所述GaN层中的电子气的密度；其中所述凹部的密度变化，用于改变所述AlGaN层的平均厚度。
CN201210548299.5A 2011-12-19 2012-12-17 半导体器件 Active CN103165668B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11194254.6 2011-12-19
EP11194254.6A EP2608268B8 (en) 2011-12-19 2011-12-19 Semiconductor device

Publications (2)

Publication Number Publication Date
CN103165668A CN103165668A (zh) 2013-06-19
CN103165668B true CN103165668B (zh) 2016-06-22

Family

ID=45444425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210548299.5A Active CN103165668B (zh) 2011-12-19 2012-12-17 半导体器件

Country Status (3)

Country Link
US (2) US20130153968A1 (zh)
EP (1) EP2608268B8 (zh)
CN (1) CN103165668B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200083360A1 (en) * 2018-09-10 2020-03-12 Intel Corporation Iii-n transistors with polarization modulation
CN111081763B (zh) * 2019-12-25 2021-09-14 大连理工大学 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145524A (zh) * 2007-10-26 2008-03-19 中国电子科技集团公司第五十五研究所 一种制造变异势垒氮化镓场效应管的方法
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
CN101689564A (zh) * 2007-07-09 2010-03-31 飞思卡尔半导体公司 异质结构场效应晶体管、包括异质结构场效应晶体管的集成电路以及用于制造异质结构场效应晶体管的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093991B2 (ja) * 2005-03-31 2012-12-12 住友電工デバイス・イノベーション株式会社 半導体装置
JP5555985B2 (ja) * 2008-06-23 2014-07-23 サンケン電気株式会社 半導体装置
KR101124017B1 (ko) * 2010-03-26 2012-03-23 삼성전기주식회사 반도체 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
CN101689564A (zh) * 2007-07-09 2010-03-31 飞思卡尔半导体公司 异质结构场效应晶体管、包括异质结构场效应晶体管的集成电路以及用于制造异质结构场效应晶体管的方法
CN101145524A (zh) * 2007-10-26 2008-03-19 中国电子科技集团公司第五十五研究所 一种制造变异势垒氮化镓场效应管的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《A novel power high electron mobility transistor with partial stepped recess in the drain access region for performance improvement》;SABA RAJABI ET AL;《SIGNAL PROCESSING ,COMMUNICATION,COMPUTING AND NETWORKING TECHNOLOGIES(ICSCCN),2011 INTERNATIONAL CONFERENCE ON, IEEE》;20110721;全文 *

Also Published As

Publication number Publication date
EP2608268B1 (en) 2017-04-19
CN103165668A (zh) 2013-06-19
US20150236095A1 (en) 2015-08-20
US20130153968A1 (en) 2013-06-20
EP2608268A1 (en) 2013-06-26
EP2608268B8 (en) 2017-06-21
US9425258B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
CN103178108B (zh) 具有掩埋式场板的化合物半导体器件
JP5693831B2 (ja) トランジスタ
US8969180B2 (en) Method and system for junction termination in GaN materials using conductivity modulation
CN105190896A (zh) Resurf iii-n高电子迁移率晶体管
CN102468327B (zh) 半导体装置及其制造方法
KR101982402B1 (ko) 반도체 장치와 그 제조 방법
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
US20080179631A1 (en) III-Nitride power semiconductor device
US20130307026A1 (en) High electron mobility transistors and methods of manufacturing the same
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
US20150123148A1 (en) Semiconductor device and method for producing semiconductor device
TW480603B (en) Self-aligned silicon carbide LMOSFET
CN104347696A (zh) 半导体装置以及其制造方法
CN115548120A (zh) GaN垂直沟槽MOSFET及其制造方法
CN103165668B (zh) 半导体器件
US6355944B1 (en) Silicon carbide LMOSFET with gate reach-through protection
CN104916694A (zh) 半导体装置
JP5000159B2 (ja) 電界効果トランジスタ
KR20130082306A (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP2021044514A (ja) 半導体装置
CN113707708A (zh) 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN108346687B (zh) 一种氮化镓基高电子迁移率晶体管
CN115136320A (zh) 垂直场效应晶体管、用于制造其的方法以及具有垂直场效应晶体管的构件
CN216354229U (zh) 一种具有特殊栅电极的hemt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160920

Address after: Holland Ian Deho Finn

Patentee after: Naizhiya Co., Ltd.

Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

Patentee before: Taiwan Semiconductor Manufacturing Co., Ltd.