CN103165452A - Ldmos晶体管制造方法及ldmos晶体管 - Google Patents

Ldmos晶体管制造方法及ldmos晶体管 Download PDF

Info

Publication number
CN103165452A
CN103165452A CN2011104078035A CN201110407803A CN103165452A CN 103165452 A CN103165452 A CN 103165452A CN 2011104078035 A CN2011104078035 A CN 2011104078035A CN 201110407803 A CN201110407803 A CN 201110407803A CN 103165452 A CN103165452 A CN 103165452A
Authority
CN
China
Prior art keywords
depletion region
ldmos transistor
ldmos
foreign ion
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104078035A
Other languages
English (en)
Other versions
CN103165452B (zh
Inventor
杨文清
张帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110407803.5A priority Critical patent/CN103165452B/zh
Publication of CN103165452A publication Critical patent/CN103165452A/zh
Application granted granted Critical
Publication of CN103165452B publication Critical patent/CN103165452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种LDMOS晶体管的制造方法，首先在LDMOS晶体管的耗尽区上方形成氧化层，在靠近源极一端的LDMOS的耗尽区上方的氧化层上方形成有多晶硅场板；然后对LDMOS晶体管的耗尽区进行杂质离子注入，其中，对无多晶硅场板覆盖的LDMOS晶体管的耗尽区，进行垂直杂质离子注入；对于有多晶硅场板覆盖的LDMOS晶体管的耗尽区，进行斜角离子注入。本申请还公开了一种LDMOS晶体管。本申请在提高LDMOS晶体管的导通状态下的击穿电压的同时，又能避免关断状态的击穿电压下降。

Description

LDMOS晶体管制造方法及LDMOS晶体管
技术领域
本申请涉及半导体技术，特别涉及一种LDMOS晶体管制造方法及LDMOS晶体管。
背景技术
为了提高器件的静态关断状态及导通状态下的击穿电压，同时降低导通电阻，在LDMOS(Lateral Diffused Medal-Oxide-Semiconductor，横向双扩散金属氧化物半导体)晶体管中普遍采用RESURF(Reduce SURface Field，降低表面电场)的结构，以降低表面电场进而提高击穿电压。如图1所示，在RESURF结构中，N耗尽区(N_drift)中的净空间电荷是一个关键的因素，理想情况下要使浓度达到能使N耗尽区纵向完全耗尽，并使侧向PN结耗尽区达到最大展宽，这样可以达到最高的击穿电压。在大电流注入下，N耗尽区的净空间电荷为正施主电离子浓度减去电流电子的负电荷浓度，这样器件的关断和导通状态下的总电荷分布会有很大的区别，因此N耗尽区的浓度的选择就变得非常重要。一方面，N耗尽区浓度低可提高静态关断状态下的击穿电压，但由于大注入效应，导通状态下的净空间电荷受大电流电子的作用而下降，使原来静态下优化后的空间电荷分布被打破，正净空间电荷下降，至使导通击穿电压会下降。反之，如提高N耗尽区浓度，虽可平衡大注入下电流电子的影响，提高导通状态下的击穿电压，但静态关断状态的击穿电压则明显下降(如图2所示)，因为过高的浓度会增加电场，特别是关键高电场的位置。因此如何安排N耗尽区的浓度分布以平衡关断和导通状态下的净电荷浓度就变得十分重要。所以虽然目前的RESURF结构有效降低了LDMOS晶体管表面电场，提高了LDMOS管的击穿电压，但通常的RESURF结构，耐压会随着漏电流的增加而降低，即使N耗尽区的浓度已针对关断状态下的击穿电压进行了优化，使静态关断下的击穿电压达到最大值，但在大注入情况下，由于注入的电子浓度不再可以忽略，并可能超过耗尽区的正空间电荷的浓度，打破原有的电荷平衡，改变电场分布，降低了导通状态下的击穿电压。而要提高导通下的击穿电压，必须提高N耗尽区浓度以提高正的空间电荷浓度来补偿电流电子负电荷，但由于传统的RESURF结构N耗尽区都采用均匀的掺杂浓度，如果简单地整体提高N耗尽区的掺杂浓度，当浓度提高时，又会增加局部电场，尤其是鸟嘴区A等曲率较大的部位电场强度会增强。这样在提高导通状态下的击穿电压时，关断状态的击穿电压会下降。所以均匀分布的N耗尽区必须在两个击穿电压间取得平衡，较难兼顾。
发明内容
本申请要解决的技术问题是，在提高LDMOS晶体管的导通状态下的击穿电压的同时，又能避免关断状态的击穿电压下降。
为解决上述技术问题，本申请提供了一种LDMOS晶体管的制造方法，首先，在LDMOS晶体管的耗尽区上方形成氧化层，在靠近源极一端的LDMOS的耗尽区上方的氧化层上方形成有多晶硅场板；然后，对LDMOS晶体管的耗尽区进行杂质离子注入，其中，对无多晶硅场板覆盖的LDMOS晶体管的耗尽区，进行垂直杂质离子注入，即进行0度角杂质离子注入；对于有多晶硅场板覆盖的LDMOS晶体管的耗尽区，进行斜角离子注入，斜角离子注入的杂质离子的注入能量在大于垂直杂质离子注入的能量，斜角离子注入的杂质离子的注入剂量小于垂直杂质离子注入的能量，并且随着斜角逐渐增大到90度，杂质离子的注入能量逐渐增大，杂质离子的注入剂量逐渐减小。
较佳的，垂直杂质离子注入的杂质离子的注入能量大于等于450Kev，注入剂量大于等于5E12/cm2；斜角离子注入的杂质离子的注入能量在200Kev到450Kev之间，注入剂量在1E11/cm2到5E12/cm2之间。
为解决上述技术问题，本申请还提供了一种LDMOS晶体管，其耗尽区中的杂质离子浓度随着到源极的距离的增大而较小。
本申请的LDMOS晶体管的制造方法，制造出的LDMOS晶体管耗尽区中的杂质离子浓度，随着到源极的距离的增大而较小，可以在提高耗尽区中的杂质离子总体浓度以平衡大电流注入的电子电荷提高导通状态下的击穿电压的同时，又可尽量减少敏感部位的电荷浓度以避免关断状态的击穿电压下降。
附图说明
为了更清楚地说明本申请的技术方案，下面对本申请所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是典型的LDMOS晶体管中普遍采用RESURF结构示意图；
图2是常规的LDMOS晶体管制造方法制造的LDMOS晶体管的击穿电压随耗尽区杂质离子浓度变化示意图；
图3是本申请的LDMOS晶体管的制造方法示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。应当理解，此处所描述的优选实施例仅用于说明和解释本申请，并不用于限定本申请。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。
实施例一
LDMOS晶体管的制造方法如图3所示，在BCD(Bipolar-CMOS-DMOS)工艺流程中，
首先，在LDMOS晶体管的耗尽区上方形成氧化层，在靠近源极一端的LDMOS的耗尽区上方的氧化层上方形成有多晶硅场板；
然后，对LDMOS晶体管的耗尽区进行杂质离子注入，其中，对无多晶硅场板覆盖的LDMOS晶体管的耗尽区，进行垂直杂质离子注入，即进行0度角杂质离子注入；对于有多晶硅场板覆盖的LDMOS晶体管的耗尽区，进行斜角离子注入，斜角离子注入的杂质离子的注入能量在大于垂直杂质离子注入的能量，斜角离子注入的杂质离子的注入剂量小于垂直杂质离子注入的能量，并且随着斜角逐渐增大到90度，杂质离子的注入能量逐渐增大，杂质离子的注入剂量逐渐减小。
较佳的，垂直杂质离子注入的杂质离子的注入能量大于等于450Kev，注入剂量大于等于5E12/cm2；斜角离子注入的杂质离子的注入能量在200Kev到450Kev之间，注入剂量在1E11/cm2到5E12/cm2之间。
较佳的，LDMOS晶体管的耗尽区为N型，N型耗尽区形成在P型硅外延中；
较佳的，LDMOS晶体管的耗尽区为P型，P型耗尽区形成在N型硅外延中。
实施例一的LDMOS晶体管的制造方法制造的LDMOS晶体管，其耗尽区中的杂质离子浓度，随着到源极的距离的增大而较小，LDMOS晶体管的耗尽区可以为N型，N型耗尽区形成在P型硅外延中，LDMOS晶体管的耗尽区也可以为P型，P型耗尽区形成在N型硅外延中。该LDMOS晶体管，可以降低强场区，如鸟嘴区等处的耗尽区中的杂质离子浓度，增加远离场区的耗尽区中的杂质离子浓度，以提高耗尽区中的总体杂质离子浓度，补偿大注入下的电流电子，从而在提高导通状态的击穿电压的同时，不会恶化关断状态的击穿电压。
本申请的LDMOS晶体管的制造方法，制造出的LDMOS晶体管耗尽区中的杂质离子浓度，随着到源极的距离的增大而较小，可以在提高耗尽区中的杂质离子总体浓度以平衡大电流注入的电子电荷提高导通状态下的击穿电压的同时，又可尽量减少敏感部位的电荷浓度以避免关断状态的击穿电压下降。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (7)

1.一种LDMOS晶体管的制造方法，其特征在于，
首先，在LDMOS晶体管的耗尽区上方形成氧化层，在靠近源极一端的LDMOS的耗尽区上方的氧化层上方形成有多晶硅场板；
然后，对LDMOS晶体管的耗尽区进行杂质离子注入，其中，对无多晶硅场板覆盖的LDMOS晶体管的耗尽区，进行垂直杂质离子注入，即进行0度角杂质离子注入；对于有多晶硅场板覆盖的LDMOS晶体管的耗尽区，进行斜角离子注入，斜角离子注入的杂质离子的注入能量在大于垂直杂质离子注入的能量，斜角离子注入的杂质离子的注入剂量小于垂直杂质离子注入的能量，并且随着斜角逐渐增大到90度，杂质离子的注入能量逐渐增大，杂质离子的注入剂量逐渐减小。
2.根据权利要求1所述的LDMOS晶体管的制造方法，其特征在于，
垂直杂质离子注入的杂质离子的注入能量大于等于450Kev，注入剂量大于等于5E12/cm2；斜角离子注入的杂质离子的注入能量在200Kev到450Kev之间，注入剂量在1E11/cm2到5E12/cm2之间。
3.根据权利要求1所述的LDMOS晶体管的制造方法，其特征在于，
LDMOS晶体管的耗尽区为N型，N型耗尽区形成在P型硅外延中。
4.根据权利要求1所述的LDMOS晶体管的制造方法，其特征在于，
LDMOS晶体管的耗尽区为P型，P型耗尽区形成在N型硅外延中。
5.一种LDMOS晶体管，其耗尽区中的杂质离子浓度随着到源极的距离的增大而较小。
6.根据权利要求5所述的LDMOS晶体管，其特征在于，
LDMOS晶体管的耗尽区为N型，N型耗尽区形成在P型硅外延中。
7.根据权利要求5所述的LDMOS晶体管的制造方法，其特征在于，
LDMOS晶体管的耗尽区为P型，P型耗尽区形成在N型硅外延中。
CN201110407803.5A 2011-12-09 2011-12-09 Ldmos晶体管制造方法 Active CN103165452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110407803.5A CN103165452B (zh) 2011-12-09 2011-12-09 Ldmos晶体管制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110407803.5A CN103165452B (zh) 2011-12-09 2011-12-09 Ldmos晶体管制造方法

Publications (2)

Publication Number Publication Date
CN103165452A true CN103165452A (zh) 2013-06-19
CN103165452B CN103165452B (zh) 2015-10-14

Family

ID=48588435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110407803.5A Active CN103165452B (zh) 2011-12-09 2011-12-09 Ldmos晶体管制造方法

Country Status (1)

Country Link
CN (1) CN103165452B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426258B1 (en) * 1997-12-24 2002-07-30 Seiko Instruments Inc. Method of manufacturing a semiconductor integrated circuit device
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
US6835627B1 (en) * 2000-01-10 2004-12-28 Analog Devices, Inc. Method for forming a DMOS device and a DMOS device
US20060145285A1 (en) * 2004-12-30 2006-07-06 Dongbu-Anam Semiconductor LDMOS transistor
US20070090451A1 (en) * 2005-10-25 2007-04-26 Samsung Electronics Co., Ltd. Lateral dmos transistors including retrograde regions therein and methods of fabricating the same
CN101123192A (zh) * 2006-08-09 2008-02-13 东部高科股份有限公司 双边扩散型金属氧化物半导体场效应晶体管的制造方法
CN101930926A (zh) * 2009-06-25 2010-12-29 上海华虹Nec电子有限公司 Ldmos制造方法
CN101937849A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 减小自对准ldmos中寄生管效应的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426258B1 (en) * 1997-12-24 2002-07-30 Seiko Instruments Inc. Method of manufacturing a semiconductor integrated circuit device
US6835627B1 (en) * 2000-01-10 2004-12-28 Analog Devices, Inc. Method for forming a DMOS device and a DMOS device
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
US20060145285A1 (en) * 2004-12-30 2006-07-06 Dongbu-Anam Semiconductor LDMOS transistor
US20070090451A1 (en) * 2005-10-25 2007-04-26 Samsung Electronics Co., Ltd. Lateral dmos transistors including retrograde regions therein and methods of fabricating the same
CN101123192A (zh) * 2006-08-09 2008-02-13 东部高科股份有限公司 双边扩散型金属氧化物半导体场效应晶体管的制造方法
CN101930926A (zh) * 2009-06-25 2010-12-29 上海华虹Nec电子有限公司 Ldmos制造方法
CN101937849A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 减小自对准ldmos中寄生管效应的方法

Also Published As

Publication number Publication date
CN103165452B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN101552291B (zh) N沟道超结纵向双扩散金属氧化物半导体管
CN107863379A (zh) 一种带有场板辅助掺杂区的n型ldmos结构
CN112397567A (zh) 一种具有p型横向变掺杂区的高压resurf ldmos器件
CN101924131A (zh) 横向扩散mos器件及其制备方法
CN109935633A (zh) Ldmos器件
CN108091684B (zh) 超结金属氧化物场效应晶体管
CN103872123A (zh) N沟道射频ldmos器件及制造方法
CN102832232B (zh) 一种高维持电压的可控硅横向双扩散金属氧化物半导体管
CN105047693B (zh) 一种横向高压功率器件的结终端结构
CN110047930A (zh) Vdmos器件
CN104752500A (zh) 射频ldmos器件及工艺方法
CN105140269B (zh) 一种横向高压功率器件的结终端结构
CN101777584B (zh) p沟道横向双扩散金属氧化物半导体器件
CN106206677B (zh) 横向高压功率器件的结终端结构
CN106252393B (zh) 横向高压功率器件的结终端结构
CN102130163B (zh) Esd高压dmos器件及其制造方法
CN107910358B (zh) Ldmos及其制造方法
CN103165452A (zh) Ldmos晶体管制造方法及ldmos晶体管
CN106098755B (zh) 横向高压功率器件的结终端结构
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN103426913A (zh) 一种部分soi超结高压功率半导体器件
CN103050510A (zh) Rfldmos工艺中的esd器件及其制造方法
CN112164718A (zh) 具有控制栅保护层的分离栅器件及其制造方法
CN106684120B (zh) 一种可提高耐压的局部非平衡超结结构
CN112420804A (zh) 一种具有p型双重补偿结构的高压resurf ldmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant