CN103135649B

CN103135649B - 恒压电路

Info

Publication number: CN103135649B
Application number: CN201210477602.7A
Authority: CN
Inventors: 矢野祐马; 田岛章光; 近藤英晃
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Socionext Inc
Priority date: 2011-11-24
Filing date: 2012-11-21
Publication date: 2015-03-18
Anticipated expiration: 2032-11-21
Also published as: JP5867012B2; US20130134954A1; CN103135649A; JP2013109699A; US9188998B2

Abstract

公开了一种恒压电路，该电路包括：对输出电压与参考电压之间的差电压进行放大的误差放大器电路；以及基于该误差放大器电路的输出对该输出电压进行控制的输出晶体管，由振荡电路和电荷泵电路生成与由监视晶体管检测的泄漏电流成比例的电压，并且将该电压提供给输出晶体管的背栅极。

Description

恒压电路

技术领域

所公开的实施例涉及一种恒压电路。

背景技术

作为将要提供的供电电压（输入电压）降压并生成恒定电压以将该电压输出给耦接至其输出端子的负载的恒压电路，存在线性稳压器电路，例如LDO（低压降）电路。图12是描绘传统的线性稳压器电路的配置示例的电路图。在图12中，101表示误差放大器电路，102表示使用P沟道晶体管的输出晶体管，并且103表示耦接至线性稳压器电路的输出端子的负载。此外，Vref表示从未示出的参考电压电路提供的恒定参考电压，并且Vout表示从线性稳压器电路的输出端子输出的输出电压。

在图12中所描绘的线性稳压器电路中，当输出电压Vout变得低于参考电压Vref时，误差放大器电路101的输出电压，即要提供给输出晶体管102的栅极的电压下降。结果，输出晶体管102的导通电阻减小而输出电压Vout升高。反之，当输出电压Vout变得高于参考电压Vref时，误差放大器电路101的输出电压升高。结果，输出晶体管102的导通电阻增大而输出电压Vout下降。以这种方式，从线性稳压器电路的输出端子输出的输出电压Vout保持为作为恒定电压的参考电压Vref。

这里，在图12中所描绘的线性稳压器电路中，如果在流经负载的电流相当小的情况下，在输出晶体管102的漏极与源极之间流动的泄漏电流例如在高温时增大，则输出电压Vout变得不可控而升高至供电电压电平。这是因为即使输出晶体管102根据误差放大器电路101的输出而在断开方向上操作，输出电压Vout由于输出晶体管102中生成的泄漏电流也会继续升高。

为了避免上述问题，已经提出了一种方法，其中向输出晶体管的背栅极（也称作衬底栅极）提供高电压，从而增大输出晶体管的阈值电压以及减小输出晶体管的泄漏电流（例如，参见专利文献1和3）。在专利文献1中，为了抑制输出晶体管的泄漏电流，公开了一种配置，在该配置中根据操作模式，通过开关对要提供给输出晶体管的背栅极的电压进行切换。在专利文献1中，在负载被带至低电流消耗状态而不是正常操作的待机模式时，为了抑制泄漏电流，该模式被控制为将比正常操作时的电压LVcc高的电压HVcc输入至输出晶体管的背栅极。此外，在专利文献3中，已经公开了一种配置，在该配置中，当变为特定温度或更高温度时，将要提供给输出晶体管的背栅极的电压从VDD1切换到VDD2（>VDD1），从而抑制高温条件下的输出晶体管的泄漏电流。此外，已经提出了一种技术，其中，根据输出晶体管的驱动电流值，通过开关对要提供给输出晶体管的背栅极的电压进行切换（例如，参见专利文献2）。

[专利文献1]日本公开专利公布第2007-206948号

[专利文献2]日本公开专利公布第2002-116829号

[专利文献3]日本公开专利公布第2004-94788号

在上述传统的恒压电路中，通过开关对要提供给输出晶体管的背栅极的电压进行切换，但存在以下问题：在切换操作中，由于切换噪声引起输出电压的快速波动。上述输出电压的波动引起由电源噪声导致的逻辑电路和模拟电路的故障、由于等于或高于耐受电压的脉冲电压的出现而引起元件击穿等等。

发明内容

实施例的目的是提供一种恒压电路，其能够适当地对要提供给输出晶体管的背栅极的电压进行控制，而不会引起输出电压的快速波动。

恒压电路的一个方面包括：对输出电压与参考电压之间的差电压进行放大的误差放大器电路；基于误差放大器电路的输出对输出电压进行控制的输出晶体管；检测输出晶体管的泄漏电流的检测电路；以及生成与由检测电路检测的泄漏电流成比例的电压的第一电压生成电路。第一电压生成电路根据泄漏电流的增大来升高要生成的电压，并且第一电压生成电路的输出耦接至输出晶体管的背栅极。

附图说明

图1A是描绘第一实施例中的恒压电路的配置示例的图；

图1B是描绘要提供给第一实施例中的输出晶体管的背栅电压的一个示例的视图；

图2A是描绘本实施例中的振荡电路的配置示例的电路图；

图2B是描绘图2A中所描绘的振荡电路输出的振荡信号的示例的视图；

图3A是描绘本实施例中的电荷泵电路的配置示例的电路图；

图3B是描绘图3A中所描绘的电荷泵电路中的输入时钟和输出电流的示例的视图；

图4是描绘第一实施例中的恒压电路的另一配置示例的图；

图5A是描绘第二实施例中的恒压电路的配置示例的图;

图5B是描绘要提供给第二实施例中的输出晶体管的背栅电压的示例的视图；

图6A是描绘第三实施例中的恒压电路的配置示例的图；

图6B是描绘要提供给第三实施例中的输出晶体管的背栅电压的示例的视图；

图7A是描绘第四实施例中的恒压电路的配置示例的图；

图7B是描绘要提供给第四实施例中的输出晶体管的背栅电压的示例的视图；

图8A是描绘第五实施例中的恒压电路的配置示例的图；

图8B是描绘要提供给第五实施例中的输出晶体管的背栅电压的示例的视图；

图9A是描绘本实施例中的恒压电路的配置示例的图；

图9B至图9E是各自描绘在对图9A中所描绘的恒压电路中的背栅电压进行控制时的波形示例的视图；

图10是描绘P沟道晶体管的Vgs-Ids特性的示例的视图；

图11是描绘P沟道晶体管的Vgs-Ids特性的示例的视图；以及

图12是描绘传统的恒压电路的配置示例的图。

具体实施方式

在下文中，将基于附图对实施例进行说明。

下面将说明的每个实施例中的恒压电路是下述恒压电路：其将要输入的供电电压VDD降压，并且生成恒定电压，以将该电压作为输出电压Vout从其输出端子输出至负载。

（第一实施例）

将对第一实施例进行说明。

图1A是描绘第一实施例中的恒压电路的配置示例的图。在图1A中，11表示误差放大器电路，12表示输出晶体管，13表示负载，14表示监视晶体管，15A表示振荡电路，16A表示电荷泵电路，并且R11和R12各自表示电阻。

误差放大器电路11使从恒压电路的输出端子输出的输出电压Vout输入至误差放大器电路11的正输入端，以及使预先设置的参考电压Vref输入至误差放大器电路11的负输入端。例如，参考电压Vref为要从未示出的参考电压电路提供的恒定电压。误差放大器电路11将输出电压Vout与参考电压Vref之间的差电压进行放大，以输出经放大的电压。

例如，使用P沟道晶体管作为输出晶体管12。输出晶体管12使供电电压VDD提供至其源极，以及使误差放大器电路11的输出电压提供至其栅极。此外，输出晶体管12使其漏极耦接至恒压电路的输出端子，并且输出电压Vout从恒压电路的输出端子被提供给负载13。也就是说，输出晶体管12的导通电阻根据要提供给栅极的误差放大器电路11的输出电压而改变，并且输出晶体管12对输出电压Vout进行控制。此外，输出晶体管12的背栅极（也称为衬底栅极）耦接至电荷泵电路16A的输出，以及通过串联耦接的电阻R11和R12被耦接至供电电压VDD。

这里，用作输出晶体管12的P沟道晶体管具有如图10和图11所描绘的Vgs-Ids特性。在图10和图11中，水平轴表示栅极与源极之间的电压Vgs，垂直轴表示在漏极与源极之间流动的电流Ids。注意，在图11中，以对数标度来描绘电流Ids。在图10和图11中，BGA、BGB、BGC、BGD和BGE在要提供给背栅极的电压方面不同，并且要提供给背栅极的电压按照BGA、BGB、BGC、BGD和BGE的顺序变得越来越高。也就是说，在BGA、BGB、BGC、BGD和BGE之中，BGA表示要提供给背栅极的电压最低，而BGE表示要提供给背栅极的电压最高。

从图10中所描绘的图得到：在负载13被驱动的状态下（例如，Vgs≧输出晶体管12的阈值电压Vth），要提供给晶体管的背栅极的电压下降，从而电流Ids增大。换句话说，在需要相同的驱动能力的情况下，要提供给背栅极的电压下降，从而可以使晶体管的尺寸小。此外，从图11中所描绘的图得到：当流经负载13的电流相当小（Vgs几乎为零）时，要提供给晶体管的背栅极的电压升高，从而电流Ids变小，即泄漏电流减小。

返回到图1A，监视晶体管14是用于检测泄漏电流的晶体管。监视晶体管14和输出晶体管12是相同类型的晶体管，并且监视晶体管14的特性与输出晶体管12的特性彼此相关联。例如，配置监视晶体管14的单位晶体管的栅极宽度W/栅极长度L与配置输出晶体管12的单位晶体管的栅极宽度W/栅极长度L相等。此外，例如，与流经输出晶体管12的泄漏电流具有相关性的泄漏电流流动通过监视晶体管14。在本实施例中，例如，使用与输出晶体管12相同类型的P沟道晶体管作为监视晶体管14。监视晶体管14使供电电压VDD提供至其源极和其栅极，以及使其漏极耦接至振荡电路15A。此外，供电电压VDD被提供给监视晶体管14的背栅极。

振荡电路15A和电荷泵电路16A配置成电压生成电路。由振荡电路15A和电荷泵电路16A配置成的电压生成电路生成与由监视晶体管14检测的泄漏电流I12相对应的电压，以将该电压作为背栅电压BGV提供给输出晶体管12的背栅极。

振荡电路15A使流经监视晶体管14的泄漏电流I12提供至此。当要提供的电流I12超过阈值时，振荡电路15A操作以输出具有与电流I12成比例的振荡频率的振荡信号。图2A中描绘了可应用为振荡电路15A的环形振荡器的配置示例。图2A中所描绘的环形振荡器具有P沟道晶体管21、23和25以及N沟道晶体管22、24和26，并且输出具有与对应于输入电流的电流I21相对应的振荡频率的振荡信号。

作为一个示例，图2A描绘了具有第一逆变器、第二逆变器和第三逆变器的环形振荡器，第一逆变器具有晶体管21和22，第二逆变器具有晶体管23和24，第三逆变器具有晶体管25和26。当将每个逆变器的延迟时间设置为Td时，图2A中所描绘的环形振荡器输出如图2B中所描绘的以延迟时间Td×6为周期进行振荡的振荡信号。在图2B中，设置为：SA表示第一逆变器的输入，SB表示第二逆变器的输入，并且SC表示第三逆变器的输入。这里，每个逆变器的延迟时间Td与晶体管的互导gm成反比且与栅极电容成比例。此外，晶体管的互导gm与流动的电流值的平方根成比例。因此，图2A中所描绘的环形振荡器输出具有与电流值I21相对应的振荡频率的振荡信号。

电荷泵电路16A接收从振荡电路15A输出的振荡信号作为输入时钟，并且输出与输入时钟相对应的电压作为输出CPO。图3A是描绘电荷泵电路16A的配置示例的电路图。图3A中所描绘的电荷泵电路16A具有P沟道晶体管31、N沟道晶体管32、电容器33、以及二极管34和35。具有晶体管31和32的逆变器利用供电电压VDD而操作，以使输入时钟CLKI输入至此并且使其输出耦接至电容器33的一个电极。电容器33的另一个电极耦接至二极管34的阴极与二极管35的阳极之间的耦接节点。此外，二极管34的阳极耦接至供电电压VDD以及二极管35的阴极耦接至输出端，从该输出端，输出CPO被输出。

当如图3B中所描绘的时钟作为输入时钟CLKI被输入至图3A中所描绘的电荷泵电路时，由CPI所描绘的输出电流流动。注意，在图3B中，CPIA表示输出电流CPI的平均。这里，通过使电荷泵电路的输出端子的负载与输出电流（平均）CPIA一起相乘获得作为电荷泵电路16A的输出CPO的输出电压。顺便提及，图3A中所描绘的电荷泵电路的输出电压的上限受到（供电电压VDD×2-二极管的正向压降电压×2）的限制。此外，输出电流（平均）CPIA与作为输入时钟CLKI的要输入的时钟（振荡信号）的频率成比例。

也就是说，只要电荷泵电路的输出端子的负载被设置为恒定，电荷泵电路16A的输出CPO与来自振荡电路15A的要输入的振荡信号的振荡频率成比例。如前所述，来自振荡电路15A的振荡信号的振荡频率与由监视晶体管14检测的泄漏电流I12成比例。因此，电荷泵电路16A的输出CPO是与由监视晶体管14检测的泄漏电流I12成比例的电压，并且该电压作为背栅电压BGV被提供给输出晶体管12的背栅极。

顺便提及，图2A和图3A中所描绘的电路配置各自是一个示例，包括下面要说明的其他实施例的每个实施例中的振荡电路和电荷泵电路的配置不限于图2A和图3A中所描绘的电路配置。

接下来，将对第一实施例中的恒压电路的操作进行说明。

图1A中所描绘的第一实施例中的恒压电路的基本操作与传统的恒压电路的基本操作相似。也就是说，当输出电压Vout变得低于参考电压Vref时，误差放大器电路11的输出电压，即要提供给输出晶体管12的栅极的电压下降。结果，输出晶体管12的导通电阻减小而输出电压Vout升高。反之，当输出电压Vout变得高于参考电压Vref时，误差放大器电路11的输出电压升高。结果，输出晶体管12的导通电阻增大而输出电压Vout下降。以这种方式，要从恒压电路的输出端子输出的输出电压Vout保持成作为恒定电压的参考电压Vref。

接下来，将说明要提供给输出晶体管12的背栅极的电压的控制。

当作为由监视晶体管14检测的泄漏电流I12的监视器电流小时（例如，该电流为零或几乎为零），振荡电路15A不操作而是停止。因此，如图1B中所描绘的，要提供给输出晶体管12的背栅极的电压变为供电电压VDD。

在温度改变（升高）等从而由监视晶体管14检测的泄漏电流I12变得大于阈值Ith的情况下，振荡电路15A操作以输出具有与泄漏电流I12相对应的振荡频率的振荡信号。由此，电荷泵电路16A输出与从振荡电路15A输出的振荡信号的振荡频率成比例的输出CPO，并且该输出CPO作为背栅电压BGV被提供给输出晶体管12的背栅极。也就是说，如图1B中所描绘的，当由监视晶体管14检测的泄漏电流I12大于阈值Ith时，作为等于或高于供电电压VDD且与泄漏电流I12成比例的电压的电压被提供给输出晶体管12的背栅极。以这种方式，要提供给输出晶体管12的背栅极的电压被控制成与由监视晶体管14检测的泄漏电流I12成比例地增加，从而使得可以使输出晶体管12的泄漏电流减小。顺便提及，在图1B中，V11是根据电荷泵电路16A的配置而确定的电压的上限值。

如上所述，根据第一实施例，生成与由监视晶体管14检测到的泄漏电流I12成比例的电压，以提供给输出晶体管12的背栅极。这使得可以线性地改变并控制要提供给输出晶体管12的背栅极的电压以及使输出晶体管12的泄漏电流减小，同时抑制输出电压的波动。例如，即使在使输出晶体管12的泄漏电流增大的操作条件下，例如在高温时，可以使泄漏电流减小并抑制输出电压Vout的升高。此外，泄漏电流的减小使得可以减小要消耗的电流。

此外，线性地改变要提供给输出晶体管12的背栅极的电压，使得即使输出电压Vout暂时地快速波动，也可以防止要提供给输出晶体管12的背栅极的电压快速波动。

顺便提及，在图1A中所描绘的示例中，供电电压VDD被设计成要提供给监视晶体管14的背栅极，但如图4中所描绘的，其也可以被设计成电荷泵电路16A的输出CPO作为背栅电压被提供给监视晶体管14的背栅极。图4是描绘第一实施例中的恒压电路的另一配置示例的图。在图4中，与图1A中所描绘的组件具有相同功能的组件由相同的附图标号和符号表示，从而省略重复的说明。在如图4中所描绘的那样进行配置的情况下，对背栅电压BGV施加负反馈，从而可以限制背栅电压BGV（即电荷泵电路16A的输出CPO）可以波动的电压范围。

（第二实施例）

接下来，将对第二实施例进行说明。

图5A是描绘第二实施例中的恒压电路的配置示例的图。在图5A中，与图1A中所描绘的组件具有相同功能的组件由相同的附图标号和符号表示。在图5A中，51表示监视晶体管，52和53各自表示晶体管，54表示恒流源，15B表示振荡电路，并且16B表示电荷泵电路。

监视晶体管51是用于检测输出晶体管12的驱动电流I51的晶体管。监视晶体管51和输出晶体管12是相同类型的晶体管，并且监视晶体管51的特性与输出晶体管12的特性彼此相关联。例如，配置监视晶体管51的单位晶体管的栅极宽度W/栅极长度L与配置输出晶体管12的单位晶体管的栅极宽度W/栅极长度L相等。此外，例如，与输出晶体管12的驱动电流I51具有相关性的驱动电流I52流动通过监视晶体管51。

在本实施例中，例如，使用与输出晶体管12相同类型的P沟道晶体管作为监视晶体管51，并且与输出晶体管12相似，通过误差放大器电路11的输出电压对监视晶体管51进行控制。监视晶体管51使供电电压VDD提供至其源极以及使误差放大器电路11的输出电压提供至其栅极，以及使其漏极耦接至恒流源54。此外，监视晶体管51的背栅极耦接至电荷泵电路16B的输出，并且通过串联耦接的电阻R11和R12耦接至供电电压VDD。

例如，晶体管52和53各自为P沟道晶体管。供电电压VDD被提供至晶体管52和53的源极。将晶体管52的栅极与晶体管53的栅极耦接，并且它们之间的耦接节点耦接至晶体管52的漏极。也就是说，以电流镜像的方式将晶体管52与晶体管53耦接。此外，晶体管52的漏极耦接至监视晶体管51的漏极与恒流源54之间的耦接节点，并且晶体管53的漏极耦接至振荡电路15B。此外，供电电压VDD被提供给晶体管52和53的背栅极。

振荡电路15B和电荷泵电路16B配置成电压生成电路。与第一实施例中的振荡电路15A相似，振荡电路15B输出具有与要输入的电流相对应的振荡频率的振荡信号。此外，与第一实施例中的电荷泵电路16A相似，电荷泵电路16B接收从振荡电路15B输出的振荡信号作为输入时钟，以输出与输入时钟相对应的电压作为输出CPO。例如，如图2A中所描绘的那样配置振荡电路15B，例如，如图3A中所描绘的那样配置电荷泵电路16B。

接下来，对第二实施例中的恒压电路的操作进行说明。顺便提及，第二实施例中的恒压电路的基本操作与传统的恒压电路的基本操作相似，使得省略说明，在下文中，将说明要提供给输出晶体管12的背栅极的电压的控制。在第二实施例中的恒压电路中，将流经监视晶体管51的电流I52与作为恒流源54的电流值的Iref1进行比较，并且基于比较结果，对要提供给输出晶体管12的背栅极的电压进行控制。电流值Iref1是与通过流经输出晶体管12的电流是否将输出电压Vout升高的边界电平相对应的电流值。在流经负载13的电流小且通过流经输出晶体管12的电流I51将输出电压Vout升高的情况下，确立电流I52<电流值Iref1，与之相反，确立电流值Iref1<电流I52。

当负载13为轻负载且确立电流I52<电流值Iref1时，与（Iref1-I52）成比例的电流I53流经晶体管53，并且振荡电路15B操作以输出具有与电流I53相对应的振荡频率的振荡信号。从而，电荷泵电路16B输出与从振荡电路15B输出的振荡信号的振荡频率成比例的输出电压CPO，并且该输出电压CPO作为背栅电压BGV被提供给输出晶体管12的背栅极和监视晶体管51的背栅极。也就是说，如图5B中所描绘的，在I52<Iref1的情况下，作为等于或高于供电电压VDD且与电流I52（即输出晶体管12的驱动电流I51）成比例的电压的电压被提供给输出晶体管12的背栅极。以这种方式，与驱动电流I51成比例地控制要提供给输出晶体管12的背栅极的电压，以便该电压随着驱动电流I51变小而变大，从而在流经负载13的电流小的状态下可以使输出晶体管12的泄漏电流减小。顺便提及，在图5B中，V51是根据电荷泵电路16B的配置而确定的电压的上限值。

另一方面，当负载13足够大且确立电流值Iref1<电流I52时，电流I53不流经晶体管53（该电流为零），振荡电路15B不操作而是停止。因此，如图5B中所描绘的，要提供给晶体管12的背栅极的电压变为供电电压VDD。

根据第二实施例，在流经负载13的电流小于阈值的情况下，生成与输出晶体管12的驱动电流I51成比例的电压，以输出至输出晶体管12的背栅极。这使得可以线性地改变并控制要提供给输出晶体管12的背栅极的电压以及可以使输出晶体管12的泄漏电流减小，同时抑制输出电压的波动。此外，即使在使晶体管的泄漏电流增大的操作条件下，例如在高温时，可以使泄漏电流减小以及可以进一步减小要消耗的电流。

（第三实施例）

接下来，对第三实施例进行说明。

图6A是描绘第三实施例中的恒压电路的配置示例的图。在图6A中，与图1A中所描绘的组件具有相同功能的组件由相同的附图标号和符号表示。在图6A中，61表示监视晶体管，64表示恒流源，65表示二极管，CM表示电流镜像电路。

监视晶体管61是用于检测输出晶体管12的驱动电流I61的晶体管。监视晶体管61和输出晶体管12是相同类型的晶体管，并且监视晶体管61的特性与输出晶体管12的特性彼此相关联。例如，配置监视晶体管61的单位晶体管的栅极宽度W/栅极长度L与配置输出晶体管12的单位晶体管的栅极宽度W/栅极长度L相等。此外，例如，与输出晶体管12的驱动电流I61具有相关性的驱动电流I62流动通过监视晶体管61。

例如，使用与输出晶体管12相同类型的P沟道晶体管作为监视晶体管61，并且与输出晶体管12相似，通过误差放大器电路11的输出电压对监视晶体管61进行控制。监视晶体管61使供电电压VDD提供至其源极并使误差放大器电路11的输出电压提供至其栅极，并且使其漏极耦接至恒流源64。此外，监视晶体管61的背栅极耦接至背栅电压BGV的供应线，并且通过串联耦接的电阻R11和R12耦接至供电电压VDD。

电流镜像电路CM具有N沟道晶体管62和63。N沟道晶体管62和63的源极耦接至参考电位。将N沟道晶体管62的栅极与N沟道晶体管63的栅极耦接，并且它们之间的耦接节点被耦接至N沟道晶体管62的漏极。也就是说，以电流镜像的方式将N沟道晶体管62与N沟道晶体管63耦接。此外，N沟道晶体管62的漏极耦接至监视晶体管61的漏极与恒流源64之间的耦接节点，并且N沟道晶体管63的漏极耦接至背栅电压BGV的供应线。

二极管65将背栅电压BGV的供应线的电位限幅（clip）到特定电位，以不会使背栅电压BGV的供应线的电位下降太多，从而防止电流在输出晶体管12的漏极和背栅极之间反向流动。二极管65使其阳极耦接至供电电压VDD，以及使其阴极耦接至电阻R11和R12之间的耦接节点。

接下来，将对第三实施例中的恒压电路的操作进行说明。顺便提及，第三实施例中的恒压电路的基本操作与传统的恒压电路的基本操作相似，使得省略说明，在下文中，将说明要提供给输出晶体管12的背栅极的电压的控制。在第三实施例中的恒压电路中，将流经监视晶体管61的电流I62与作为恒流源64的电流值的Iref2进行比较，并且基于比较结果，对要提供给输出晶体管12的背栅极的电压进行控制。电流值Iref2是下述范围内的电流值：其中，与电流镜像电路CM稳定地操作的下限相对应的电流值被设置为最小值，并且与紧接在输出晶体管12的驱动能力饱和之前的电流相对应的电流值被设置为最大值。顺便提及，电流镜像电路CM稳定地操作表示：当流经监视晶体管61的电流值I62为零时，晶体管62和63的栅电压不会变得易变。

当输出晶体管12的驱动电流I61小并且流经监视晶体管61的电流I62小于电流值Iref2时，电流I63不流经电流镜像电路CM中的晶体管63（该电流为零）。因此，背栅电压BGV的供应线的电位不会改变，并且如图6B中所描绘的，要提供给输出晶体管12的背栅极的电压变为供电电压VDD。

此外，当输出晶体管12的驱动电流I62大并且流经监视晶体管61的电流I62大于电流值Iref2时，与（I62-Iref2）成比例的电流I63流经电流镜像电路CM中的晶体管63。从而，背栅电压BGV的供应线的电位下降，如图6B中所描绘的，要提供给输出晶体管12的背栅极的电压随着电流I62的增大而下降到等于或低于供电电压VDD的电压。也就是说，在Iref2<I62的情况下，作为等于或低于供电电压VDD且与电流I62（即输出晶体管12的驱动电流I61）成比例下降的电压的电压被提供给输出晶体管12的背栅极。顺便提及，在图6B中，V61是在电路中通过限幅方法确定的电压的下限值。

根据第三实施例，在流经监视晶体管61的电流I62大于阈值的情况下，与电流I62（即输出晶体管12的驱动电流I61）成比例地控制要提供给输出晶体管12的背栅极的电压，以便该电压随着驱动电流I61变大而变小。这使得可以使输出晶体管12的导通电阻减小从而增加驱动能力（电流供给能力），同时抑制输出电压的波动。因此，即使使输出晶体管12的尺寸小，通过对要提供给背栅极的电压进行控制，可以获得期望的驱动能力（电流供给能力），并且可以使输出晶体管12的尺寸小，从而减小电路面积。此外，可以使输出晶体管12的尺寸小，从而使得可以减小泄漏电流。

（第四实施例）

接下来，将对第四实施例进行说明。第四实施例中的恒压电路设置有上述第一实施例和第三实施例中的恒压电路的功能。图7A是描绘第四实施例中的恒压电路的配置示例的图。在图7A中，与图1A和图6A中所描绘的组件具有相同功能的组件由相同的附图标号和符号表示，从而省略重复的说明。

在第四实施例中的恒压电路中，基于将由监视晶体管14检测的泄漏电流I73和流经监视晶体管61的电流I72与电流值Iref2进行比较的结果，对输出晶体管12的背栅电压进行控制。电流值Iref2是下述范围内的电流值：其中输出晶体管12的截止泄漏电流和与电流镜像电路CM稳定地操作的下限相对应的电流中的大的电流值被设置为最小值，并且与紧接在输出晶体管12的驱动能力饱和之前的电流相对应的电流值被设置为最大值。

当输出晶体管12中没有生成泄漏电流或者泄漏电流相当小（电流I73<Ith）时，与上述第三实施例相似，如图7B中BG71所表示的，对要提供给输出晶体管12的背栅极的电压进行控制。也就是说，根据流经监视晶体管61的电流I72对要提供给输出晶体管12的背栅极的电压进行控制，并且在I72<Iref2的情况下，要提供给输出晶体管12的背栅极的电压变为供电电压VDD。此外，在Iref2<I72的情况下，电流I74流经电流镜像电路CM，从而从供电电压VDD开始与电流I72（即输出晶体管12的驱动电流I71）成比例地下降的电压被提供给输出晶体管12的背栅极。顺便提及，在图7B中，V71是在电路中通过限幅方法确定的电压的下限值。

另一方面，当在输出晶体管12中生成泄漏电流（电流I73>Ith）时，与上述第一实施例相似，与所生成的泄漏电流相对应的电压被提供给输出晶体管12的背栅极。也就是说，在振荡电路15A和电荷泵电路16A中生成与由监视晶体管14检测的泄漏电流I73成比例的电压，以提供给输出晶体管12的背栅极。这里，在I72<Iref2的情况下，根据晶体管的泄漏电流提供给输出晶体管12的背栅极的电压被设置为V72（>供电电压VDD）。顺便提及，根据电荷泵电路16A的配置来确定电压V72的上限。此外，与上述第三实施例相似，根据流经监视晶体管61的电流I72来控制要提供给输出晶体管12的背栅极的电压，并且如图7B中BG72所指示的那样对其进行控制。也就是说，在I72<Iref2的情况下，要提供给输出晶体管12的背栅极的电压变为电压V72。此外，在Iref2<I72的情况下，电流I74流经电流镜像电路CM，从而从电压V72开始与电流I72（即驱动电流I71）成比例地下降的电压被提供给输出晶体管12的背栅极。

根据第四实施例，获得了与第一实施例和第三实施例相似的效果。也就是说，根据由监视晶体管14检测的泄漏电流I73，可以对线性地改变并控制要提供给输出晶体管12的背栅极的电压，以及可以使输出晶体管12的泄漏电流减小，同时抑制输出电压的波动。例如，即使在使输出晶体管12的泄漏电流增加的操作条件下，可以使泄漏电流减小并且抑制输出电压Vout升高。此外，根据流经监视晶体管61的电流I72，与电流I72成比例地控制要提供给输出晶体管12的背栅极的电压，从而可以增加输出晶体管12的驱动能力，同时抑制输出电压的波动。这使得可以使输出晶体管12的尺寸小，减小泄漏电流，以及减小电路面积。此外，泄漏电流的减小使得可以减小要消耗的电流。

（第五实施例）

接下来，对第五实施例进行说明。第五实施例中的恒压电路设置有上述第二实施例和第三实施例中的恒压电路的功能。图8A是描绘第五实施例中的恒压电路的配置示例的图。在图8A中，与图1A、图5A和图6A中所描绘的组件具有相同功能的组件由相同的附图标号和符号表示，从而省略重复的说明。

在第五实施例中的恒压电路中，基于将流经监视晶体管51的电流I82与电流值Iref1进行比较的结果以及将流经监视晶体管61的电流I84与电流值Iref2进行比较的结果，对输出晶体管12的背栅电压进行控制。电流值Iref1和Iref2为满足关系Iref1<Iref2的任意电流值。然而，能够被设置为电流值Iref1的最小值是与电流镜像电路CM稳定地操作的下限相对应的电流值，以及能够被设置为电路值Iref2的最大值是与紧接在输出晶体管12的驱动能力饱和之前的电流相对应的电流值。

当流经监视晶体管51的电流I82小于电流值Iref1时，对应于上述第二实施例的电路操作，而对应于第三实施例的电路不操作而是停止。也就是说，通过包括晶体管51至53、恒流源54、振荡电路15B和电荷泵电路16B的电路，即对应于第二实施例的电路，对要提供给输出晶体管12的背栅极的电压进行控制。也就是说，在I82<Iref1的情况下，如图8B中所描绘的，与电流I82（即输出晶体管12的驱动电流I81）成比例地控制要提供给输出晶体管12的背栅极的电压，使得该电压随着驱动电流I81变小而变大。顺便提及，在图8B中，V81是根据电荷泵电路16B的配置而确定的电压的上限值。

当流经监视晶体管51的电流I82大于电流值Iref1以及流经监视晶体管61的电流I84小于电流值Iref2时，分别对应于第二实施例和第三实施例的电路不操作而是停止。此时，如图8B中所描绘的，要提供给输出晶体管12的背栅极的电压变为供电电压VDD。

当流经监视晶体管61的电流I84大于电流值Iref2时，对应于上述第二实施例的电路不操作而是停止，而对应于第三实施例的电路操作。也就是说，通过包括监视晶体管61、恒流源64和电流镜像CM的电路，即对应于第三实施例的电路，对要提供给输出晶体管12的背栅极的电压进行控制。也就是说，在Iref2<I84的情况下，电流I85流经电流镜像电路CM，从而如图8B中所描绘的，对要提供给输出晶体管12的背栅极的电压进行控制。与电流I84（即输出晶体管12的驱动电流I81）成比例地控制要提供给输出晶体管12的背栅极的电压，使得该电压随着驱动电流I81变大而变小。顺便提及，在图8B中，V82是在电路中通过限幅方法确定的电压的下限值。

根据第五实施例，获得了与第二实施例和第三实施例相似的效果。也就是说，根据流经监视晶体管51的电流I82，可以线性地改变并控制要提供给输出晶体管12的背栅极的电压，以及可以使输出晶体管12的泄漏电流减小，同时抑制输出电压的波动。此外，根据流经监视晶体管61的电流I84，与电流I84成比例地控制要提供至输出晶体管12的背栅极的电压，从而可以增加输出晶体管12的驱动能力，同时抑制输出电压的波动。这使得可以使输出晶体管12的尺寸小，减小泄漏电流，以及减小电路面积。此外，泄漏电流的减小使得可以减小要消耗的电流。

图9B至图9E是各自描绘本实施例中的在控制背栅电压时的波形示例的视图。在图9A中所描绘的恒压电路中，图9B至图9E中描绘了当对要提供给输出晶体管的背栅极的电压进行控制时的模拟波形示例。在图9A中，91表示误差放大器电路，92表示输出晶体管，93表示负载，此外，VDD表示供电电压，Vref表示参考电压，Vout表示输出电压，BG表示背栅电压。

图9B中描绘了要提供给输出晶体管的背栅极的背栅电压，图9C中描绘了要从输出端子输出的输出电压Vout。此外，在图9D中描绘了在输出晶体管的漏极和源极之间流动的电流，图9E中描绘了流经输出晶体管的背栅极的背栅电流。顺便提及，在图9B至图9E中，本示例中的模拟波形示例由实线表示，并且为了比较参考，通过传统的开关对背栅电压进行控制时的模拟波形示例由虚线一起来描绘。

当如传统技术那样通过开关对输出晶体管的背栅电压进行切换时，输出电压Vout迅速被切换。此时，在输出晶体管的漏极和源极之间流动的电流的波动也是迅速的，并且背栅电流也大幅地波动。

与此相反，在本实施例中，输出晶体管的背栅电压线性地改变，使得输出电压Vout缓和地切换。此外，在输出晶体管的漏极和源极之间流动的电流的波动也是缓和的，并且背栅电流也不会大幅地波动而基本上是恒定的。因此，根据本实施例，可以抑制引起逻辑电路和模拟电路故障的电源噪声的发生，抑制通过等于或高于耐受电压的脉冲电压的发生而引起的元件击穿等等。

所公开的恒压电路可以线性地改变并控制要提供给输出晶体管的背栅极的电压，并且可以抑制输出电压的波动。

Claims

1.一种恒压电路，包括：

误差放大器电路，所述误差放大器电路对输出电压与参考电压之间的差电压进行放大；

输出晶体管，所述输出晶体管基于所述误差放大器电路的输出对所述输出电压进行控制；

检测电路，所述检测电路对所述输出晶体管的泄漏电流进行检测；以及

第一电压生成电路，所述第一电压生成电路生成与由所述检测电路检测的所述泄漏电流成比例的电压，其中，

所述第一电压生成电路根据所述泄漏电流的增大来升高要生成的电压，以及

所述第一电压生成电路的输出耦接至所述输出晶体管的背栅极。

2.根据权利要求1所述的恒压电路，其中，

所述检测电路包括第一晶体管，所述第一晶体管包括耦接至电源的栅极、耦接至所述电源的源极、以及耦接至所述第一电压生成电路的输入的漏极。

3.根据权利要求1所述的恒压电路，其中，

所述第一电压生成电路包括：

振荡电路，所述振荡电路输出包括与要输入的电流相对应的振荡频率的振荡信号；以及

电荷泵电路，所述电荷泵电路接收从所述振荡电路输出的所述振荡信号，并且输出与所述振荡信号的所述振荡频率相对应的电压。

4.根据权利要求1所述的恒压电路，其中，

当由所述检测电路检测的所述泄漏电流大于第一阈值时，所述第一电压生成电路操作，而当所述泄漏电流小于所述第一阈值时，所述第一电压生成电路停止。

5.根据权利要求1所述的恒压电路，还包括：

第二晶体管，所述第二晶体管包括耦接至所述误差放大器电路的所述输出的栅极；以及

第二电压生成电路，所述第二电压生成电路生成与所述第二晶体管的电流成比例的电压，其中，

所述第二电压生成电路根据所述第二晶体管的电流的增大使要生成的电压下降，以及

所述第二电压生成电路的输出耦接至所述输出晶体管的所述背栅极和所述第二晶体管的背栅极。

6.根据权利要求5所述的恒压电路，其中，

所述第二电压生成电路包括：

第一恒流源，所述第一恒流源耦接至所述第二晶体管的漏极；

第三晶体管，所述第三晶体管包括耦接至所述第二晶体管的漏极与所述第一恒流源之间的耦接节点的漏极和栅极；以及

第四晶体管，所述第四晶体管包括以电流镜像方式耦接至所述第三晶体管的栅极、以及耦接至所述输出晶体管的所述背栅极和所述第二晶体管的背栅极的漏极，所述漏极是所述第二电压生成电路的所述输出。

7.根据权利要求5所述的恒压电路，其中，

当所述第二晶体管的电流大于第二阈值时，所述第二电压生成电路操作，而当所述第二晶体管的电流小于所述第二阈值时，所述第二电压生成电路停止。

8.一种恒压电路，包括：

所述第二电压生成电路的输出耦接至所述输出晶体管的背栅极以及所述第二晶体管的背栅极。

9.一种恒压电路，包括：

第五晶体管，所述第五晶体管包括耦接至所述误差放大器电路的所述输出的栅极；

第二恒流源，所述第二恒流源耦接至所述第五晶体管的漏极；

第六晶体管，所述第六晶体管包括耦接至所述第五晶体管的所述漏极与所述第二恒流源之间的耦接节点的漏极和栅极；

第七晶体管，所述第七晶体管包括耦接至所述第六晶体管的栅极；以及

第一电压生成电路，所述第一电压生成电路生成与所述第七晶体管的电流成比例的电压，其中，

所述第一电压生成电路根据所述第七晶体管的电流的减小来升高要生成的电压，以及

10.根据权利要求9所述的恒压电路，其中，

当所述第七晶体管的电流小于第三阈值时，所述第一电压生成电路操作，而当所述第七晶体管的电流大于所述第三阈值时，所述第一电压生成电路停止。