CN103123908A - 一种金属化前电介质层制作方法 - Google Patents

一种金属化前电介质层制作方法 Download PDF

Info

Publication number
CN103123908A
CN103123908A CN2011103667598A CN201110366759A CN103123908A CN 103123908 A CN103123908 A CN 103123908A CN 2011103667598 A CN2011103667598 A CN 2011103667598A CN 201110366759 A CN201110366759 A CN 201110366759A CN 103123908 A CN103123908 A CN 103123908A
Authority
CN
China
Prior art keywords
silicon oxide
plasma
plasma treatment
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103667598A
Other languages
English (en)
Inventor
张彬
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2011103667598A priority Critical patent/CN103123908A/zh
Publication of CN103123908A publication Critical patent/CN103123908A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种金属化前电介质层的制作方法，该方法在沉积和化学机械研磨氧化硅层后，对氧化硅层进行等离子体处理在氧化硅层中形成张应力，更进一步制作氧化硅材料的盖层并进行第二次等离子体处理，通过制作具有张应力的金属化前电介质层和盖层，使张应力作用于NMOS的栅极，从而提高NMOS的器件性能。

Description

一种金属化前电介质层制作方法
技术领域
本发明涉及一种半导体制造方法，特别涉及一种金属化前电介质层制作方法。
背景技术
众所周知，金属氧化物半导体场效应晶体管(Metal-Oxide SemiconductorField Effect Transistor，MOS)器件结构包括栅极，位于栅极两侧的源极和漏极，栅极下方的导电沟道和所述栅极和导电沟道之间的栅氧化层。在栅极侧壁还具有环绕栅极的氮氧化物侧墙(Spacer)，氮氧化物侧墙一方面可以保护栅极，另一方面可以防止源、漏极注入与导电沟道过于接近而产生漏电流甚至源漏之间导通。根据导电沟道中载流子类型的不同，MOS又分为空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型金属氧化物半导体场效应晶体管(NMOS)。在NMOS器件结构所在的器件层制作完毕后，还要在器件层之上制作金属互连层，由金属互连层为MOS之间的信号传输提供物理保证。因此，在器件层和第一金属互连层之间存在金属化前电介(Pre-MetalDielectric，PMD)层，PMD层之上可以形成接触电极，该接触电极用于连接下方器件层中金属线和上方金属互连层中金属线，完成半导体器件金属互连。如图1所示，晶片的硅衬底中具有的浅沟槽隔离(STI)101将硅衬底隔离成若干个有源区，在硅衬底两个相邻有源区的器件面分别具有制作完成的NMOS器件，其中，NMOS器件的结构包括：硅衬底中形成的P阱102，硅衬底器件面依次生长的栅极氧化层104和栅极105组成的层叠栅极106，以及包围层叠栅极106的侧墙107和分别位于层叠栅极106两侧硅衬底中的源极和漏极(图中源极和漏极未画出)。PMD层108的材料可以是氧化硅(siliconoxide)。现有技术普遍采用化学气相沉积(CVD)的方法在器件层上方形成氧化硅层，然后化学机械研磨(CMP)氧化硅层形成PMD层108。CVD形成氧化硅层的方法有多种，其中一个方法是用四乙氧基硅烷(TEOS)与臭氧(O3)反应生成氧化硅层。
随着半导体工艺尺寸的不断减小，导电沟道的长度也不断缩短，短沟道效应越来越明显，仅仅依靠缩小器件尺寸已经不能满足需求。应变工程技术(strain engineering)通过在导电沟道施加不同形式的应力进一步提高MOS器件性能。实验表明，对NMOS的栅极施加张应力(tensile stress)能够增加NMOS导电沟道中载流子迁移率，栅氧化层厚度变薄或保持不变的情况下使驱动电流大幅增长，最终提高NMOS的器件性能。
由应力工程技术的原理可见，如果能够增加NMOS的器件层上方的氧化硅层的张应力，例如PMD层的张应力，使其张应力施加在NMOS的栅极上，就能够提高NMOS的器件性能。
发明内容
有鉴于此，本发明解决的技术问题是：如何增加NMOS器件层上方的氧化硅层的张应力，从而提高NMOS器件速度。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种金属化前电介质层的制作方法，提供具有NMOS器件结构的晶片，所述晶片的器件面上沉积氧化硅层，化学机械研磨所述氧化硅层后，其特征在于，该方法还包括：
所述氧化硅层进行第一等离子体处理，形成具有张应力的金属化前电介质层。
所述第一等离子体处理是在高频下，选择氮气、臭氧、氧气和氧化二氮气体中的任意一种或几种气体的组合形成等离子体。
所述形成等离子体的能量范围是30瓦到500瓦。
所述形成等离子体的气体流量是100到2000标况毫升每分钟。
所述第一次等离子体处理的轰击时间范围是1到5分钟。
所述沉积氧化硅层采用基于四乙氧基硅烷与臭氧反应的化学气相沉积。
一种金属化前电介质层的制作方法，该方法进一步包括：
在所述第一等离子体处理之后，在所述氧化硅层上方沉积氧化硅材料的盖层，对所述氧化硅材料的盖层进行第二等离子体处理。
所述沉积氧化硅材料的盖层采用基于四乙氧基硅烷与臭氧反应的化学气相沉积。
所述沉积氧化硅材料的盖层的厚度范围是50到200埃。
所述第二等离子体处理是在高频下，选择氮气、臭氧、氧气和氧化二氮气体中的任意一种或几种气体的组合形成等离子体；所述形成等离子体的能量范围是30瓦到500瓦；所述形成等离子体的气体流量是100到2000标况毫升每分钟；所述第二次等离子体处理的轰击时间范围是1到5分钟。
由上述的技术方案可见，本发明提供了一种金属化前电介质层的制作方法，该方法在沉积和化学机械研磨氧化硅层后，对氧化硅层进行等离子体处理在氧化硅层中形成张应力，更进一步制作氧化硅材料的盖层并进行第二次等离子体处理，通过制作具有张应力的金属化前电介质层，使张应力作用于NMOS的栅极，从而提高NMOS的器件性能。
附图说明
图1为现有技术中具有金属化前电介质层的NMOS器件结构剖面示意图；
图2为本发明金属化前电介质层制作方法流程图；
图3～7为本发明具有金属化前电介质层的NMOS器件结构剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
具体实施例一
结合图3～图7本发明具有金属化前电介质层的NMOS器件结构剖面示意图，详细说明如图2所示的本发明中金属化前电介质层制作方法，具体步骤如下。
如图3所示，晶片的硅衬底中具有的STI101将硅衬底隔离成若干个有源区，在硅衬底两个相邻有源区的器件面分别具有制作完成的NMOS器件，其中，NMOS器件的结构包括：硅衬底中形成的P阱102，硅衬底器件面依次生长的栅极氧化层104和栅极105组成的层叠栅极106，以及包围层叠栅极106的侧墙107和分别位于层叠栅极106两侧硅衬底中的源极和漏极(图中源极和漏极未画出)。可选地，为了减小NMOS器件金属互连步骤中，在栅极105、源极和漏极上方制作的接触孔欧姆接触电阻，在源、漏极注入之后，用化学气相沉积的方法(CVD)形成一层自对准硅化物区域阻挡(SAB)膜，该SAB膜覆盖部分源极、漏极和栅极105，然后在栅极105顶部，以及源极和漏极上未被SAB膜覆盖的区域生长金属硅化物(salicide)(图中未画出)，例如，镍化硅或钛化硅。
可选地，还可以在具有NMOS器件结构的晶片的器件面上沉积接触刻蚀停止层(CESL)308。由于CESL 308与后续形成的金属前介质(PMD)层相比刻蚀速率低得多，可以在后续PMD层508中刻蚀形成接触孔开口时防止过刻蚀，保护其下方的NMOS器件结构表面不受损伤。
上述结构的制作方法及其具体构成与本发明无关。
步骤201、在晶片的器件面上沉积氧化硅层408，形成如图4所示的剖面结构示意图；
本步骤中，在形成的CESL 308表面沉积氧化硅层408，本实施例中采用基于TEOS和O3反应的化学气相沉积形成氧化硅层408，该化学气相沉积方法的填充空隙的能力较强，确保沉积氧化硅层408的最低点高度大于CESL308最高点(或者栅极105顶部)的高度；沉积氧化硅层408的厚度等参数为现有技术不再赘述。
步骤202、CMP氧化硅层408形成PMD层508，形成如图5所示的剖面结构示意图；
本步骤中，CMP形成PMD层508后，PMD层508表面到CESL 308剩余厚度等参数由NMOS器件整体设计确定，CMP的具体方法为现有技术不再赘述。
步骤203、如图6所示，对PMD层508进行第一次等离子体处理609，形成具有张应力的PMD层508a；
本步骤中，第一次等离子体处理609是在高频下，利用等离子体轰击氧化硅材料的PMD层508表面，在PMD层508中产生张应力。其中，可选下列气体中的任意一种或几种气体的组合形成等离子体：如氮气、臭氧、氧气和氧化二氮气体；上述任意一种或几种气体的组合形成等离子体的能量范围是30瓦(W)到500W；例如30W、200W或500W，上述气体都是无氢基(not hydrogen base)气体，形成等离子体的气体流量范围是100到2000标况毫升每分钟(sccm，Standard Cubic Centimeters Per Minute)，例如，100sccm、1000sccm或2000sccm。第一次等离子体处理609的轰击时间范围是1到5分钟，例如，1分钟、3分钟或5分钟。
在第一次等离子体处理609氧化硅材料的PMD层508的过程中，由于等离子体轰击造成PMD层508的氧化硅材料内部化学键的分裂和重组，使其在等离子体轰击作用下收缩，继而产生张应力，变为具有张应力的PMD层508a。
至此，本发明提出的具有张应力的PMD层508a制作完毕。
更进一步地，还可以在具有张应力的PMD层508a上沉积氧化硅材料的盖层，对所述氧化硅材料的盖层进行第二次等离子体处理711，形成如图7所示的结构；
本步骤中，为了增大施加在NMOS器件上的张应力，在已经制作完成的具有张应力的PMD层508上制作张应力氧化硅材料的盖层710；本实施例中采用基于TEOS和O3反应的化学气相沉积的方法形成氧化硅材料的盖层710，氧化硅材料的盖层710的厚度范围是50到200埃，例如，50埃，100埃或200埃，制作氧化硅材料的盖层为现有技术不再赘述。第二次等离子体处理711的相关参数与第一次等离子体处理609相同，也就是说第二次等离子体处理711是在高频下，利用等离子体轰击氧化硅材料的盖层710表面，在氧化硅材料的盖层710中产生张应力。其中，可选下列气体中的任意一种或几种气体的组合形成等离子体：如氮气、臭氧、氧气和氧化二氮气体；上述任意一种或几种气体的组合形成等离子体的能量范围是30W到500W；例如30W、200W或500W，上述气体都是无氢基(not hydrogen base)气体，形成等离子体的气体流量范围是100到2000sccm，例如，100sccm、1000sccm或2000sccm。第二次等离子体处理711的轰击时间范围是1到5分钟，例如，1分钟、3分钟或5分钟。与经过第一次等离子体处理609的PMD层508同理，经过第二次等离子体处理711的氧化硅材料的盖层710也具有张应力，其张应力能够通过PMD层508传导到其下方的NMOS的栅极105。
由具体实施例一可见，本发明提供了一种金属化前电介质层的制作方法，该方法在沉积和化学机械研磨氧化硅层408后，对氧化硅层408进行等离子体处理在氧化硅层408中形成张应力，更进一步制作氧化硅材料的盖层并进行第二次等离子体处理，通过制作具有张应力的金属化前电介质层和盖层，使张应力作用于NMOS的栅极，从而提高NMOS的器件性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种金属化前电介质层的制作方法，提供具有NMOS器件结构的晶片，所述晶片的器件面上沉积氧化硅层，化学机械研磨所述氧化硅层后，其特征在于，该方法还包括：
所述氧化硅层进行第一等离子体处理，形成具有张应力的金属化前电介质层。
2.根据权利要求1所述的方法，其特征在于，所述第一等离子体处理是在高频下，选择氮气、臭氧、氧气和氧化二氮气体中的任意一种或几种气体的组合形成等离子体。
3.根据权利要求2所述的方法，其特征在于，所述形成等离子体的能量范围是30瓦到500瓦。
4.根据权利要求2所述的方法，其特征在于，所述形成等离子体的气体流量是100到2000标况毫升每分钟。
5.根据权利要求1所述的方法，其特征在于，所述第一次等离子体处理的轰击时间范围是1到5分钟。
6.根据权利要求1所述的方法，其特征在于，所述沉积氧化硅层采用基于四乙氧基硅烷与臭氧反应的化学气相沉积。
7.根据权利要求1所述的方法，其特征在于，该方法进一步包括：
在所述第一等离子体处理之后，在所述氧化硅层上方沉积氧化硅材料的盖层，对所述氧化硅材料的盖层进行第二等离子体处理。
8.根据权利要求7所述的方法，其特征在于，所述沉积氧化硅材料的盖层采用基于四乙氧基硅烷与臭氧反应的化学气相沉积。
9.根据权利要求7所述的方法，其特征在于，所述沉积氧化硅材料的盖层的厚度范围是50到200埃。
10.根据权利要求7所述的方法，其特征在于，所述第二等离子体处理处理是在高频下，选择氮气、臭氧、氧气和氧化二氮气体中的任意一种或几种气体的组合形成等离子体；所述形成等离子体的能量范围是30瓦到500瓦；所述形成等离子体的气体流量是100到2000标况毫升每分钟；所述第二次等离子体处理的轰击时间范围是1到5分钟。
CN2011103667598A 2011-11-18 2011-11-18 一种金属化前电介质层制作方法 Pending CN103123908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103667598A CN103123908A (zh) 2011-11-18 2011-11-18 一种金属化前电介质层制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103667598A CN103123908A (zh) 2011-11-18 2011-11-18 一种金属化前电介质层制作方法

Publications (1)

Publication Number Publication Date
CN103123908A true CN103123908A (zh) 2013-05-29

Family

ID=48454847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103667598A Pending CN103123908A (zh) 2011-11-18 2011-11-18 一种金属化前电介质层制作方法

Country Status (1)

Country Link
CN (1) CN103123908A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128997A (zh) * 2016-06-30 2016-11-16 上海华力微电子有限公司 一种高应力金属前介质层的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023524A (zh) * 2004-05-28 2007-08-22 先进微装置公司 通过形成具有不同改质的本身应力的蚀刻阻碍层以于不同沟道区域中产生不同机械应力的方法
US20090020823A1 (en) * 2007-07-20 2009-01-22 Tomohiro Fujita Semiconductor device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023524A (zh) * 2004-05-28 2007-08-22 先进微装置公司 通过形成具有不同改质的本身应力的蚀刻阻碍层以于不同沟道区域中产生不同机械应力的方法
US20090020823A1 (en) * 2007-07-20 2009-01-22 Tomohiro Fujita Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128997A (zh) * 2016-06-30 2016-11-16 上海华力微电子有限公司 一种高应力金属前介质层的制备方法

Similar Documents

Publication Publication Date Title
KR102266360B1 (ko) 반도체 구조물 및 디바이스 그리고 선택적 에피택셜 프로세스를 사용한 이의 형성 방법
CN103871968B (zh) Mos晶体管的制作方法
CN101393862B (zh) 栅极侧壁层的制造方法及半导体器件的制造方法
CN102856257B (zh) 半导体器件的形成方法
CN101320711B (zh) 金属氧化物半导体晶体管及其制作方法
CN103066122A (zh) Mosfet及其制造方法
CN103943621A (zh) 浅沟槽隔离结构及其形成方法
CN106816414B (zh) 鳍式场效应晶体管的形成方法
CN105529265A (zh) Mos晶体管的制作方法及mos晶体管
CN104465486A (zh) 半导体器件的形成方法
KR100731097B1 (ko) 반도체소자의 격리막 및 그의 형성방법
CN103123908A (zh) 一种金属化前电介质层制作方法
TW201715652A (zh) Ｃｍｏｓ結構其製備方法
CN102856258B (zh) 半导体器件的形成方法
CN105845568A (zh) 一种半导体器件及其制作方法
US9349814B2 (en) Gate height uniformity in semiconductor devices
CN105448723A (zh) 半导体器件及其形成方法
CN101740498B (zh) 具有接触刻蚀停止层的半导体器件及其形成方法
CN102569049B (zh) 一种金属栅极的制作方法
CN102479711A (zh) Pmos晶体管的形成方法
CN102543756A (zh) 较小等离子损伤的高密度等离子体沉积方法
CN102867749A (zh) Mos晶体管的形成方法
CN108074870A (zh) 晶体管及其形成方法
CN102856259A (zh) 半导体器件的形成方法
CN105575786A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130529