CN106128997A - 一种高应力金属前介质层的制备方法 - Google Patents

一种高应力金属前介质层的制备方法 Download PDF

Info

Publication number
CN106128997A
CN106128997A CN201610498382.4A CN201610498382A CN106128997A CN 106128997 A CN106128997 A CN 106128997A CN 201610498382 A CN201610498382 A CN 201610498382A CN 106128997 A CN106128997 A CN 106128997A
Authority
CN
China
Prior art keywords
medium layer
metal medium
preparation
heavily stressed
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610498382.4A
Other languages
English (en)
Inventor
许隽
韦玮
顾建龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610498382.4A priority Critical patent/CN106128997A/zh
Publication of CN106128997A publication Critical patent/CN106128997A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种高应力金属前介质层的制备方法，通过采用O2、O3、N2中至少一种气体对金属前介质层进行电浆处理，从而提高金属前介质层的应力，提高了所制备的器件的迁移率和器件的整体性能。

Description

一种高应力金属前介质层的制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种高应力金属前介质层的制备方法。
背景技术
现在成熟的拉伸轨道技术被广泛应用于提高晶体管器件的性能，其中包括源漏极引入锗(SiGe Source Drain)，高拉应力的氮化硅作为接触孔刻蚀停止层(CESL)，其为一种高应力刻蚀停止层，拉伸的浅沟槽隔离结构(STI)等技术。
然后，在接触孔层采用的上述CESL，其实作为金属前介质(PMD，Pre MetalDielectric)的主体采用高深宽比工艺(HARP)形成的O3-TEOS薄膜也是拉应力的薄膜，在一定程度也起到拉伸晶体管器件的作用，然而，现有工艺中的金属前介质层的拉应力并不理想。
发明内容
为了克服以上问题，本发明旨在提供一种高应力金属前介质层的制备方法，通过引入电浆处理工艺来提高金属前介质层的应力。
为了达到上述目的，本发明提供了一种高应力金属前介质层的制备方法，其包括：采用O2、O3、N2中至少一种气体来对一半导体衬底上的金属前介质层进行电浆处理的步骤。
优选地，在进行电浆处理之前，先对金属前介质层进行平坦化处理，使其表面平坦。
优选地，所述半导体衬底上且在金属前介质层之下还形成前道器件。
优选地，所述前道器件为NMOS。
优选地，采用O3和N2的混合气体来对所述金属前介质层进行电浆处理。
优选地，仅采用O2气体来对所述金属前介质层进行电浆处理。
优选地，仅采用N2气体来对所述金属前介质层进行电浆处理。
优选地，所述电浆处理的射频功率为100～500瓦特。
优选地，所述金属前介质层的材料为O3-TEOS。
本发明的高应力金属前介质层的制备方法，通过采用O2、O3、N2中至少一种气体对金属前介质层进行电浆处理，从而提高金属前介质层的应力，提高了所制备的器件的迁移率和器件的整体性能。
附图说明
图1为本发明的一个较佳实施例的高应力金属前介质层的制备方法的流程示意图
图2-5为本发明的一个较佳实施例的高应力金属前介质层的制备方法的各制备步骤示意图
图6为应力和厚度随着等离子体处理条件的不同而产生的变化曲线示意图
图7为在不同条件下处理的O3-TEOS材料的红外拉曼光谱示意图
图8为经N2气体电浆处理后的NMOS器件的开关特性示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图1-6和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例的高应力金属前介质层的制备方法，请参阅图1，包括：采用O2、O3、N2中至少一种气体来对一半导体衬底上的金属前介质层进行电浆处理的步骤。
具体的包括：
步骤01：请参阅图2，半导体衬底100上形成前道器件；这里，前道器件可以为NMOS器件，PMOS器件，或CMOS器件。这里，前道器件包括有源区、浅沟槽隔离结构02，有源区中的源漏区03、栅极04和侧墙05等。
步骤02：请参阅图3，在半导体衬底100上形成金属前介质层06；这里，可以但不限于采用化学气相沉积方法在半导体衬底100上沉积金属前介质层06，金属前介质层06的材料可以为O3-TEOS。
步骤03：请参阅图4，对金属前介质层06进行平坦化处理，使其表面平坦；这里，可以但不限于采用化学机械抛光的方法来研磨金属前介质层06顶部，使其顶部趋于平坦。
步骤04：请参阅图5，采用O2、O3、N2中至少一种气体来对一半导体衬底上的金属前介质层06进行电浆处理。这里，可以仅采用O2气体来对金属前介质层进行电浆处理，也可以仅采用N2气体来对金属前介质层06进行电浆处理，或者采用O3和N2的混合气体来对金属前介质层06进行电浆处理。电浆处理的射频功率可以为100～500瓦特。
较佳的，采用O3和N2的混合气体的效果最好，实验得到，没有处理的金属前介质层的拉应力为200MPa，采用O2气体来处理的金属前介质层的拉应力可达到300MPa，而采用O3和N2的混合气体来处理的金属前介质层的拉应力可达到400MPa。
金属前介质后续可以用于形成高深宽比的接触孔。
请参阅图6-8，图6为应力和厚度随着等离子体处理条件的不同而产生的变化曲线示意图，图7为在不同条件下处理的O3-TEOS材料的红外拉曼光谱示意图，图8为经N2气体电浆处理后的NMOS器件的开关特性示意图；图6中显示，采用O3和N2气体处理的O3-TEOS材料的拉应力最高，图7中显示，采用O3和N2气体处理的O3-TEOS材料中-OH键反射的强度最低，图8中显示，采用O3和N2气体处理之后形成的NMOS器件的开启电流提高了10％。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (9)

1.一种高应力金属前介质层的制备方法，其特征在于，包括：采用O2、O3、N2中至少一种气体来对一半导体衬底上的金属前介质层进行电浆处理的步骤。
2.根据权利要求1所述的高应力金属前介质层的制备方法，其特征在于，在进行电浆处理之前，先对金属前介质层进行平坦化处理，使其表面平坦。
3.根据权利要求2所述的高应力金属前介质层的制备方法，其特征在于，所述半导体衬底上且在金属前介质层之下还形成前道器件。
4.根据权利要求2所述的高应力金属前介质层的制备方法，其特征在于，所述前道器件为NMOS。
5.根据权利要求1所述的高应力金属前介质层的制备方法，其特征在于，采用O3和N2的混合气体来对所述金属前介质层进行电浆处理。
6.根据权利要求1所述的高应力金属前介质层的制备方法，其特征在于，仅采用O2气体来对所述金属前介质层进行电浆处理。
7.根据权利要求1所述的高应力金属前介质层的制备方法，其特征在于，仅采用N2气体来对所述金属前介质层进行电浆处理。
8.根据权利要求1所述的高应力金属前介质层的制备方法，其特征在于，所述电浆处理的射频功率为100～500瓦特。
9.根据权利要求1所述的高应力金属前介质层的制备方法，其特征在于，所述金属前介质层的材料为O3-TEOS。
CN201610498382.4A 2016-06-30 2016-06-30 一种高应力金属前介质层的制备方法 Pending CN106128997A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610498382.4A CN106128997A (zh) 2016-06-30 2016-06-30 一种高应力金属前介质层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610498382.4A CN106128997A (zh) 2016-06-30 2016-06-30 一种高应力金属前介质层的制备方法

Publications (1)

Publication Number Publication Date
CN106128997A true CN106128997A (zh) 2016-11-16

Family

ID=57286028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610498382.4A Pending CN106128997A (zh) 2016-06-30 2016-06-30 一种高应力金属前介质层的制备方法

Country Status (1)

Country Link
CN (1) CN106128997A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783535A (zh) * 2016-11-28 2017-05-31 武汉新芯集成电路制造有限公司 一种改善peteos薄膜缺陷的方法和半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020823A1 (en) * 2007-07-20 2009-01-22 Tomohiro Fujita Semiconductor device and method for manufacturing the same
CN103123908A (zh) * 2011-11-18 2013-05-29 中芯国际集成电路制造(上海)有限公司 一种金属化前电介质层制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020823A1 (en) * 2007-07-20 2009-01-22 Tomohiro Fujita Semiconductor device and method for manufacturing the same
CN103123908A (zh) * 2011-11-18 2013-05-29 中芯国际集成电路制造(上海)有限公司 一种金属化前电介质层制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YONG-KUK JEONG ET AL.: "Pre-Metal Dielectric Stress Engineering by a Novel Plasma Treatment and Integration Scheme for nMOS Performance Improvement", 《2006 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783535A (zh) * 2016-11-28 2017-05-31 武汉新芯集成电路制造有限公司 一种改善peteos薄膜缺陷的方法和半导体结构

Similar Documents

Publication Publication Date Title
US9343573B2 (en) Method of fabrication transistor with non-uniform stress layer with stress concentrated regions
KR101311085B1 (ko) 균일한 ｓｔｉ를 형성하기 위한 방법
TWI517251B (zh) 包含溼蝕刻製程以移除氮化矽之半導體結構形成方法
CN103339733A (zh) 半导体器件的制造方法和半导体器件
CN104347474B (zh) 用于改进的epi分布的利用多层外延硬掩膜的cmos制造方法
US20120007146A1 (en) Method for forming strained layer with high ge content on substrate and semiconductor structure
US8722485B1 (en) Integrated circuits having replacement gate structures and methods for fabricating the same
US9418835B2 (en) Methods for manufacturing semiconductor devices
US20170330970A1 (en) Semiconductor structure including a transistor having stress creating regions and method for the formation thereof
CN101894799B (zh) 提高nmos晶体管电子迁移率的方法
CN106128997A (zh) 一种高应力金属前介质层的制备方法
CN104716191B (zh) 双栅双极石墨烯场效应晶体管及其制作方法
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
WO2013155760A1 (zh) 半导体结构及其制造方法
CN102280379B (zh) 一种应变硅nmos器件的制造方法
US20080303069A1 (en) Two step photoresist stripping method sequentially using ion activated and non-ion activated nitrogen containing plasmas
US9466495B2 (en) Chemical dielectric formation for semiconductor device fabrication
US9923056B2 (en) Method of fabricating a MOSFET with an undoped channel
CN102683272B (zh) 一种用于45纳米及以下技术节点的金属前介质集成工艺
US7750414B2 (en) Structure and method for reducing threshold voltage variation
CN102709179B (zh) 双应力氮化硅蚀刻阻挡层形成方法和半导体器件制造方法
TWI787339B (zh) 半導體裝置之製造方法
CN107275215B (zh) 鳍式场效应晶体管的形成方法
CN106981427B (zh) 一种高载流子迁移率mosfet的制造方法
WO2017189037A2 (en) Enhanced defect removal through substrate and media charge modulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161116