CN103117214A - 具有金属栅极叠层的半导体器件的制作方法 - Google Patents

Abstract

本发明提供一种具有金属栅极叠层的半导体器件的制作方法，其包括：在半导体衬底上形成顶部高于半导体衬底表面的浅沟槽隔离结构后，在半导体衬底上形成一填充层并去除超出浅沟槽隔离结构顶部的填充层，通过控制去除所述填充层时的工艺精度可使浅沟槽隔离结构之间的填充层表面与浅沟槽隔离结构的顶部位于同一高度，使后续制作过程中浅沟槽隔离结构上的多晶硅虚拟栅极顶部与相邻两个浅沟槽隔离结构之间的多晶硅虚拟栅极顶部位于同一高度，从而避免了现有制作方法中由于多晶硅虚拟栅极顶部不位于同一高度而导致的一系列问题。

Description

具有金属栅极叠层的半导体器件的制作方法

技术领域

本发明涉及一种半导体器件的制作方法，特别是涉及一种具有金属栅极叠层的半导体器件的制作方法。

背景技术

目前半导体工艺中标准晶体管结构如图1所示，半导体衬底1上设置有栅介质层2，栅介质层2上设置有多晶硅栅极3。栅介质层2用以将多晶硅栅极3与半导体衬底1隔绝，现有工艺一般采用二氧化硅(SiO₂)层作为晶体管的栅介质层。栅介质层2及多晶硅栅极3的两侧设置有晶体管的源极4、漏极5，源极4、漏极5之间的区域称为沟道。随着半导体集成电路的集成度越来越高，集成电路中组成器件的尺寸越来越小，晶体管的栅介质层的厚度也随之越来越小。半导体领域的技术人员发现65纳米工艺中晶体管的栅介质层的厚度已经不能再进一步缩小了，否则晶体管的源极、漏极之间产生的漏电流会导致晶体管无法正常工作。进而当半导体工艺进入45纳米甚至32纳米工艺时上述问题更是无法避免。

经过不断探索后人们发现，在晶体管中设置“高K栅介质层+金属栅极”构成的金属栅极叠层(metal gate stack)可以解决上述问题并改善半导体器件的性能。由此形成的新型晶体管结构如图2所示，高K栅介质层(这里的K用于衡量一种材料的存储电荷的能力)6替代现有的栅介质层2，金属栅极7替代现有的多晶硅栅极3。所述金属栅极叠层通常由一种后栅极工艺(gate-lastapproach)形成，利用后栅极工艺形成金属栅极叠层时，可以减少金属栅极叠层形成之后其所在半导体器件的制作工艺，如高温处理工艺。后栅极工艺的基本原理是：首先在半导体器件中形成材质为二氧化硅的栅介质层、位于栅介质层之上的多晶硅虚拟栅极(dummy poly gate)；然后沉积一层或多层层间介质层，利用化学机械抛光(CMP)工艺对层间介质层进行平坦化处理直至露出多晶硅虚拟栅极；去除多晶硅虚拟栅极，并在多晶硅虚拟栅极所在位置形成沟槽，沉积高K栅介质层，以在所述沟槽的底部及其侧壁上形成高K栅介质层，沉积金属层以使金属层填充所述沟槽，这样由金属层构成的金属栅极可以替代多晶硅虚拟栅极，高K栅介质层与金属层一起形成金属栅极叠层。

根据半导体制程需要，在制作半导体器件的过程中有时需用到如图9所示的一种半导体器件，它具有上述金属栅极叠层，其制作方法如下：

首先执行步骤S1：在半导体衬底上形成多个浅沟槽隔离结构、栅介质层。

如图3所示，利用浅沟槽隔离(STI)工艺在半导体衬底10上形成浅沟槽隔离结构11。具体的，浅沟槽隔离结构11的形成方法如下：对半导体衬底10的指定区域进行刻蚀以在半导体衬底10上形成多个浅沟槽；沉积绝缘层使其填充浅沟槽并覆盖半导体衬底10；利用化学机械抛光(CMP)工艺去除半导体衬底表面10a上的绝缘层。形成的浅沟槽隔离结构11的顶部11a会高于半导体衬底表面10a。然后在半导体衬底10上形成栅介质层12。

然后执行步骤S2：在相邻两个浅沟槽隔离结构及相邻两个浅沟槽隔离结构之间的半导体衬底上形成多晶硅虚拟栅极。

在半导体衬底10的栅介质层12上形成多晶硅层，利用刻蚀工艺去除部分多晶硅层，以在浅沟槽隔离结构11上及相邻两个浅沟槽隔离结构11之间的栅介质层上分别形成多晶硅虚拟栅极14a、多晶硅虚拟栅极14b，如图4所示。如前所述，由于浅沟槽隔离结构11的顶部11a高于半导体衬底表面10a，因此刻蚀多晶硅层13以形成多晶硅虚拟栅极14a、多晶硅虚拟栅极14b后，位于相邻两个浅沟槽隔离结构11之间的多晶硅虚拟栅极14b的顶部14b’会低于浅沟槽隔离结构11之上的多晶硅虚拟栅极14a的顶部14a’，且多晶硅虚拟栅极14b的顶部14b’与多晶硅虚拟栅极14a的顶部14a’之间存在较大的断差。然后在多晶硅虚拟栅极14a、多晶硅虚拟栅极14b的两侧分别形成侧墙15a、侧墙15b。

然后执行步骤S3：在多晶硅虚拟栅极及其侧墙、栅介质层上形成硬掩膜层及层间介质层。

如图5所示，在多晶硅虚拟栅极14a、多晶硅虚拟栅极14b及其侧墙15a、侧墙15b、栅介质层12上形成硬掩膜层16。将多晶硅虚拟栅极14a及其两侧的侧墙15a、覆盖在多晶硅虚拟栅极14a及侧墙15a上的硬掩膜层16称作栅极结构18a，将多晶硅虚拟栅极14b及其两侧的侧墙15b、覆盖在多晶硅虚拟栅极14b及侧墙15b上的硬掩膜层16称作栅极结构18b。然后在硬掩膜层16上形成层间介质层17。

然后执行步骤S4：利用化学机械抛光工艺去除部分层间介质层及其下方的硬掩膜层，直至露出所有多晶硅虚拟栅极。

如图6所示，利用化学机械抛光(CMP)工艺去除部分层间介质层17及位于层间介质层17下方的硬掩膜层16直至露出多晶硅虚拟栅极14a、多晶硅虚拟栅极14b，即当抛光至多晶硅虚拟栅极14a的顶部14a’、多晶硅虚拟栅极14b的顶部14b’时，此抛光过程停止。

最后执行步骤S5：去除多晶硅虚拟栅极，在多晶硅虚拟栅极去除后的沟槽内填充高K栅介质层、金属层以形成金属栅极叠层。

如图7所示，利用干法刻蚀或其他方法去除多晶硅虚拟栅极14a、多晶硅虚拟栅极14b，然后形成高K栅介质层191、一层或多层金属层192，以使其填充多晶硅虚拟栅极14a、多晶硅虚拟栅极14b去除后所形成的沟槽，利用化学机械抛光工艺去除部分金属层192、高K栅介质层191并使抛光过程停止硬掩膜层16的最高处，从而在半导体器件内形成金属栅极叠层，分别为金属栅极叠层19a、金属栅极叠层19b。至此获得如图9所示的半导体器件。

上述具有金属栅极叠层的半导体器件的制作方法存在诸多缺点：

一、如前所述，由于多晶硅虚拟栅极14b的顶部14b’会低于多晶硅虚拟栅极14a的顶部14a’，且多晶硅虚拟栅极14b的顶部14b’与多晶硅虚拟栅极14a的顶部14a’之间存在较大的断差，因此如果顶部较高的多晶硅虚拟栅极14a暴露后就停止化学机械抛光工艺，那么顶部较低的多晶硅虚拟栅极14b就不会暴露，造成其顶部14b’上还残留有部分硬掩膜层16’，如图8所示。为了去除半导体器件中的多晶硅虚拟栅极以形成金属栅极，需首先将多晶硅虚拟栅极顶部14b’上残留的硬掩膜层16’去除。

去除残留的硬掩膜层16’有多种方法，如可以先在半导体衬底上形成图形化光刻胶层，并使多晶硅虚拟栅极14b上方的硬掩膜层16’没有被光刻胶层覆盖，然后利用干法刻蚀或湿法刻蚀去除未被光刻胶层覆盖的硬掩膜层16’。但这样会增加半导体器件的制作工艺，并增加其制作成本、制作周期。另外，采用该方法去除残留的硬掩膜层16’后，多晶硅虚拟栅极14b的顶部14b’依然会低于多晶硅虚拟栅极14a的顶部14a’，这会影响此半导体器件的后期制作。例如，后续步骤S5中利用化学机械抛光工艺去除部分金属层、高K栅介质层时，由于硬掩膜层16充当抛光阻挡层，CMP工艺进行至硬掩膜层16的最高处时此工艺就会停止，造成金属栅极叠层19b上残留有过多的金属层(当金属层包括多层金属层时，会残留有过多的表层金属层)，这会影响金属栅极叠层的电学特性等。

因此，为了节省此半导体器件的制作工艺、制作成本、制作周期，上述利用化学机械抛光(CMP)工艺去除部分层间介质层17及位于层间介质层17下方的硬掩膜层16的过程中会进行过抛光(over polishing)以一并去除残留的硬掩膜层16’。在过抛光的过程中多晶硅虚拟栅极14a也会被抛光，导致多晶硅虚拟栅极14a的高度减小。

二、为了获得所需高度的多晶硅虚拟栅极14a，在上述步骤S2中形成多晶硅层13的过程中，会使浅沟槽隔离结构11上的多晶硅层13较厚，如图5所示，致使后续步骤S3中形成的栅极结构18a的深宽比(aspect ratio)较大，因此栅极结构18a与栅极结构18b之间形成的间隙具有较大的深宽比。在上述步骤S3中沉积层间介质层17时，层间介质层17很难填充在栅极结构18a与栅极结构18b之间，致使填充效果不佳。

发明内容

本发明要解决的问题是提供一种具有金属栅极叠层的半导体器件的制作方法，由此制作方法能形成顶部位于同一高度的多晶硅虚拟栅极，进而能获得顶部位于同一高度的金属栅极叠层，避免了在制作所述半导体器件的过程中由于多晶硅虚拟栅极顶部不位于同一高度而导致的一系列问题。

为解决上述问题，本发明提供一种具有金属栅极叠层的半导体器件的制作方法，包括以下步骤：

在半导体衬底上形成至少两个浅沟槽隔离结构，所述浅沟槽隔离结构顶部高于半导体衬底表面，在所述半导体衬底上形成栅介质层；

在所述浅沟槽隔离结构、栅介质层上形成填充层，所述填充层覆盖所述浅沟槽隔离结构顶部，去除部分所述填充层以使所述浅沟槽隔离结构顶部与相邻两个浅沟槽隔离结构之间的填充层表面位于同一高度；

在所述填充层及浅沟槽隔离结构上形成多晶硅层，去除部分所述多晶硅层以在所述浅沟槽隔离结构及相邻两个浅沟槽隔离结构之间的填充层上形成多晶硅虚拟栅极，在所述多晶硅虚拟栅极的两侧形成侧墙；

在所述栅介质层、多晶硅虚拟栅极及其侧墙上依次形成硬掩膜层、氧化硅层，依次去除部分氧化硅层、硬掩膜层直至露出所述多晶硅虚拟栅极的顶部；

去除所述多晶硅虚拟栅极，在所述氧化硅层及多晶硅虚拟栅极上依次形成高K栅介质层、金属层，使所述高K栅介质层、金属层填充在所述多晶硅虚拟栅极去除后所形成的沟槽内，去除部分所述金属层、高K栅介质层直至所述硬掩膜层顶部露出，以形成金属栅极叠层。

可选的，所述去除部分填充层步骤中包括：利用化学机械抛光工艺去除所述填充层直至所述浅沟槽隔离结构顶部露出，利用适于选择性地刻蚀所述填充层的研磨液来进行所述化学机械抛光过程。

可选的，所述填充层的材质为多晶硅。

可选的，所述浅沟槽隔离结构包括形成在半导体衬底内的浅沟槽及填充在所述浅沟槽内的氧化硅。

可选的，所述化学机械抛光过程中，对材质为多晶硅的填充层的刻蚀速率与对所述浅沟槽隔离结构中的氧化硅的刻蚀速率之比大于10。

可选的，所述研磨液为氧化硅研磨液或氧化铈研磨液。

可选的，所述填充层的材质为多晶硅，所述化学机械抛光过程中，抛光速度低于

抛光压力低于2psi，磨头、转盘的转速低于30rpm。

可选的，所述去除部分氧化硅层、硬掩膜层步骤中包括：利用化学机械抛光工艺去除所述氧化硅层、硬掩膜层直至所述多晶硅虚拟栅极的顶部露出，所述化学机械抛光过程中包括一次或多次抛光过程。

可选的，所述金属层包括一层金属或多层材质不同的金属。

与现有技术相比，本发明的优点在于：

制作半导体器件的过程中，在半导体衬底中形成浅沟槽隔离结构后再沉积一填充层，在后续形成多晶硅虚拟栅极的过程中通过采用合理的工艺及工艺参数能使浅沟槽隔离结构上的多晶硅虚拟栅极及相邻两浅沟槽隔离结构之间的多晶硅虚拟栅极顶部位于同一高度，这给半导体器件的后期制作带来了很多好处：如，由多晶硅虚拟栅极及其侧墙等构成的栅极结构具有较小的深宽比，使氧化硅层能较佳的填充在其上方；利用化学机械抛光工艺可以一并去除多晶硅虚拟栅极上的硬掩膜层，不会产生硬掩膜层残留的问题，并简化了制作工艺。

附图说明

图1是目前标准晶体管的结构示意图。

图2是具有金属栅极叠层的晶体管的结构示意图。

图3是现有一种具有金属栅极叠层的半导体器件的制作过程中半导体衬底上形成有浅沟槽隔离结构、栅介质层的结构示意图。

图4是现有一种具有金属栅极叠层的半导体器件的制作过程中相邻两个浅沟槽隔离结构上及相邻两个浅沟槽隔离结构之间的半导体衬底上形成有多晶硅虚拟栅极及其侧墙的结构示意图。

图5是现有一种具有金属栅极叠层的半导体器件的制作过程中多晶硅虚拟栅极及其侧墙、栅介质层上形成有硬掩膜层及层间介质层的结构示意图。

图6是现有一种具有金属栅极叠层的半导体器件的制作过程中利用化学机械抛光工艺去除部分层间介质层及其下方的硬掩膜层，所有多晶硅虚拟栅极露出的结构示意图。

图7是现有一种具有金属栅极叠层的半导体器件的制作过程中去除多晶硅虚拟栅极，在多晶硅虚拟栅极去除后的沟槽内填充高K栅介质层、金属层的结构示意图。

图8是现有一种具有金属栅极叠层的半导体器件的制作过程中部分层间介质层及其下方的硬掩膜层被去除后，相邻两个浅沟槽隔离结构上的多晶硅虚拟栅极顶部残留有硬掩膜层的结构示意图。

图9是由现有制作方法形成的一种具有金属栅极叠层的半导体器件的结构示意图。

图10是本发明具有金属栅极叠层的半导体器件的制作方法实施例中此半导体器件的制作流程图。

图11是本发明制作方法过程中在半导体衬底上依次形成垫氧化层、硬掩膜层、图形化光刻胶，并在半导体衬底中形成浅沟槽的结构示意图。

图12是本发明制作方法过程中在硬掩膜层、浅沟槽上形成用作绝缘层的氧化硅层并使其填充在浅沟槽内的结构示意图。

图13是本发明制作过程中依次去除硬掩膜层上的氧化硅层、硬掩膜层、垫氧化层并形成浅沟槽隔离结构，然后在半导体衬底上形成栅介质层的结构示意图。

图14是本发明制作过程中在浅沟槽隔离结构、栅介质层上形成填充层，去除部分填充层以使浅沟槽隔离结构顶部与相邻两个浅沟槽隔离结构之间的填充层表面位于同一高度的结构示意图。

图15是本发明制作过程中在填充层及浅沟槽隔离结构上形成多晶硅层的结构示意图。

图16是本发明制作过程中对多晶硅层及填充层进行刻蚀并在浅沟槽隔离结构及相邻两个浅沟槽隔离结构之间的半导体衬底上形成多晶硅虚拟栅极及其侧墙的结构示意图。

图17是本发明制作过程中在栅介质层、多晶硅虚拟栅极及其侧墙上依次形成硬掩膜层、氧化硅层，依次去除部分氧化硅层、硬掩膜层直至多晶硅虚拟栅极顶部露出的结构示意图。

图18是本发明制作过程中去除多晶硅虚拟栅极及其下方的栅介质层，在氧化硅层、多晶硅虚拟栅极上形成高K栅介质层、金属层的结构示意图。

图19是本发明制作过程中依次去除部分金属层、高K栅介质层直至金属栅极叠层顶部露出的结构示意图。

具体实施方式

如前所述，本发明要解决的问题是提供一种具有金属栅极叠层的半导体器件的制作方法，由此制作方法能形成顶部位于同一高度的多晶硅虚拟栅极，进而能获得顶部位于同一高度的金属栅极叠层，避免了在制作所述半导体器件的过程中由于多晶硅虚拟栅极顶部不位于同一高度而导致的一系列问题。

本发明在半导体衬底上形成顶部高于半导体衬底表面的浅沟槽隔离结构后，再在形成有浅沟槽隔离结构的半导体衬底上沉积一填充层，并去除超出浅沟槽隔离结构顶部的填充层，通过控制去除所述填充层时的工艺精度可使浅沟槽隔离结构之间的填充层表面与浅沟槽隔离结构的顶部位于同一高度，使后续制作过程中浅沟槽隔离结构上的多晶硅虚拟栅极顶部与相邻两个浅沟槽隔离结构之间的多晶硅虚拟栅极顶部位于同一高度，从而避免了现有制作方法中由于多晶硅虚拟栅极顶部不位于同一高度而导致的一系列问题。

图10是本发明具有金属栅极叠层的半导体器件的制作方法实施例中此半导体器件的制作流程图，如图10所示，此制作方法包括以下步骤：

S10.在半导体衬底上形成至少两个浅沟槽隔离结构，浅沟槽隔离结构的顶部高于半导体衬底表面，然后在半导体衬底上形成栅介质层。

S11.在浅沟槽隔离结构、栅介质层上形成填充层，填充层覆盖浅沟槽隔离结构顶部，去除部分填充层以使浅沟槽隔离结构顶部与相邻两个浅沟槽隔离结构之间的填充层表面位于同一高度。

S12.在填充层及浅沟槽隔离结构上形成多晶硅层，去除部分多晶硅层以在浅沟槽隔离结构及相邻两个浅沟槽隔离结构之间的填充层上形成多晶硅虚拟栅极，然后在多晶硅虚拟栅极的两侧形成侧墙。

S13.在栅介质层、多晶硅虚拟栅极及其侧墙上依次形成硬掩膜层、氧化硅层，依次去除部分氧化硅层、硬掩膜层直至露出多晶硅虚拟栅极的顶部。

S14.去除多晶硅虚拟栅极，在氧化硅层及多晶硅虚拟栅极上依次形成高K栅介质层、金属层使其填充在多晶硅虚拟栅极去除后所形成的沟槽内，去除部分金属层、高K栅介质层直至硬掩膜层顶部，以形成金属栅极叠层。

图11至图19是图10所示制作方法在形成半导体器件过程中的结构示意图，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将图10与图11至图19结合起来对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

首先执行步骤S10：在半导体衬底上形成至少两个浅沟槽隔离结构，浅沟槽隔离结构的顶部高于半导体衬底表面，然后在半导体衬底上形成栅介质层。

提供半导体衬底20，半导体衬底20可以包括硅(silicon)、锗(germanium)等半导体衬底材料；半导体衬底20内还可以形成有掺杂区，例如N阱(n-well)、P阱(p-well)、源极(source)、漏极(drain)、漂移区等；半导体衬底20内还可以包括外延层、绝缘体上硅(SOI)等结构。

如图11所示，在半导体衬底20上依次形成垫氧化层21、硬掩膜层22。垫氧化层21(如氧化硅)可以利用热氧化生长或化学气相沉积(CVD)或其它传统的半导体薄膜制作工艺形成。同样的，硬掩膜层22(如氮化硅)也可利用化学气相沉积(CVD)等传统的半导体制作工艺形成。垫氧化层21、硬掩膜层22用作填充层以保护位于其下方的半导体衬底20在后续的制作工艺中不受损害。后续垫氧化层21、硬掩膜层22会被去除。

在硬掩膜层22上沉积光刻胶层23，对光刻胶层23进行曝光、显影以形成图形化光刻胶层。此时光刻胶层23上形成有开口24。利用刻蚀工艺(如干法刻蚀)依次去除位于开口24下方的硬掩膜层22、垫氧化层21、半导体衬底20，以在半导体衬底20上对应开口24的位置形成至少两个浅沟槽25。

如图12所示，去除图形化光刻胶层23，如可以利用有机溶剂将其去除。然后在硬掩膜层22、浅沟槽25上形成用作绝缘层的氧化硅层27以使其填充在浅沟槽25内。氧化硅层27可以利用化学气相沉积(CVD)工艺形成。

如图13所示，去除硬掩膜层22上的氧化硅层27以形成浅沟槽隔离结构28。可以利用化学机械抛光(CMP)工艺将部分氧化硅层27去除，在进行化学机械抛光的过程中硬掩膜层22用作抛光阻挡层。然后依次去除硬掩膜层22、垫氧化层21。可以利用湿法刻蚀依次将硬掩膜层22、垫氧化层21去除。硬掩膜层22、垫氧化层21去除后，浅沟槽隔离结构28的顶部28a高于半导体衬底表面20a，在本实施例中，浅沟槽隔离结构28与半导体衬底表面20a的高度断差值范围可为

半导体器件内可包括多个浅沟槽隔离结构以将半导体衬底内的有源区隔离，为能更清楚的说明本发明，本实施例中以在半导体器件中形成两个浅沟槽隔离结构为例进行说明。

在半导体衬底20上形成栅介质层29，栅介质层29的材质可为氧化硅，它可利用传统的半导体热氧化生长工艺形成，也可利用其它的薄膜制作工艺形成。栅介质层29用以将半导体衬底20与位于其上的有源区或有源器件进行隔离。

接着执行步骤S11：在浅沟槽隔离结构、栅介质层上形成填充层，填充层覆盖浅沟槽隔离结构顶部，去除部分填充层以使浅沟槽隔离结构顶部与相邻两个浅沟槽隔离结构之间的填充层表面位于同一高度。

如图14所示，在浅沟槽隔离结构28、栅介质层29上形成填充层30，填充层30覆盖浅沟槽隔离结构顶部28a。填充层30可以利用化学气相沉积或其它薄膜生长工艺形成。去除部分填充层30以使浅沟槽隔离结构顶部28a与相邻两个浅沟槽隔离结构28之间的填充层表面30a位于同一高度。

为使部分填充层30去除后浅沟槽隔离结构顶部28a与相邻两个浅沟槽隔离结构28之间的填充层表面30a位于同一高度，应使填充层的材料与浅沟槽隔离结构28中的氧化硅材料之间具有较高的选择比，以致当刻蚀至浅沟槽隔离结构顶部28a时不会产生过刻蚀。在本实施例中，填充层30的材质为多晶硅。在后续步骤S12、S13中，相邻两个浅沟槽隔离结构28之间的填充层30的其中一部分会与用以形成多晶硅虚拟栅极34b的多晶硅层31一起构成多晶硅虚拟栅极34b，之后在步骤S14中会将多晶硅虚拟栅极34b去除以形成金属栅极叠层。填充层30的去除方法有多种，如干法刻蚀、湿法刻蚀、化学机械抛光或它们的组合。本实施例中采用化学机械抛光工艺去除部分填充层30。化学机械抛光填充层30时，选用一种能选择性地刻蚀填充层30的研磨液(即，利用该研磨液能对填充层30进行快速刻蚀、对氧化硅进行较慢刻蚀)来对填充层30进行刻蚀。通过控制研磨液对填充层30、氧化硅的刻蚀速率差可实现精度较高的刻蚀。

本实施例中，研磨液可为氧化硅研磨液(silica-based slurry)或氧化铈研磨液(ceria-based slurry)。如前所述，填充层30的材质优选为多晶硅。此研磨液对多晶硅与氧化硅的刻蚀选择比大于10。此步骤中当填充层30的材质为多晶硅时，化学机械抛光的部分工艺参数较佳为：抛光速度低于

抛光压力低于2psi，磨头、转盘的转速低于30rpm。

通过控制化学机械抛光工艺中所采用的研磨料、工艺参数等可使部分填充层30去除后，浅沟槽隔离结构顶部28a与相邻两个浅沟槽隔离结构28之间的填充层表面30a位于同一高度。

接着执行步骤S12：在填充层及浅沟槽隔离结构上形成多晶硅层，去除部分多晶硅层以在浅沟槽隔离结构及相邻两个浅沟槽隔离结构之间的填充层上形成多晶硅虚拟栅极，然后在多晶硅虚拟栅极的两侧形成侧墙。

如前所述，由于浅沟槽隔离结构顶部28a与相邻两个浅沟槽隔离结构28之间的填充层表面30a位于同一高度，因此在填充层30及浅沟槽隔离结构28上形成多晶硅层31时，不需在浅沟槽隔离结构28上形成较厚的多晶硅层31，如图15所示，此时多晶硅层31的表面较平坦。多晶硅层31可利用化学气相沉积等工艺形成。

如图16所示，对多晶硅层31及填充层30进行刻蚀以在浅沟槽隔离结构28及相邻两个浅沟槽隔离结构28之间的半导体衬底20上形成多晶硅虚拟栅极34a、34b，其中，相邻两个浅沟槽隔离结构28之间的多晶硅虚拟栅极34b由两个部分构成：多晶硅层31及其下方的填充层30。本实施例中，可先利用化学机械抛光工艺对多晶硅层31进行平坦化处理，然后在多晶硅层上形成图形化光刻胶层，并在图形化光刻胶层的指定区域形成开口。对位于开口下方的多晶硅层进行刻蚀以在浅沟槽隔离结构28上形成多晶硅虚拟栅极34a、在相邻两个浅沟槽隔离结构28之间的半导体衬底20上形成多晶硅虚拟栅极34b。刻蚀后，栅介质层29暴露出来。

去除图形化光刻胶层，继续参图16所示，在多晶硅虚拟栅极34a、多晶硅虚拟栅极34b及栅介质层29上沉积用以形成侧墙的氧化硅层，对氧化硅层进行干法刻蚀以在多晶硅虚拟栅极34a、多晶硅虚拟栅极34b的两侧形成侧墙35。

接着执行步骤S13：在栅介质层、多晶硅虚拟栅极及其侧墙上依次形成硬掩膜层、氧化硅层，依次去除部分氧化硅层、硬掩膜层直至露出多晶硅虚拟栅极的顶部。

如图17所示，在栅介质层29、多晶硅虚拟栅极34a、多晶硅虚拟栅极34b及其侧墙35上依次形成硬掩膜层36、氧化硅层37。硬掩膜层36的材质可以是氮化硅、氮氧化硅等，硬掩膜层36、氧化硅层37均可用化学气相沉积等传统半导体工艺形成。将多晶硅虚拟栅极、侧墙及位于多晶硅虚拟栅极、侧墙之上的硬掩膜层称作栅极结构，与现有技术相比，本发明中形成的栅极结构具有较小的深宽比(aspect ratio)，因此相邻两栅极结构之间的间隙也具有较小的深宽比，从而使在硬掩膜层上形成氧化硅层时其填充效果更好。

在本实施例中，利用化学机械抛光工艺依次去除部分氧化硅层37、硬掩膜层36，直至多晶硅虚拟栅极34a的顶部34a’、多晶硅虚拟栅极34b的顶部34b’露出，在此抛光过程中，硬掩膜层36充当抛光阻挡层，即当抛光至硬掩膜层36顶部时抛光工艺会停止。此刻蚀步骤中可利用一次或多次化学机械抛光工艺以去除氧化硅层37、硬掩膜层36，以实现更均匀的平坦化处理。至此得到的半导体器件中，浅沟槽隔离结构28上的多晶硅虚拟栅极34a的顶部34a’与相邻两个浅沟槽隔离结构28之间的半导体衬底20上的多晶硅虚拟栅极34b的顶部34b’几乎位于同一高度。因此，此步骤中进行化学机械抛光之后多晶硅虚拟栅极34b的顶部34b’上不会残留有硬掩膜层36。

需说明的是，在浅沟槽隔离结构上设置多晶硅虚拟栅极的原因有多种，如可以增加相邻两个浅沟槽隔离结构之间的多晶硅虚拟栅极在此区域的密度，以便半导体器件的后期制作等。后续在浅沟槽隔离结构上形成的金属叠层可以不用与其它有源器件连接。

最后执行步骤S14：去除多晶硅虚拟栅极，在氧化硅层及多晶硅虚拟栅极上依次形成高K栅介质层、金属层使其填充在多晶硅虚拟栅极去除后所形成的沟槽内，去除部分金属层、高K栅介质层直至硬掩膜层顶部，以形成金属栅极叠层。

如图18所示，去除多晶硅虚拟栅极34a、多晶硅虚拟栅极34b，以在对应它们的位置处形成沟槽。可以利用干法刻蚀将多晶硅虚拟栅极34a、多晶硅虚拟栅极34b去除。

在氧化硅层37、多晶硅虚拟栅极34a、多晶硅虚拟栅极34b上形成高K栅介质层38，此时，高K栅介质层38填充在多晶硅虚拟栅极所对应的沟槽内。高K栅介质层38的材质可为HfO₂、HfSiO、HfSiON、HfZrO等，可利用化学气相沉积、原子层沉积(ALD)等工艺形成高K栅介质层38。

然后在高K栅介质层38上形成金属层39，此时，金属层39填充在多晶硅虚拟栅极所对应的沟槽内并覆盖在高K栅介质层38上。金属层39可包括一层金属或多层材质不同的金属，金属层39的材质可包括：Ta(钽)、TaN(氮化钽)、TaC(碳化钽)、W(钨)、WN(氮化钨)、Al(铝)、TiAl(铝化钛)、TiAlN(氮化钛铝)、TiN(氮化钛)等。金属层39的材质需根据应用需求设置，如当此半导体器件中的金属叠层应用于PMOS时，金属层39的材质可包括W(钨)或Al(铝)、TiN(氮化钛)、WN(氮化钨)、TiAl(铝化钛)、TiAlN(氮化钛铝)；如当金属叠层应用于NMOS时，金属层39的材质可包括W(钨)或Al(铝)、TiN(氮化钛)、TaN(氮化钽)、TiAl(铝化钛)。可利用物理气相沉积、化学气相沉积、原子层沉积(ALD)等工艺形成金属层39。金属层39及其下方的高K栅介质层38构成金属栅极叠层40。

如图19所示，依次去除部分金属层39、高K栅介质层38直至硬掩膜层36顶部露出，此时金属栅极叠层40的顶部也40a露出。

去除金属层39、高K栅介质层38的方法有多种，本实施例中，利用化学机械抛光工艺去除部分金属层39、高K栅介质层38，当抛光至硬掩膜层36顶部时抛光过程会停止，至此，金属栅极叠层40的顶部40a露出。

可以对具有上述结构的半导体器件进行后续加工以在半导体器件内形成多种有源器件，如晶体管等。

与现有技术相比，本发明具有以下优点：

制作半导体器件的过程中，在半导体衬底中形成浅沟槽隔离结构后再沉积一填充层，在后续形成多晶硅虚拟栅极的过程中通过采用合理的工艺及工艺参数能使浅沟槽隔离结构上的多晶硅虚拟栅极及相邻两浅沟槽隔离结构之间的多晶硅虚拟栅极顶部位于同一高度，这给半导体器件的后期制作带来了很多好处：如，由多晶硅虚拟栅极及其侧墙等构成的栅极结构具有较小的深宽比，使氧化硅层能较佳的填充在其上方；利用化学机械抛光工艺可以一并去除多晶硅虚拟栅极上的硬掩膜层，不会产生硬掩膜层残留的问题，并简化了制作工艺。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种具有金属栅极叠层的半导体器件的制作方法，其特征在于，包括以下步骤：

在半导体衬底上形成至少两个浅沟槽隔离结构，所述浅沟槽隔离结构顶部高于半导体衬底表面，在所述半导体衬底上形成栅介质层；

在所述浅沟槽隔离结构、栅介质层上形成填充层，所述填充层覆盖所述浅沟槽隔离结构顶部，去除部分所述填充层以使所述浅沟槽隔离结构顶部与相邻两个浅沟槽隔离结构之间的填充层表面位于同一高度；

在所述填充层及浅沟槽隔离结构上形成多晶硅层，去除部分所述多晶硅层以在所述浅沟槽隔离结构及相邻两个浅沟槽隔离结构之间的填充层上形成多晶硅虚拟栅极，在所述多晶硅虚拟栅极的两侧形成侧墙；

在所述栅介质层、多晶硅虚拟栅极及其侧墙上依次形成硬掩膜层、氧化硅层，依次去除部分氧化硅层、硬掩膜层直至露出所述多晶硅虚拟栅极的顶部；

去除所述多晶硅虚拟栅极，在所述氧化硅层及多晶硅虚拟栅极上依次形成高K栅介质层、金属层，使所述高K栅介质层、金属层填充在所述多晶硅虚拟栅极去除后所形成的沟槽内，去除部分所述金属层、高K栅介质层直至所述硬掩膜层顶部露出，以形成金属栅极叠层。

2.根据权利要求1所述的制作方法，其特征在于，所述去除部分填充层步骤中包括：利用化学机械抛光工艺去除所述填充层直至所述浅沟槽隔离结构顶部露出，利用适于选择性地刻蚀所述填充层的研磨液来进行所述化学机械抛光过程。

3.根据权利要求2所述的制作方法，其特征在于，所述填充层的材质为多晶硅。

4.根据权利要求3所述的制作方法，其特征在于，所述浅沟槽隔离结构包括形成在半导体衬底内的浅沟槽及填充在所述浅沟槽内的氧化硅。

5.根据权利要求4所述的制作方法，其特征在于，所述化学机械抛光过程中，对材质为多晶硅的填充层的刻蚀速率与对所述浅沟槽隔离结构中的氧化硅的刻蚀速率之比大于10。

6.根据权利要求2所述的制作方法，其特征在于，所述研磨液为氧化硅研磨液或氧化铈研磨液。

7.根据权利要求2所述的制作方法，其特征在于，所述填充层的材质为多晶硅，所述化学机械抛光过程中，抛光速度低于

抛光压力低于2psi，磨头、转盘的转速低于30rpm。

8.根据权利要求1所述的制作方法，其特征在于，所述去除部分氧化硅层、硬掩膜层步骤中包括：利用化学机械抛光工艺去除所述氧化硅层、硬掩膜层直至所述多晶硅虚拟栅极的顶部露出，所述化学机械抛光过程中包括一次或多次抛光过程。

9.根据权利要求1所述的制作方法，其特征在于，所述金属层包括一层金属或多层材质不同的金属。

Images