CN103094340A

CN103094340A - 晶体管及其形成方法

Info

Publication number: CN103094340A
Application number: CN2011103406174A
Authority: CN
Inventors: 涂火金; 三重野文健
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-11-01
Filing date: 2011-11-01
Publication date: 2013-05-08
Anticipated expiration: 2031-11-01
Also published as: CN103094340B

Abstract

本发明的实施例提供了一种晶体管，包括：半导体衬底；位于所述半导体衬底表面的栅极结构；位于所述栅极结构两侧的半导体衬底内的沟槽，所述沟槽的底部为V形；位于所述沟槽内的应力层。相应的，本发明的实施例还提供了一种晶体管的形成方法，包括：提供半导体衬底；形成位于所述半导体衬底表面的栅极结构；在所述栅极结构两侧的所述半导体衬底内形成沟槽，所述沟槽的底部为V形；在所述沟槽内形成应力层。本发明实施例中底部为V形的沟槽中填充应力层，可以为沟道区带来更大的应力，有助于提高沟道区载流子的迁移率，增加晶体管的驱动电流，提高晶体管的性能。

Description

晶体管及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，互补金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。为了获得较好的电学性能，通常需要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能提高驱动电流。因而应力可以极大地提高晶体管的性能。

应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensile stress liner)，在PMOS晶体管上形成压应力衬垫层(compressive stress liner)，从而增大了PMOS晶体管和NMOS晶体管的驱动电流，提高了电路的响应速度。据研究，使用双应力衬垫技术的集成电路能够带来24％的速度提升。

因为硅、锗具有相同的晶格结构，即“金刚石”结构，在室温下，锗的晶格常数大于硅的晶格常数，所以在PMOS晶体管的源、漏区形成硅锗(SiGe)，可以引入硅和锗硅之间晶格失配形成的压应力，进一步提高压应力，提高PMOS晶体管的性能。相应地，在NMOS晶体管的源、漏区形成碳硅(CSi)可以引入硅和碳硅之间晶格失配形成的拉应力，进一步提高拉应力，提高NMOS晶体管的性能。

现有技术中，晶体管的形成方法为：

请参考图1，提供半导体衬底100，在所述半导体衬底100内形成浅沟槽隔离区103，形成位于所述半导体衬底100表面栅绝缘层105，形成覆盖所述栅绝缘层105的栅电极层107，在所述半导体衬底100表面形成与位于所述栅绝缘层105、栅电极层107两侧且与其接触的侧墙109；

请参考图2，以所述栅电极层107和侧墙109为掩膜在所述半导体衬底100内形成底部平坦的U形开口111；

请参考图3，在所述开口111内填充满硅锗，形成源/漏区113。

然后现有技术在晶体管的源漏区域形成锗硅的方法形成的应力有限，载流子的迁移率的提高较小，晶体管的性能提高有限。

更多关于晶体管及其形成方法见公开号为“CN101789447A”的申请文件。

发明内容

本发明解决的问题是提供一种提高载流子的迁移率的晶体管及其形成方法。

为解决上述问题，本发明的实施例提供了一种晶体管，包括：

半导体衬底；

位于所述半导体衬底表面的栅极结构；

位于所述栅极结构两侧的半导体衬底内的沟槽，所述沟槽的底部为V形；

位于所述沟槽内的应力层。

可选地，所述沟槽的剖面形状为钻石形。

可选地，所述沟槽的深度为

可选地，所述应力层包括：位于所述沟槽表面的过渡层；位于所述过渡层表面且与所述沟槽的表面齐平的本征层，所述过渡层产生的应力小于所述本征层产生的应力。

可选地，所述过渡层的厚度为

可选地，所述应力层的材料为SiGe或SiC。

可选地，所述过渡层中Ge或C的原子百分比含量为0％-25％；所述本征层中Ge或C的原子百分比含量为20％-45％。

本发明的实施例还提供了一种晶体管的形成方法，包括：

提供半导体衬底；

形成位于所述半导体衬底表面栅极结构；

在所述栅极结构两侧的所述半导体衬底内形成沟槽，所述沟槽的底部为V形；

在所述沟槽内形成应力层。

可选地，所述沟槽的形成步骤包括：采用干法刻蚀工艺刻蚀所述栅极结构两侧的半导体衬底，形成开口，所述开口的侧壁垂直于所述半导体衬底表面；采用湿法刻蚀工艺继续刻蚀所述具有开口的半导体衬底，形成底部为V形的沟槽。

可选地，所述干法刻蚀工艺的参数范围为：压力为5-50mTorr；功率为400-750W；CF₄的气体流量为20-200sccm；HBr的气体流量为50-1000sccm；He的气体流量为200-1000sccm；O₂的气体流量为5-20sccm；温度为40-80℃；偏置电压为100-250V；刻蚀时间为20-80S。

可选地，所述湿法刻蚀工艺采用的化学试剂为碱性。

可选地，所述湿法刻蚀工艺的参数范围为：化学试剂为TMAH或NH₃.H₂O，所述化学试剂中TMAH或NH₃.H₂O的质量百分比为1％-5％；温度为20-100℃；刻蚀时间为30-100S。

可选地，所述开口的深度为

所述沟槽的深度为

可选地，形成所述应力层采用的反应气体包括H₂、HCl、GeH₄、SiH₄和B₂H₆；或者包括H₂、HCl、GeH₄、DCS、B₂H₆；或者包括H₂、HCl、GeH₄、SiH₄和BH₃；或者包括H₂、HCl、GeH₄、DCS和BH₃。

可选地，形成所述应力层的工艺参数包括：温度500-800℃；压力1-50Torr；H2的气体流量1-50slm；DCS、SiH₄、HCl、GeH₄、B₂H₆、BH₃的气体流量为1-200sccm。

可选地，还包括：在形成应力层之前对所述半导体衬底表面及沟槽进行清洗，所述清洗采用的试剂为RCA和DHF。

与现有技术相比，本发明的实施例具有以下优点：

本发明实施例的晶体管，具有位于栅极结构两侧的半导体衬底内、且底部为V形的沟槽，位于所述V形的沟槽内的应力层，可以有效增大沟道区的横向和纵向的应力，提高沟道区载流子的迁移率，增加晶体管的驱动电流，提高晶体管的性能。

本发明实施例的晶体管的形成方法中，采用干法刻蚀工艺和湿法刻蚀工艺相结合的方法，形成的沟槽的形状为V形，形成工艺简单，并且所述V形的沟槽用于后续填充形成应力层，有效增大了沟道区的横向和纵向的应力，提高沟道区载流子的迁移率，增加了晶体管的驱动电流，提高了晶体管的性能。

附图说明

图1-图3是现有技术的晶体管的形成过程的剖面结构示意图；

图4是本发明实施例的晶体管的形成方法的流程结构示意图；

图5-图9是本发明实施例的晶体管的形成过程的剖面结构示意图；

图10-图11是本发明实施例的晶体管的沟道区的应力分布示意图。

具体实施方式

由背景技术可知，现有的晶体管的形成方法在源、漏区形成硅锗提高载流子的迁移率的较为有限，导致晶体管的驱动电流较小，从而使得晶体管的性能较差。

本发明实施例的发明人发现，现有技术的晶体管的形成方法，采用干法刻蚀的方法在栅极结构两侧形成底部平坦的U形沟槽，然后向所述沟槽内填充硅锗材料形成应力层的方法存在问题。本发明实施例的发明人经过进一步研究后发现，晶体管沟道区的应力大小与沟槽的形状密切相关。经过大量的试验和仿真后，发明人发现，当所述沟槽底部的形状为V形时，后续形成的应力层对沟道区的应力最大。更进一步的，本发明实施例的发明人还发明了一种形成上述V形沟槽的方法。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

请参考图4，本发明的实施例的晶体管的形成方法，包括：

步骤S201，提供半导体衬底；

步骤S203，形成位于所述半导体衬底表面的栅极结构；

步骤S205，在所述栅极结构两侧的所述半导体衬底内形成沟槽，所述沟槽的底部为V形；

步骤S207，在所述沟槽内形成应力层。

具体的，请参考图5，提供半导体衬底300。

所述半导体衬底300的材料为单晶硅，所述半导体衬底300内形成有浅沟槽隔离结构303，用于隔离晶体管。

在本发明的实施例中，所述半导体衬底300的晶向为<110>或<100>。

需要说明的是，在本发明的其他实施例中，所述半导体衬底300也可以为其他的晶向，例如<101>、<001>、<010>等。

请继续参考图5，形成位于所述半导体衬底300表面的栅极结构(未标示)。

所述栅极结构包括位于半导体衬底300表面的栅介质层305、位于所述栅介质层305表面的栅电极层307、以及位于所述栅介质层305和栅电极层307两侧且与其接触的半导体衬底300表面的侧墙309。

在本发明的实施例中，所述栅极结构的形成步骤为：采用沉积工艺在所述半导体衬底300表面形成栅介质层305；采用沉积工艺在所述栅介质层305表面形成栅电极层307；采用沉积、刻蚀工艺在所述栅介质层305和栅电极层307两侧的半导体衬底300表面形成侧墙。

其中，所述栅介质层的材料为二氧化硅，所述栅电极层的材料为多晶硅或者金属，所述侧墙的材料为二氧化硅。

请参考图6，刻蚀所述栅极结构两侧的半导体衬底，形成开口311。

所述开口311用于为后续形成V形的沟槽提供平台。发明人发现，所述开口311的形状与后续形成的沟槽的形状有关，当所述开口311的侧壁垂直于所述半导体衬底300表面时，后续更易形成V形的沟槽。本发明实施例的开口311的侧壁垂直于所述半导体衬底300表面。

所述开口311的形成步骤为：形成覆盖所述半导体衬底300、栅极结构的顶部和两侧的硬掩膜层(未图示)，所述硬掩膜层具有位于栅极结构两侧的图形(未图示)；以所述硬掩膜层为掩膜刻蚀所述半导体衬底300形成开口311。

所述开口311的形成工艺为干法刻蚀。所述干法刻蚀工艺的参数范围为：压力为5-50mTorr；功率为400-750W；CF4的气体流量为20-200sccm；HBr的气体流量为50-1000sccm；He的气体流量为200-1000sccm；O₂的气体流量为5-20sccm；温度为40-80℃；偏置电压为100-250V；刻蚀时间为20-80S。在本发明的实施例中，所述干法刻蚀工艺的参数为：压力为7mTorr；功率为650W；CF₄的气体流量为90sccm；HBr的气体流量为500sccm；He的气体流量为500sccm；O₂的气体流量为8sccm；温度为60℃；偏置电压为200V；刻蚀时间为40S。本发明的实施例中，形成的所述开口311的深度为

需要说明的是，所述开口311的侧壁也可以不是垂直于所述半导体衬底300的表面，只需在后续湿法刻蚀形成沟槽时，适当延长刻蚀的时间。

请参考图7，继续刻蚀所述具有开口的半导体衬底300，形成底部为V形的沟槽313。

刻蚀所述具有开口的半导体衬底300的形成工艺为湿法刻蚀工艺。发明人发现，湿法刻蚀时，不同晶向的半导体衬底300的腐蚀速率并不相同，例如在本发明的实施例中，<110>或<100>晶向的半导体衬底300的腐蚀速率较快，而<111>晶向的半导体衬底300的腐蚀速率较为缓慢，在开口的形状确定的情况下，控制湿法刻蚀工艺中适当的参数，则可以形成底部为V形的沟槽313。

所述湿法刻蚀工艺采用的化学试剂为碱性，例如TMAH(即(CH₃)₄NOH，四甲基氢氧化氨)或NH₃.H₂O。所述湿法刻蚀工艺的参数范围为：化学试剂为TMAH或NH₃.H₂O，所述化学试剂中TMAH或NH₃.H₂O的质量百分比为1％-5％；温度为20-100℃；刻蚀时间为30-100S。在本发明的实施例中，所述湿法刻蚀工艺的参数为：质量百分比为2.37％的TMAH；温度为50℃；刻蚀时间80S。

所述湿法刻蚀工艺后，形成的V形的沟槽313的剖面形状为钻石形，所述沟槽313的深度为

并且，所述V形的沟槽313用于后续填充SiGe或SiC，发明人发现，当所述V形的沟槽的角度为30-90°时，后续形成的晶体管的沟道区的应力更大，可以有效提高沟道区载流子的迁移率，增加了晶体管的驱动电流，提高了晶体管的性能。

需要说明的是，当所述开口的侧壁不是垂直于半导体衬底300的表面时，适当的延长湿法刻蚀工艺的刻蚀时间，也可以形成底部为V形的沟槽。

需要说明的是，为了不影响后续形成的应力层的质量，在形成应力层之前对所述半导体衬底300表面及沟槽313进行清洗，所述清洗采用的试剂为RCA和DHF(diluted HF，稀释的氢氟酸)。其中，所述RCA为本领域技术人员常用于清洗半导体器件的试剂，包括H₂SO₄和H₂O₂的混合液；或NH4OH、H₂O₂和H₂O的混合液；或HCl、H₂O₂和H₂O的混合液。

随后形成位于所述沟槽313内的应力层(未标示)。所述应力层包括位于所述沟槽表面的过渡层；位于所述过渡层表面且与所述半导体衬底300表面齐平的本征层，所述过渡层产生的应力小于所述本征层产生的应力。

请参考图8，形成位于所述沟槽313表面的过渡层315。

所述过渡层315用于防止应力层的Ge或C原子的百分比含量过高，导致应力层中的SiGe或SiC中产生晶格缺陷，影响沟道区的应力。

所述过渡层315的材料为SiGe或SiC，为使得形成的SiGe或SiC薄膜内部不产生晶格缺陷，所述过渡层315中Ge或C的原子百分比含量不能太高，所述过渡层315产生的应力小于后续形成的本征层产生的应力，所述过渡层315中Ge或C的原子百分比含量为0％-25％。

需要说明的是，所述过渡层315中Ge或C的原子百分比含量可以为0％-25％中一个特定的值，也可以为由0％-25％中的一个范围，以保证形成的SiGe或SiC薄膜内部不产生晶格缺陷。例如，在本发明的实施例中，所述过渡层315的材料为SiGe，其中Ge的原子百分比含量为12％。

所述过渡层315的形成工艺为外延生长工艺或沉积工艺，所述过渡层315的厚度为在本发明的实施例中，采用外延生长工艺形成所述过渡层315，形成所述过渡层315采用的反应气体包括H₂、HCl、GeH₄、SiH₄和B₂H₆；或者包括H₂、HCl、GeH₄、DCS(即SiH₂Cl₂)、B₂H₆；或者包括H₂、HCl、GeH₄、SiH₄和BH₃；或者包括H₂、HCl、GeH₄、DCS和BH₃。形成所述过渡层315的工艺参数包括：温度为500-800℃；压力为1-50Torr；H2的气体流量为1-50slm；DCS、SiH₄、HCl、GeH₄、B₂H₆、BH3的气体流量为1-200sccm。

请参考图9，形成位于所述过渡层315表面且与所述半导体衬底300表面齐平的本征层317。

所述本征层317和所述过渡层315共同构成应力层，用于使沟道区产生应力，以提高载流子的迁移率，提高晶体管的驱动电流和其他性能。所述本征层317的材料为SiGe或SiC，为了使沟道区产生更大的应力，所述本征层317中Ge或C的原子百分比含量较过渡层315中Ge或C的原子百分比含量高，为20％-45％。

所述本征层317的形成工艺为外延生长工艺或沉积工艺。在本发明的实施例中，采用外延生长工艺形成所述本征层317，形成所述本征层317采用的反应气体包括H₂、HCl、GeH₄、SiH₄和B₂H₆；或者包括H₂、HCl、GeH₄、DCS、B₂H₆；或者包括H₂、HCl、GeH₄、SiH₄和BH₃；或者包括H₂、HCl、GeH₄、DCS和BH₃。形成所述本征层317的工艺参数包括：温度为500-800℃；压力为1-50Torr；H₂的气体流量为1-50slm；DCS、SiH₄、HCl、GeH₄、B₂H₆、BH₃的气体流量为1-200sccm。

需要说明的是，由于所述过渡层315和所述本征层317中仅Ge的原子百分比含量不同，因此，在实际过程中，可以在形成过渡层315后通过改变反应气体中GeH₄的气体流量来形成本征层317。

需要说明的是，也可以在所述V形的沟槽内直接填充SiGe或SiC，形成某个特定浓度的应力层。

上述步骤完成之后，本发明实施例的晶体管的制作完成。本发明实施例采用干法刻蚀和湿法刻蚀工艺的方法形成了底部形状为V形的沟槽，所述具有V形沟槽的晶体管的沟道区的应力得到增大，沟道区的载流子的迁移率提高，晶体管的驱动电流增大，晶体管的性能更好，并且，本发明实施例的形成工艺简单。

相应的，请继续参考图9，本发明的实施例还提供了一种晶体管，包括：

半导体衬底300；

位于所述半导体衬底300表面的栅极结构；

位于所述栅极结构两侧的半导体衬底300内的沟槽，所述沟槽的底部为V形；

位于所述沟槽内的应力层。

其中，所述半导体衬底300的晶向为<110>或<100>。

所述栅极结构包括位于所述半导体衬底表面的栅介质层305、位于所述栅介质层305表面的栅电极层307，以及位于所述栅介质层305和栅电极层307两侧的半导体衬底300表面的侧墙309。

所述沟槽的剖面形状为钻石形；且深度为

所述应力层的材料为SiGe或SiC。所述应力层包括：位于所述沟槽表面的过渡层315，所述过渡层的厚度为

所述过渡层中Ge或C的原子百分比含量为0％-25％；位于所述过渡层315表面且与所述沟槽的表面齐平的本征层317，所述本征层中Ge或C的原子百分比含量为20％-45％，所述过渡层315产生的应力小于所述本征层317产生的应力。

本发明实施例的晶体管，由于具有了底部为V形的沟槽，所述V形的沟槽中形成有应力层，所述沟槽的形状与应力层为沟道区带来的应力大小有关，V形的沟槽中形成的应力层，可以为沟道区带来更大的应力，提高了沟道区载流子的迁移率，增大了晶体管的驱动电流，提高了晶体管的性能。

请参考图10，图10示出了本发明实施例的晶体管沟道区的应力的沿Y方向(即纵向，如图9所示)的分布示意图。从图10可以看出，晶体管沟道区沿Y方向的应力随离沟道区中心(channel center)的距离的增大而逐渐减小。Y方向上，位于所述栅介质层底部的半导体衬底表面处的应力最大，在本发明的实施例中，为4E+09Pa，大于现有技术中晶体管沟道区产生的应力。

请参考图11，图11示出了本发明实施例的晶体管沟道区的应力的沿X方向(即纵向，如图9所示)的分布示意图。从图11可以看出，晶体管沟道区沿X方向的应力随离沟道区中心最近处的应力最大，可以达到3.5E+09Pa，大于现有技术中晶体管沟道区产生的应力。

需要说明的是，所述沟道区中心指的是位于所述半导体衬底表面、并到相邻两沟槽之间距离相等的点。

图10和图11进一步证明了发明人提出的具有V形沟槽的晶体管，在所述V形沟槽内填充应力层后，可以增大沟道区的应力，提高沟道区载流子的迁移率，增加晶体管的驱动电流，提高晶体管的性能。

综上，本发明实施例的晶体管，具有位于栅极结构两侧的半导体衬底内、且底部为V形的沟槽，位于所述V形的沟槽内的应力层，可以有效增大沟道区的横向和纵向的应力，提高沟道区载流子的迁移率，增加晶体管的驱动电流，提高晶体管的性能。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种晶体管，包括：

半导体衬底；

位于所述半导体衬底表面的栅极结构；

其特征在于，还包括：

位于所述沟槽内的应力层。

2.如权利要求1所述的晶体管，其特征在于，所述沟槽的剖面形状为钻石形。

3.如权利要求1所述的晶体管，其特征在于，所述沟槽的深度为

4.如权利要求1所述的晶体管，其特征在于，所述应力层包括：位于所述沟槽表面的过渡层；位于所述过渡层表面且与所述沟槽的表面齐平的本征层，所述过渡层产生的应力小于所述本征层产生的应力。

5.如权利要求4所述的晶体管，其特征在于，所述过渡层的厚度为

6.如权利要求1或4所述的晶体管，其特征在于，所述应力层的材料为SiGe或SiC。

7.如权利要求4所述的晶体管，其特征在于，所述过渡层中Ge或C的原子百分比含量为0％-25％；所述本征层中Ge或C的原子百分比含量为20％-45％。

8.一种晶体管的形成方法，包括：

提供半导体衬底；

形成位于所述半导体衬底表面的栅极结构；

其特征在于，还包括：

在所述沟槽内形成应力层。

9.如权利要求8所述的晶体管的形成方法，其特征在于，所述沟槽的形成步骤包括：采用干法刻蚀工艺刻蚀所述栅极结构两侧的半导体衬底，形成开口，所述开口的侧壁垂直于所述半导体衬底表面；采用湿法刻蚀工艺继续刻蚀所述开口的半导体衬底，形成底部为V形的沟槽。

10.如权利要求9所述的晶体管的形成方法，其特征在于，所述干法刻蚀工艺的参数范围为：压力为5-50mTorr；功率为400-750W；CF₄的气体流量为20-200sccm；HBr的气体流量为50-1000sccm；He的气体流量为200-1000sccm；O₂的气体流量为5-20sccm；温度为40-80℃；偏置电压为100-250V；刻蚀时间为20-80S。

11.如权利要求9所述的晶体管的形成方法，其特征在于，所述湿法刻蚀工艺采用的化学试剂为碱性。

12.如权利要求9所述的晶体管的形成方法，其特征在于，所述湿法刻蚀工艺的参数范围为：化学试剂为TMAH或NH₃.H₂O，所述化学试剂中TMAH或NH₃.H₂O的质量百分比为1％-5％；温度为20-100℃；刻蚀时间为30-100S。

13.如权利要求9所述的晶体管的形成方法，其特征在于，所述开口的深度为

所述沟槽的深度为

14.如权利要求8所述的晶体管的形成方法，其特征在于，形成所述应力层采用的反应气体包括H₂、HCl、GeH₄、SiH₄和B₂H₆；或者包括H₂、HCl、GeH₄、DCS、B₂H₆；或者包括H₂、HCl、GeH₄、SiH₄和BH₃；或者包括H₂、HCl、GeH₄、DCS和BH₃。

15.如权利要求14所述的晶体管的形成方法，其特征在于，形成所述应力层的工艺参数包括：温度为500-800℃；压力为1-50Torr；H₂的气体流量1-50slm；DCS、SiH₄、HCl、GeH₄、B₂H₆、BH₃的气体流量为1-200sccm。

16.如权利要求8所述的晶体管的形成方法，其特征在于，还包括：在形成应力层之前对所述半导体衬底表面及沟槽进行清洗，所述清洗采用的试剂为RCA和DHF。