CN103311122B

CN103311122B - 晶体管的形成方法

Info

Publication number: CN103311122B
Application number: CN201210064092.0A
Authority: CN
Inventors: 李凤莲; 倪景华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-03-12
Filing date: 2012-03-12
Publication date: 2016-03-16
Anticipated expiration: 2032-03-12
Also published as: CN103311122A

Abstract

一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构；在紧邻所述栅极结构两侧的半导体衬底内进行离子注入，形成离子注入区，所述离子注入区的部分延伸至栅极结构下方的半导体衬底内；采用干法刻蚀工艺去除半导体衬底内的所述离子注入区，形成开口；采用湿法刻蚀工艺刻蚀所述开口，使所述开口向栅极结构下方延伸；在湿法刻蚀后，在所述开口内形成应力衬垫层。由所述晶体管的形成方法所形成的晶体管的载流子的迁移率提高，漏电流降低，晶体管的性能提高，可靠性增强。

Description

晶体管的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。因此，互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。然而，栅极的尺寸变化会影响半导体器件的电学性能，目前，主要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能提高驱动电流。因而应力可以极大地提高晶体管的性能。

因为硅、锗具有相同的晶格结构，即“金刚石”结构，在室温下，锗的晶格常数大于硅的晶格常数，所以在PMOS晶体管的源/漏区形成硅锗(SiGe)，可以引入硅和锗硅之间晶格失配形成的压应力，进一步提高压应力，提高PMOS晶体管的性能。相应地，在NMOS晶体管的源/漏区形成硅碳(SiC)可以引入硅和硅碳之间晶格失配形成的拉应力，进一步提高拉应力，提高NMOS晶体管的性能。而由于NMOS晶体管的载流子是电子，电子本身的迁移率相对PMOS晶体管的空穴而言要高，因此现有技术通常只在PMOS晶体管内的源/漏区形成西格玛形的硅锗的应力衬垫层，以提高应力，提高空穴的迁移率。

现有技术中，具有应力衬垫层的PMOS晶体管的形成方法为：

请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有栅极结构。

所述栅极结构包括：形成于半导体衬底100表面的栅介质层110，形成于栅介质层110表面的栅电极层111，栅电极层111表面的硬掩膜层113，以及形成于所述栅介质层110、栅电极层111和硬掩膜层113两侧的侧墙112。

请参考图2，以所述栅极结构为掩膜，采用干法刻蚀在紧邻所述栅极结构两侧的半导体衬底100内形成开口102。

请参考图3，采用湿法刻蚀所述开口102，使所述开口102向栅极结构下方延伸，所述开口变成西格玛(sigma，∑)形。

所述干法刻蚀后的开口102具有顶角，所述顶角确定了湿法刻蚀工艺中，在<111>晶格方向上的刻蚀停止点；由于所述湿法刻蚀具有各向异性的性质，纵向的刻蚀速率比横向的刻蚀速率快，经过湿法刻蚀后，所述刻蚀停止点所在的位置成为斜面，使湿法刻蚀后的开口102能够形成西格玛形。

请参考图4，在所述开口102(请参考图3)内选择性外延沉积填充满以硅锗为材料的应力衬垫层103。

然而，以现有技术形成的具有应力衬垫层的晶体管的源/漏区的应力有限，对于沟道区的载流子迁移率的提高较小，导致所形成的晶体管的性能提高有限。

更多关于具有应力衬垫层的晶体管的形成方法请参考公开号为US2007/0072380A1的美国专利文件。

发明内容

本发明解决的问题是，提高所形成的晶体管沟道区的载流子的迁移率，从而提高所形成的晶体管的性能以及可靠性。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底表面形成有栅极结构；

在紧邻所述栅极结构两侧的半导体衬底内进行离子注入，形成离子注入区，所述离子注入区的部分延伸至栅极结构下方的半导体衬底内；

采用干法刻蚀工艺去除半导体衬底内的所述离子注入区，形成开口；

采用湿法刻蚀工艺刻蚀所述开口，使所述开口向栅极结构下方延伸；

在湿法刻蚀后，在所述开口内形成应力衬垫层。

可选的，所述栅极结构包括：所述半导体衬底表面的栅介质层，栅介质层表面的栅电极层，以及位于半导体衬底表面，紧靠所述栅介质层和栅电极层两侧的侧墙。

可选的，所述离子注入区的深度为400埃～600埃。

可选的，所述离子注入区的边界上具有顶点，且所述顶点为距离所述栅电极层边界的延长线最近的点，所述顶点到半导体衬底表面的距离为150埃～300埃。

可选的，所述离子注入区的边界上具有顶点，且所述顶点为距离所述栅电极层边界的延长线最近的点，所述顶点位于到所述栅电极极边界的延长线距离小于5纳米的区域内。

可选的，所述离子注入的掺杂浓度的范围为10¹⁷～10²⁰原子/立方厘米。

可选的，所述离子注入的掺杂浓度在顶点所在的水平区域内最高，所述顶点位于离子注入区边界上，且距离所述栅电极层边界的延长线最近的点。

可选的，所述离子注入角度为10°～45°。

可选的，所述离子注入的离子为磷或砷。

可选的，所述干法刻蚀对于离子注入区和离子注入区以外的半导体衬底之间具有刻蚀选择比，且所述刻蚀选择比的比值大于5。

可选的，所述干法刻蚀的刻蚀气体为氯气、溴化氢或氯气和溴化氢的混合气体。

可选的，湿法刻蚀后，所述开口的形状为西格玛形。

可选的，湿法刻蚀后，所述开口的深度为500埃～1000埃。

可选的，所述开口的顶角位于距离所述栅电极层边界的延长线小于5纳米的区域内。

可选的，所述应力衬垫层的材料为硅锗或掺杂硼的硅锗。

可选的，所述应力衬垫层的形成工艺为选择性外延沉积工艺。

与现有技术相比，本发明具有以下优点：

本发明实施例的晶体管的形成方法能够提高晶体管沟道区的应力，从而提高载流子的迁移率。所述载流子迁移率提高是由于所形成的晶体管的沟道区的长度减小；所述沟道区的长度减小是由于所述西格玛形开口的顶角到栅电极层边界的延长线的距离减小。所述晶体管的形成方法为：通过在相邻的栅极结构之间的半导体衬底内进行离子注入，形成离子注入区；之后干法刻蚀离子注入区形成开口，再湿法刻蚀所述开口，使所述开口变为西格玛形。

由于所述离子注入区的形状可由离子注入工艺控制，因此干法刻蚀后的开口的形状以及顶点的位置可由离子注入工艺控制；而且后续的湿法刻蚀后，所形成的西格玛形开口的顶角的位置由干法刻蚀后开口的顶点确定，因此西格玛形开口的深度，以及所述西格玛形开口的顶角位置更易控制；而所述西格玛形开口的顶角位置影响了所形成的晶体管的性能，当所述顶角到栅电极层边界的延长线的距离足够近时，晶体管的沟道区的应力提高，使载流子的迁移率提高；同时应力衬垫层不会过深，所形成的晶体管的性能更佳，可靠性增强。

进一步的，所述干法刻蚀工艺中，离子注入区和离子注入区以外的半导体衬底之间具有刻蚀选择比，且所述刻蚀选择比的比值大于5；由于离子注入区内的离子在干法刻蚀的过程中会与刻蚀气体发生反应，导致离子注入区的刻蚀速率快于纯硅材料的半导体衬底，因此由离子注入的方法可定义半导体衬底内干法刻蚀的区域。

附图说明

图1至图4是现有技术具有应力衬垫层的PMOS晶体管的形成方法的剖面结构示意图；

图5是本发明实施例的晶体管的形成方法的流程示意图；

图6至图10是本发明实施例的晶体管的形成方法的剖面结构示意图。

具体实施方式

如背景技术所述，现有技术形成的具有应力衬垫层的晶体管，源/漏区的应力提高有限，对于沟道区的载流子迁移率的提高较小，导致所形成的晶体管的性能提高有限。

经过研究，发明人发现沟道区载流子的迁移率提高较小的原因与所述应力衬垫层的顶角到栅电极层边界的延长线的距离，以及所述顶角到半导体衬底表面的距离有关；应力衬垫层的顶角到栅电极层边界的延长线的距离越近，沟道区产生的应力越大，所形成的晶体管的沟道中的载流子的迁移率越高，晶体管的性能越好。

请参考图3，现有技术通过对半导体衬底100进行干法刻蚀以及湿法刻蚀形成西格玛形的开口102；所述西格玛形的开口102具有顶角，所述顶角到半导体衬底100表面的距离，以及顶角到栅电极层111边界的延长线的距离是影响晶体管性能的重要参数，会影响所形成的晶体管内载流子的迁移。因此为了使晶体管具有较好的性能，需要使顶角到栅电极层111边界的延长线的距离在一定的范围内。

然而，以现有工艺中，形成的西格玛形的开口102时，由于湿法刻蚀具有各向异性，使得纵向的刻蚀速率快于横向的刻蚀速率；当形成的西格玛形的顶角到栅电极层111边界的延长线的距离达到标准时，所述开口102纵向深度过大，甚至开口102底部会产生尖角；开口102纵向深度过大会导致后续形成的应力衬垫层103在半导体衬底100底部产生较大的应力，并产生漏电，但沟道区的应力却较小；所述尖角还会影响后续形成的应力衬垫层时的速率，使所形成的应力衬垫层内部容易出现缺陷，从而使晶体管的性能降低，可靠性下降。

为了解决上述问题，本发明的发明人提供一种晶体管的形成方法，请参考图5，为本发明实施例的晶体管的形成方法的示意图，包括：

步骤S101，提供半导体衬底，所述半导体衬底表面形成有栅极结构；

步骤S102，在紧邻所述栅极结构两侧的半导体衬底内进行离子注入，形成离子注入区，所述离子注入区的部分延伸至栅极结构下方的半导体衬底内；

步骤S103，采用干法刻蚀工艺去除半导体衬底内的所述离子注入区内，形成开口；

步骤S104，采用湿法刻蚀工艺刻蚀所述开口，使所述开口向栅极结构下方延伸；

步骤S105，在湿法刻蚀后，在所述开口内形成应力衬垫层。

以下将结合具体实施例进行详细说明，图6至图10为本发明具体实施例的晶体管的形成方法的剖面结构示意图。

请参考图6，提供半导体衬底200，所述半导体衬底200表面形成有栅极结构。

所述半导体衬底200的材料是硅，用于为后续工艺提供工作平台。在本发明的实施例中，所述半导体衬底200表面的晶向为<100>。

所述栅极结构包括：形成于所述半导体衬底200表面的栅介质层301，形成于所述栅介质层301表面的栅电极层302，形成于所述栅电极层302表面的硬掩膜层303，形成于所述栅介质层301、栅电极层302和硬掩膜层303两侧的侧墙304。

在本实施例中，所述侧墙304包括第一侧墙(未示出)和伪侧墙(未示出)，所述伪侧墙在第一侧墙层外侧，所述伪侧墙在后续工艺形成应力衬垫层之后被去除，所述伪侧墙用于为后续工艺形成的第二侧墙占据位置，所述第二侧墙层在伪侧墙去除之后形成，使第二侧墙层的厚度能够精确控制；所述第一侧墙和第二侧墙构成晶体管的侧墙304，且所形成的侧墙304的尺寸能够精确控制。

所述侧墙304由氧化硅、氮化硅和氮氧化硅中的一种构成，或由氧化硅、氮化硅和氮氧化硅中的多种组合堆叠构成。

所述硬掩膜层303由氧化硅、氮化硅和氮氧化硅中的一种构成，或由氧化硅、氮化硅和氮氧化硅中的多种组合堆叠构成。所述硬掩膜层303的作用是：为后续工艺中的干法刻蚀以及湿法刻蚀对所述栅电极层302起到保护作用。

所述栅电极层302的材料为多晶硅；所述栅介质层301的材料为氧化硅、氧化铪、氧化铝、氮氧化硅、或高K介质材料。

所述栅极结构的形成工艺为：在半导体衬底表面形成栅介质层301，在栅介质层301表面形成栅电极层302，在栅电极层302表面形成硬掩膜层303；在所述栅介质层301、栅电极层302和硬掩膜层303表面形成侧墙层，经过回刻蚀工艺在所述栅介质层301、栅电极层302和硬掩膜层303两侧形成侧墙304。

请参考图7，在紧邻所述栅极结构两侧的半导体衬底200内进行离子注入，形成离子注入区202，所述离子注入区202的部分延伸至栅极结构下方的半导体衬底200内。

所述离子注入的工艺为：所述离子注入的离子为磷或砷，所述离子注入的注入角度为10°～45°，所述注入角度为离子注入的方向与半导体衬底200表面的夹角的度数，所述离子注入的掺杂浓度的范围为10¹⁷～10²⁰atom/cm³。

由所述离子注入工艺，可以控制所形成的离子注入区的形状，所述离子注入区用于确定后续进行干法刻蚀的区域。

所形成的离子注入区202的深度20为400埃～600埃，所述深度20由离子注入的注入能量所确定；所述离子注入区202具有顶点203，所述顶点203是到所述栅电极层302边界的延长线距离21最近的点，顶点203到半导体衬底200表面的距离22为150埃～300埃；所述顶点203位于到所述栅电极层302边界线的延长线的距离21小于5nm的区域内，即所述顶点203位于，从不到所述栅电极层302边界线的延长线5nm到超过所述栅电极层302边界线的延长线5nm的范围内。

在所述离子注入区202的顶点203到半导体衬底200表面的距离22为150埃～300埃；所述顶点203所在的水平区域掺杂浓度最高，由所述水平区域向上或向下，掺杂浓度逐步降低。

所述顶点203的位置是由离子注入工艺中的掺杂浓度所决定的，而所述顶点203的位置确定了后续工艺形成的西格玛形开口的顶角的位置。

在本实施例中，在栅极结构两侧的半导体衬底200内形成两个离子注入区202，所述离子注入区202具有顶点203，两个离子注入区202相对的顶点203之间具有较小的距离，使后续工艺所形成的晶体管的沟道区较短，提高了所形成的晶体管的性能。

请参考图8，采用干法刻蚀工艺去除半导体衬底内的所述离子注入区202，形成开口204。

所述干法刻蚀的刻蚀气体为氯气、溴化氢或氯气和溴化氢的混合气体；所述干法刻蚀工艺为：溴化氢的流量为200-800sccm，氯气的流量为20-100sccm，惰性气体的流量为50-1000sccm，刻蚀腔室的压力为2-200毫托，刻蚀时间为15-60s；采用所述干法刻蚀，离子注入区和离子注入区以外的半导体衬底之间具有刻蚀选择比，且所述刻蚀选择比的比值大于5。

由于在干法刻蚀的过程中，刻蚀气体容易与离子注入区202内注入的离子发生反应，从而加快离子注入区202的刻蚀速率，使离子注入区内具有离子注入的硅，与半导体衬底200其他区域的纯硅之间具有刻蚀选择比，较佳地，所述刻蚀选择比的值大于5时；所述刻蚀选择比使有效刻蚀去除离子注入区的同时，不会对半导体衬底200的其他纯硅区域造成影响。

需要说明的是，采用上述干法刻蚀工艺形成的开口204的表面较为圆滑，且顶点203向栅极结构下方的半导体衬底200内延伸，后续湿法刻蚀工艺形成的西格玛形的开口204，所述西格玛形的开口204的纵向的深度不会过深，同时使所述开口204的顶角距离栅电极层302边界的延长线的距离较小，所形成的晶体管的性能较好。

请参考图9，采用湿法刻蚀工艺刻蚀所述开口204a(请参考图8)，使所述开口204a向栅极结构下方的半导体衬底200内延伸。

湿法刻蚀后，所述开口204a为西格玛形，所述西格玛形的开口204a用于形成应力衬垫层，所述西格玛形的开口204a的顶角205位于到栅电极层边界线的延长线距离小于5nm的区域内，所述西格玛形的开口204a的深度为500埃～1000埃。

所述湿法刻蚀的刻蚀液为氢氧化钾(KOH)、氨水(NH₄OH)或四甲基氢氧化氨(TMAH)。

所述湿法刻蚀各向异性，纵向的刻蚀速率大于横向的刻蚀速率，由于干法刻蚀后的开口204已向栅极结构的下方延伸，因此当湿法刻蚀后，西格玛形的开口204a的顶角到栅电极层302边界的延长线的距离足够小，同时西格玛形的开口204a不会因纵向刻蚀速率过快而使西格玛形的开口204a过深，底部不会形成尖角，后续工艺形成的应力衬垫层的质量也较佳。

请参考图10，在湿法刻蚀后，在所述开口204a(请参考图9)内形成应力衬垫层206。

所述应力衬垫层206用于增加沟道区的应力，从而提高沟道区的载流子迁移率，改善晶体管的性能。

当形成PMOS晶体管时，所述应力衬垫层206的材料为SiGe，或掺杂硼的SiGe，所述应力衬垫层206的形成工艺为选择性外延沉积工艺，所述选择性外延沉积工艺的参数范围为：温度为550℃～800℃，压强为5-20Torr，SiH₂Cl₂、SiH₄或Si₂H₆的流量为30～500sccm，HCl的流量为50-500sccm，H₂的流量为5slm-50slm，GeH₄的流量为5sccm～500sccm。

需要说明的是，在形成应力衬垫层206后，再通过化学机械抛光工艺或刻蚀工艺去除硬掩膜层303；当栅介质层为高K介质层时，则需去除多晶硅栅电极层302，并填充金属电极层。

需要说明的是，当形成PMOS晶体管时，在形成应力衬垫层206进行p型离子注入，形成源/漏区。

需要说明的是，在形成应力衬垫层206之后，去除伪侧墙，并形成第二侧墙，所形成的侧墙后度能够精确控制，提高晶体管的性能。

综上所述，本发明实施例的晶体管的形成方法能够提高晶体管沟道区的应力，从而提高载流子的迁移率。所述载流子迁移率提高是由于所形成的晶体管的沟道区的长度减小；所述沟道区的长度减小是由于所述西格玛形开口的顶角到栅电极层边界的延长线的距离减小。所述晶体管的形成方法为：通过在相邻的栅极结构之间的半导体衬底内进行离子注入，形成离子注入区；之后干法刻蚀离子注入区形成开口，再湿法刻蚀所述开口，使所述开口变为西格玛形。

虽然本发明实施例如上所述，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种晶体管的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于栅介质层表面的栅电极层；

在紧邻所述栅极结构两侧的半导体衬底内进行离子注入，形成离子注入区，所述离子注入区的部分延伸至栅极结构下方的半导体衬底内，且所述离子注入的掺杂浓度在顶点所在的水平区域内最高，所述顶点位于离子注入区边界上，且距离所述栅电极层边界的延长线最近的点；

在湿法刻蚀后，在所述开口内形成应力衬垫层。

2.如权利要求1所述晶体管的形成方法，其特征在于，所述栅极结构包括：所述半导体衬底表面的栅介质层，栅介质层表面的栅电极层，以及位于半导体衬底表面，紧靠所述栅介质层和栅电极层两侧的侧墙。

3.如权利要求1所述晶体管的形成方法，其特征在于，所述离子注入区的深度为400埃～600埃。

4.如权利要求1所述晶体管的形成方法，其特征在于，所述顶点到半导体衬底表面的距离为150埃～300埃。

5.如权利要求1所述晶体管的形成方法，其特征在于，所述顶点位于到所述栅电极边界的延长线距离小于5纳米的区域内。

6.如权利要求1所述晶体管的形成方法，其特征在于，所述离子注入的掺杂浓度的范围为1017～1020原子/立方厘米。

7.如权利要求1所述晶体管的形成方法，其特征在于，所述离子注入角度为10°～45°。

8.如权利要求1所述晶体管的形成方法，其特征在于，所述离子注入的离子为磷或砷。

9.如权利要求1所述晶体管的形成方法，其特征在于，所述干法刻蚀对于离子注入区和离子注入区以外的半导体衬底之间具有刻蚀选择比，且所述刻蚀选择比的比值大于5。

10.如权利要求1所述晶体管的形成方法，其特征在于，所述干法刻蚀的刻蚀气体为氯气、溴化氢或氯气和溴化氢的混合气体。

11.如权利要求1所述晶体管的形成方法，其特征在于，湿法刻蚀后，所述开口的形状为西格玛形。

12.如权利要求11所述晶体管的形成方法，其特征在于，湿法刻蚀后，所述开口的深度为500埃～1000埃。

13.如权利要求11所述晶体管的形成方法，其特征在于，湿法刻蚀后，所述开口的顶角位于距离所述栅电极层边界的延长线小于5纳米的区域内。

14.如权利要求1所述晶体管的形成方法，其特征在于，所述应力衬垫层的材料为硅锗或掺杂硼的硅锗。

15.如权利要求1所述晶体管的形成方法，其特征在于，所述应力衬垫层的形成工艺为选择性外延沉积工艺。