CN103094206B - 利用材料改性分离半导体裸片的方法 - Google Patents

利用材料改性分离半导体裸片的方法 Download PDF

Info

Publication number
CN103094206B
CN103094206B CN201210442309.7A CN201210442309A CN103094206B CN 103094206 B CN103094206 B CN 103094206B CN 201210442309 A CN201210442309 A CN 201210442309A CN 103094206 B CN103094206 B CN 103094206B
Authority
CN
China
Prior art keywords
nude film
semiconductor wafer
drift
carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210442309.7A
Other languages
English (en)
Other versions
CN103094206A (zh
Inventor
曼弗雷德·恩格尔哈德特
彼得拉·菲舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/290,197 external-priority patent/US20130115757A1/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103094206A publication Critical patent/CN103094206A/zh
Application granted granted Critical
Publication of CN103094206B publication Critical patent/CN103094206B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本发明涉及利用材料改性分离半导体裸片的方法，其中，一种分离半导体裸片的方法包括：在半导体晶片上形成多孔区域；以及使用机械或其他方式在该多孔区域处分离裸片。

Description

利用材料改性分离半导体裸片的方法
技术领域
各实施方式总体上涉及分离多个裸片的方法以及分离多个裸片的处理装置。
各实施方式涉及分离半导体晶片中包含的裸片的方法以及使用这种方法制造的装置。
背景技术
通常通过在半导体衬底或者“晶片”上制造各种芯片或“裸片”，产生单独的半导体器件。裸片制造的工序称为“晶片处理”。在完成晶片级别的处理之后，通过称为“切片”的工序，将所完成的晶片分成多个单独的裸片。切片工序通常包括使用旋转型锯片切穿晶片。该工序需要特殊的设备，包括例如注入钻石的锯片，其使用寿命有限。此外，由于这种机械工序中固有的限制性，在裸片的边缘，有时会出现裂缝等缺陷。由于裸片的尺寸非常小，每侧边可为200μm以下，所以裂缝可扩散到该器件的有源（活性，active）区域内。而且，锯片切割工序耗时，并且在锯片产生切口的过程中，产生较高的材料损耗。最后，在锯切的过程中，锯切工序通常需要使用某种冷却剂。锯切之后，必须从晶片表面清除来自锯切工序的冷却剂和残余颗粒。这就将完成的裸片暴露给潜在的液体污染物。结果，现有的裸片分离工序昂贵，并且可影响芯片的质量或者甚至功能。对于机械稳定的衬底材料（诸如，碳化硅（SiC））而言，尤其如此。因此，期望实现一种基于目前使用的单位工序的切片工序，其便宜而且不会不利地影响裸片的质量。
目前，诸如在对基于碳化硅SiC的产品（例如，基于SiC的芯片、基于SiC的裸片、在SiC或SiC衬底上制造的芯片）进行晶片切片时，机械锯切用于分离半导体芯片。现有的方法产生非常高的处理成本。机械锯切SiC可造成损失，例如，形成裂缝，这种损伤会不利地影响性质和产量。而且，锯切工序非常昂贵，并且会影响芯片的质量或者甚至功能。为了降低处理成本并且提高裸片质量，提供了一种新方法，用于对基于SiC的芯片进行芯片分离。
发明内容
各实施方式提供了一种利用材料改性分离半导体裸片的方法。该方法包括：在半导体晶片上形成多孔区域；以及在该多孔区域处分离裸片。
附图说明
在图中，相似的参考字符通常表示所有不同示图中相同的部件。附图不必按比例绘出，而是通常重点示出本发明的原理。在以下描述中，参看以下附图描述本发明的各实施方式，其中：
图1示出了根据一个实施方式分离多个裸片的方法；
图2A到图2J示出了根据一个实施方式分离多个裸片的方法；
图3A到图3C示出了根据一个实施方式分离多个裸片的方法；
图4示出了根据一个实施方式分离多个裸片的处理装置；
图5A到图5D示出了根据各实施方式分离半导体裸片的方法；
图6示出了利用材料改性分离半导体裸片的方法中的一个实施方式；
图7A和图7B示出了利用材料改性分离半导体裸片的方法中的一个实施方式中的阶段；
图8示出了利用材料改性分离半导体裸片的方法中的一个实施方式；
图9示出了利用材料改性分离半导体裸片的方法中的一个实施方式；
图10A和图10B示出了利用材料改性分离半导体裸片的方法中的一个实施方式中的阶段；
图11A到图11H示出了利用材料改性分离半导体裸片的方法中的阶段；
图12示出了利用材料改性分离半导体裸片的方法中的中间阶段；
图13示出了利用材料改性分离半导体裸片的方法中的中间阶段；
图14示出了利用材料改性分离半导体裸片的方法中的中间阶段；
图15示出了利用材料改性分离半导体裸片的方法中的一个实施方式。
具体实施方式
以下具体描述参考附图，这些附图通过例示，示出了可实践本发明的具体细节和实施方式。非常详细地描述了这些实施方式，以使本领域中的技术人员能够实践本发明。在不背离本发明的范围的情况下，可使用其他实施方式，并且可进行各种结构、逻辑以及电气改变。由于某些实施方式可与一个或多个其他实施方式结合，以形成新的实施方式，所以各实施方式并非必须相互独立。
用语“示例性”在本文中用于表示“用作实例、例子或示例”。本文中描述为“示例性”的任何实施方式或设计不需要理解为优选于或优于其他实施方式或设计。
用语“…上”在本文中用于描述在一侧或表面“之上”形成一个特征（例如一层），可用于表示在所表示的侧或表面上直接（例如与这个侧边或表面直接接触）形成这个特征（例如一层）。用语“…上”在本文中用于描述在一侧或表面“之上”形成一个特征（例如一层），可用于表示通过配置在所表示的侧或表面与所形成的层之间的一个或多个额外的层，在所表示的侧或表面上间接形成这个特征（例如一层）。
在各实施方式中，所附描述示出了从晶片分离单独的裸片的工序，在该晶片上已经制造了多个器件。同样，将示出包括某些衬底材料的某些工序步骤，以示出这些器件的产生。然而，通常，用于产生单独器件的特定工序步骤和材料不会影响本文中所公开的分离方法的适用性，并且同样，这些特定工序步骤和材料不应理解为限制本公开。对于所制造的多种不同类型的器件和材料而言，所述工序具有普适性，因此，所述工序仅仅是为了方便起见而使用的。所公开的晶片衬底制备方法与Chang等人在J.ofMicroelectromechanical Sys.，15(3)卷，2006年6月，548-52的“Electrochemical Etching of n-Type 6-H-SiC Without UV Illumination”中所公开的相似。各实施方式涉及分离芯片（比如，硅芯片、碳化硅芯片、基于SiC技术的芯片）的方法。可基于避免形成裂缝的单位工序（例如沉积工序、湿法化学蚀刻、电化学工序以及等离子蚀刻工序），进行芯片分离。
在进行传统的机械锯切工序的过程中，损坏切口区域时，例如，锯穿切口区域时，各实施方式涉及化学改变切口区域以及选择性地去除为了分离裸片而化学改变性质的切口区域，而不机械锯切这些切口区域。
各实施方式涉及基于裸片之间的部分的电化学蚀刻（即，SiC的电化学分离）分离SiC衬底的方法。
各种实施方式涉及应用SiC的电化学蚀刻进行芯片分离，以代替机械锯切工序，从而消除机械锯切损伤。
各种实施方式提供了一种分离裸片的新方法，其在完成前段制程工序之前，限定部分裸片并且化学改变切口区域，以进行选择性去除；因此，该工序与传统的晶片切片工序不同，在传统的晶片切片工序中，在完成所有的前段制程工序之后进行裸片分离。
图1示出了根据一个实施方式分离多个裸片的方法。
该方法包括：通过化学改变要从包括多个裸片的载体中去除的位于裸片之间的一个或多个部分的性质，从而限定这一个或多个部分（步骤110）；在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件（步骤120）；以及选择性地去除载体的性质被化学改变了的一个或多个部分，以沿着所去除的一个或多个部分分离裸片（步骤130）。
图2A到图2J示出了根据一个实施方式分离多个裸片的方法。
载体202可包括半导体晶片，例如，半导体衬底。载体202可包括硅。载体202可包括碳化硅。载体202可包括多个裸片，其中，多个裸片可形成在载体202内。载体202可包括第一载体侧204和第二载体侧206，其中，第一载体侧204可被配置为朝着与第二载体侧206所朝着的方向212相反的方向208。
在图2A中，可在第一载体侧204上形成第一层214，例如辅助第一层214。第一层214例如可直接形成在第一载体侧204上。可在第二载体侧206上形成第二层216，例如辅助第二层216。第二层216例如可直接形成在第二载体侧206上。第一层214和第二层216可在单个步骤中形成（例如，沉积）。第一层214可沉积（例如生长）在第一载体侧204上。第二层216可沉积（例如生长）在第二载体侧206上。第一层214和第二层216可包括相同的材料。第一层214和第二层216可包括不同的材料。第一层214和第二层216可包括二氧化硅SiO2。可通过各种沉积技术沉积第一层214和第二层216，例如二氧化硅的化学气相沉积、溅射、热氧化。
在图2B中，可在第一载体侧204上形成第三层218，例如辅助第三层218。第三层218例如可直接形成在第一层214上。可在第二载体侧206上形成第四层222，例如辅助第四层222。第四层222例如可直接形成在第二层216上。第三层218和第四层222可在单个步骤中形成。第三层218可直接沉积（例如生长）在第一层214上。第四层222可直接沉积（例如生长）在第二层216上。第三层218和第四层222可包括相同的材料。第三层218和第四层222可包括多晶硅。
载体202可包括多个裸片224a、224b。图中示出了两个裸片224a、224b，然而，多个裸片不限于两个裸片，而可以包括一个或多个裸片，例如3、4、5、6、7、8、9、10个或者甚至更多的裸片，例如几十或几百个裸片。每个裸片224a、224b可限定为长×宽的尺寸，例如每个裸片224a、224b可包括200μm×200μm的裸片，例如每个裸片224a、224b可包括300μm×300μm的裸片。要从载体202中去除的一个或多个部分226可通过化学改变要去除的一个或多个部分226的性质来限定。要去除的一个或多个部分226可位于裸片224a、224b之间。
在图2C中，可包括光致抗蚀剂层的掩模层228可在第一载体侧204上形成。可在第一载体侧204上形成该掩模层228，例如，可在第三层218上直接形成光致抗蚀剂层228，例如，可在第一层214上形成光致抗蚀剂层228。
掩模层228可被配置为允许化学改变一个或多个部分226，并且保护裸片224a、224b不被化学改变。可化学改变位于裸片224a、224b之间的要去除的一个或多个部分226的性质，然而，可保护裸片224a、224b不被化学改变。掩模层228可被配置为允许第一层214和第三层218的在一个或多个部分226上形成的部分被去除，并且保护第一层214和第三层218的在裸片224a、224b上形成的部分不被去除。
使用光刻法，可处理掩模层228，从而形成蚀刻掩模，在以下蚀刻步骤中，该蚀刻掩模露出第三层218的在一个或多个部分226上形成的部分，并且该蚀刻掩模保护第三层218的在多个裸片224a、224b上形成的部分不执行以下蚀刻步骤。
可去除第三层218的在一个或多个部分226上形成的部分。可去除在第二载体侧206上形成的第四层222。可对第三层218的在一个或多个部分226上形成的去除部分和在第二载体侧206上形成的第四层222进行蚀刻，例如等离子蚀刻、化学蚀刻。
掩模层228可形成蚀刻掩模，在以下蚀刻步骤中，该蚀刻掩模露出第一层214的在一个或多个部分226上形成的部分，并且该蚀刻掩模保护第一层214的在多个裸片224a、224b上形成的部分不执行以下蚀刻步骤。
可去除第一层214的在一个或多个部分226上形成的部分。可去除在第二载体侧206上形成的第二层216。可对第一层214的在一个或多个部分226上形成的去除部分和在第二载体侧206上形成的第二层216进行蚀刻，例如等离子蚀刻、化学蚀刻。可在单个步骤中或在单独的蚀刻步骤中蚀刻第三层218、第一层214、第二层216以及第四层222。
在图2D中，去除第三层218和第一层214的在第一载体侧204上形成的部分以及在第二载体侧206上形成的第二层216和第四层222之后，可去除掩模层228，例如，化学去除、化学溶解。第一层214和第三层218的部分可保留在载体202的多个裸片224a、224b上。
可化学改变（例如电化学改变）要去除的一个或多个部分226的性质。要去除的一个或多个部分226的性质可通过蚀刻工序（例如在电解液中电化学蚀刻要去除的一个或多个部分226）而化学改变。
在图2E中，可在第二载体侧206上（例如直接）沉积导电层232，例如包括镍的导电层。导电层232可用作电极。导电层232可包括金属、金属化合物、金属合金。其中，导电层232可包括铜和铁中的至少一种，例如包含铜和铁中的至少一种的化合物、包含铜和铁中的至少一种的合金，然后，在沉积导电层232之前，可在侧206上沉积扩散屏障，例如，Ti、TiN、Ta、TaN。扩散屏障可沉积在侧206和导电层232之间（例如，直接在侧206上），以防止铜和铁中的至少一种扩散到侧206中。
化学改变要去除的一个或多个部分226的性质可包括将要去除的一个或多个部分电化学地转换成多孔材料。
在图2F中，可执行在电解液中的电化学蚀刻，例如，在氢氟酸HF中的电化学蚀刻，从而通过阳极氧化，将露出的一个或多个部分226化学改变为多孔碳化硅SiC。在第一载体侧204上，可对着电解液露出一个或多个部分226。在位于电解液内的相对电极236和另一个电极（例如，工作电极234）之间，可通过电解液施加电流（例如，电气流）。工作电极234可经由第二载体侧206与要去除的一个或多个部分226电连接。
工作电极234可位于第二载体侧206上。工作电极234可与第二载体侧206上所形成的导电层232电接触。相对电极236可通过第一载体侧204定位，从而载体202位于工作电极234与相对电极236之间。通过化学改变位于裸片224a、224b之间的要去除的一个或多个部分226的性质，例如，使用阳极氧化工序，将一个或多个部分226从碳化硅变成多孔碳化硅，可限定要从载体202中去除的一个或多个部分226。
第一载体侧204和第二载体侧206中的至少一个可包括半导体晶片的前侧或后侧。半导体晶片的前侧可包括半导体晶片的可形成半导体器件（例如，有源器件）的一侧。第一载体侧204可包括半导体晶片前侧。第二载体侧206可包括半导体晶片后侧。
延伸通过从第一载体侧204到第二载体侧206的载体202的整个高度的一个或多个部分226例如可从碳化硅化学改变为多孔碳化硅。如果将延伸通过从第一载体侧204到第二载体侧206的载体202的整个高度的一个或多个部分226化学改变为多孔碳化硅，即，在从第一载体侧204到第二载体侧206的载体202的整个高度上形成碳化硅，那么稍后在后段工序中，避免了对第二载体侧206的背面研磨，即，研磨。
如果化学改变为多孔碳化硅的一个或多个部分226没有在从第一载体侧204到第二载体侧206的载体202的整个高度上延伸，即，未在从第一载体侧204到第二载体侧206的载体202的整个高度上形成碳化硅，那么稍后在后段工序中，会对第二载体侧206进行背面研磨，即，研磨。
在图2G中，可去除保留在载体202的多个裸片224a、224b上的第一层214和第三层218，例如，化学去除、蚀刻。可去除导电层232，例如，化学去除、蚀刻。可将要去除的一个或多个部分226热氧化为氧化物材料。通过将一个或多个部分226从多孔碳化硅化学改变为二氧化硅，例如，通过将多孔碳化硅SiC进行热氧化作用而产生二氧化硅SiO2，可进一步化学改变一个或多个部分226的性质。
在图2H中，可在至少一个裸片224a、224b上进行前段制程FEOL工序，以形成至少一个半导体器件238，例如，二极管、晶体管、双极结型晶体管、场效应晶体管、电阻器、电容器、电感器、晶闸管。前段制程FEOL工序包括用于形成半导体器件的有源电部件的至少一个工序。前段制程FEOL工序包括在半导体晶片的前侧上进行前段制程FEOL工序。
在现有的切片方法中，在限定晶片的用于进行切片的部分之前，即，进行机械锯切之前，完成所有前段制程工序。根据各实施方式，将晶片（例如，载体202）限定为裸片区域224a、224b，并且在完成前段制程工序之前，化学改变要去除的部分，以分离裸片224a、224b。
在选择性地去除载体202的性质被化学改变了的一个或多个部分226、以沿着所去除的一个或多个部分226分离裸片224a、224b之前，可在支持体上安装载体202。
在图2I中，载体202可安装在支持材料242上，例如，胶带、箔片上。第一载体侧204可位于支持材料242上，从而支持材料242可保持载体202。分离时，支持材料242可从第一载体侧204保持裸片224a、224b。支持材料242可另外由可包括平台的另一支持材料244支持。
在图2J中，可选择性地去除载体202的性质被化学改变了的一个或多个部分226，以沿着所去除的一个或多个部分226分离裸片。通过蚀刻，例如，等离子蚀刻、化学蚀刻、使用缓冲的氢氟酸进行化学蚀刻，可选择性地去除一个或多个部分226。
去除包括二氧化硅的一个或多个部分226（即，切口区域），从而在支持材料242上留下分离的裸片224a、224b，即，芯片。
与机械锯切未化学改变的SiC相比，通过机械锯切，甚至可去除一个或多个部分226，从而减少形成或者甚至不形成芯片的裂缝。如果要通过机械锯切去除一个或多个部分226，那么一个或多个部分226（即，进行机械锯切的切口区域）必须足够宽，以容纳锯片的宽度。例如，通过显微镜检查法、例如扫描电子显微镜检查法，检查裸片224a、224b的边缘，表明新的分离方法进行的芯片分离不会造成任何锯切损伤和破裂。
图3A到图3C示出了根据另一实施方式分离多个裸片的方法。与图1和图2A到图2J的方法中所述的特征相同的特征由相同的参考符号表示。
载体202可包括硅。在图3A中，可包括氮化硅层的掩模层228可在第一载体侧204上形成。掩模层228可在第一载体侧上形成。掩模层228可被配置为允许一个或多个部分226化学改变，并且保护裸片224a、224b不被化学改变。
与上述实施方式一样，可化学改变位于裸片224a、224b之间的要去除的一个或多个部分226的性质，然而，可保护裸片224a、224b不被化学改变。化学改变要去除的一个或多个部分226的性质，可包括电化学改变要去除的一个或多个部分226的性质。
然而，可使用硅的局部氧化LOCOS工序，化学改变要化学变化的一个或多个部分226。使用LOCOS工序，可热氧化载体202的一个或多个部分226，以形成二氧化硅。可从第一载体侧204执行LOCOS工序，即，热氧化。根据另一实施方式，通过从第一载体侧204注入氧SIMOX工序而进行的分离可用于将一个或多个部分226从硅化学改变为二氧化硅。
如图3B中所示，通过LOCOS工序化学改变为二氧化硅的一个或多个部分226可具有一定高度，例如，范围在大约0.1μm到大约0.5μm之间的高度，例如大约0.2μm到大约0.4μm，从第一载体侧204在载体202中朝着第二载体侧206延伸。因此，化学改变为二氧化硅的一个或多个部分226未延伸通过从第一载体侧204到第二载体侧206的载体202的整个高度，即，未在从第一载体侧204到第二载体侧206的载体202的整个高度上形成二氧化硅，所以稍后在后段工序中，可能执行第二载体侧206的背面研磨，即，研磨。
在图3C中，可去除掩模层228。可在至少一个裸片224a、224b上进行前段制程FEOL工序，以形成至少一个半导体器件238，例如，二极管、晶体管、双极结型晶体管、场效应晶体管、电阻器、电容器、电感器、晶闸管。前段制程FEOL工序包括用于形成半导体器件的有源电部件的至少一个工序。前段制程FEOL工序包括在半导体晶片的前侧上进行前段制程FEOL工序。
在选择性地去除载体202的性质被化学改变了的一个或多个部分226、以沿着所去除的一个或多个部分226分离裸片224a、224b之前，可在支持体上安装载体202。
载体202可安装在支持材料242上，例如如图2J中所述。第一载体侧204可位于支持材料242上，从而支持材料242可保持载体202。在分离时，支持材料242可从第一载体侧204保持裸片224a、224b。支持材料242可另外由可包括平台的另一支持材料244支持。
载体202的性质被化学改变了的一个或多个部分226可被选择性地去除，以沿着所去除的一个或多个部分226分离裸片。通过蚀刻，例如，等离子蚀刻、化学蚀刻、使用缓冲的氢氟酸进行化学蚀刻，可选择性地去除一个或多个部分226。
去除包括二氧化硅的一个或多个部分226（即，切口区域），从而在支持材料242上留下分离的裸片224a、224b，即，芯片。
在图4中，提供了用于分离多个裸片224a、224b的处理装置446。处理装置446可包括：选择设备448，被配置为通过化学改变要从包括多个裸片224a、224b的载体202中去除的位于裸片之间的一个或多个部分226的性质，限定一个或多个部分226；处理设备452，被配置为在至少一个裸片224a、224b上进行前段制程FEOL工序，以形成至少一个半导体器件238；以及去除设备454，被配置为选择性地去除载体202的性质被化学改变了的一个或多个部分226，以沿着所去除的一个或多个部分分离裸片224a、224b。根据图1、图2A到图2J、以及图3A到图3C中所述的方法，选择设备448可被配置为通过化学改变要去除的位于裸片224a、224b之间的一个或多个部分226的性质，限定从包括多个裸片224a、224b的载体202中去除的一个或多个部分226。根据图1、图2A到图2J、以及图3A到图3C中所述的方法，处理设备452可被配置为在至少一个裸片224a、224b上进行前段制程FEOL工序，以形成至少一个半导体器件238。根据图1、图2A到图2J、以及图3A到图3C中所述的方法，去除设备454可被配置为选择性地去除载体202的性质被化学改变了的一个或多个部分226，以沿着所去除的一个或多个部分分离裸片224a、224b。
根据各实施方式，提供了一种分离多个裸片的方法。该方法可包括：通过化学改变要从包括多个裸片的载体中去除的位于裸片之间的一个或多个部分的性质，从而限定要去除的一个或多个部分；在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件；以及选择性地去除载体的性质被化学改变了的一个或多个部分，以沿着所去除的一个或多个部分分离裸片。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括化学改变位于裸片之间的要去除的一个或多个部分的性质并且保护裸片不被化学改变。
根据一个实施方式，化学改变要去除的一个或多个部分的性质包括电化学改变要去除的一个或多个部分的性质。
根据一个实施方式，化学改变要去除的一个或多个部分的性质包括通过蚀刻工序化学改变要去除的一个或多个部分的性质。
根据一个实施方式，化学改变要去除的一个或多个部分的性质包括在电解液中电化学蚀刻要去除的一个或多个部分。
根据一个实施方式，化学改变要去除的一个或多个部分的性质包括将要去除的一个或多个部分电化学转换为多孔材料。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括在第一载体侧上形成至少一层并且配置层，从而允许化学改变一个或多个部分并且保护裸片不被化学改变。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括将在第一载体侧上的一个或多个部分暴露给电解液，并且在位于电解液中的电极与经由第二载体侧电连接至要去除的一个或多个部分的另一个电极之间通过电解液施加电流。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括将要去除的一个或多个部分热氧化为氧化物材料。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括化学改变一个或多个部分，每个部分在第一载体侧和第二载体侧之间延伸，其中，第一载体侧和第二载体侧中的至少一个包括半导体晶片的前侧或后侧。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括化学改变一个或多个部分，每个部分延伸通过从第一载体侧到第二载体侧的载体的整个高度，其中，第一载体侧和第二载体侧中的至少一个包括半导体晶片的前侧或后侧。
根据一个实施方式，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括在至少一个裸片上进行前段制程FEOL工序，以形成以下器件组中的至少一个器件的至少一部分，器件组包括：二极管、晶体管、双极结型晶体管、场效应晶体管、电阻器、电容器以及电感器和晶闸管。
根据一个实施方式，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括用于形成半导体器件的有源电部件的至少一个工序。
根据一个实施方式，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括在半导体晶片的前侧上进行前段制程FEOL工序。
根据一个实施方式，方法还包括在选择性地去除载体的性质被化学改变了的一个或多个部分、以沿着所去除的一个或多个部分分离裸片之前，在支持体上安装载体。
根据一个实施方式，选择性地去除载体的性质被化学改变了的一个或多个部分包括通过化学蚀刻选择性地去除载体的一个或多个部分。
根据一个实施方式，选择性地去除载体的性质被化学改变了的一个或多个部分包括通过等离子蚀刻选择性地去除载体的一个或多个部分。
根据一个实施方式，限定要从包括多个裸片的载体中去除的一个或多个部分包括限定要从包括以下材料组中的至少一种材料的载体中去除的一个或多个部分，材料组包括：硅和碳化硅。
提供了一种分离多个裸片的处理装置。该处理装置可包括：选择设备，被配置为通过化学改变要从包括多个裸片的载体中去除的位于裸片之间的一个或多个部分的性质，从而限定要去除的一个或多个部分；处理设备，被配置为在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件；以及去除设备，被配置为选择性地去除载体的性质被化学改变了的一个或多个部分，以沿着所去除的一个或多个部分分离裸片。
各实施方式提供了对裸片（例如，碳化硅裸片）进行芯片分离的工序以及等离子切片和机械锯切的替换方式，以从晶片无损伤地分离裸片，例如，碳化硅裸片。
图5A示出了根据一个实施方式分离半导体裸片的方法560。该方法包括：
在半导体晶片上形成多孔区域（步骤562）；以及
在多孔区域处分离裸片（步骤564）。
图5B示出了根据一个实施方式分离半导体裸片的方法570。该方法包括：
在半导体晶片上形成多孔区域（步骤572）；
氧化多孔区域，以形成氧化区域（步骤574）；以及
在氧化区域处分离裸片（步骤576）。
图5C示出了根据一个实施方式分离半导体裸片的方法580。该方法包括：
在半导体晶片上形成多孔区域（步骤582）；
氧化多孔区域，以形成氧化区域（步骤584）；
将半导体晶片附接至支持材料（步骤586）；以及
在氧化区域处分离裸片（步骤588）。
图5D示出了根据一个实施方式分离半导体裸片的方法590。该方法包括：
在半导体晶片的第一侧上沉积第一辅助层（步骤592）；
在第一辅助层上沉积第二辅助层（步骤594）；
蚀刻第二辅助层（步骤596）；
在半导体晶片的第二侧上沉积导电层（步骤598）；
在半导体晶片上形成多孔区域（步骤5102）；
氧化多孔区域，以形成氧化区域（步骤5104）；
将半导体晶片附接至支持材料（步骤5106）；以及
在氧化区域处分离裸片（步骤5108）。
图11A到图11H示出了根据一个实施方式分离半导体裸片的方法。图11A到图11H可包括根据图2A到2H的方法所描述的特征的所有功能。
图11A示出了半导体载体302，其包括第一侧204和第二侧206。在该实例中，载体302包括SiC。然而，原则上，载体302可包括本领域中已知的用于这种用途的其他半导体材料，包括但不限于硅。
在开始制造器件之前，使用已知的技术（例如两部分RCA清洗）清洗可包括半导体晶片302的载体302。在该工序中，首先通过轻度加热，将载体302暴露到去离子水、过氧化氢以及氢氧化铵的混合物中。第二清洗步骤使用去离子水、过氧化氢以及盐酸的混合物。根据所使用的工序和载体材料，各种化学构成的相对比例变化。完成两部分清洗工序之后，这些步骤后跟着或未跟着氢氟酸（HF）蚀刻，以去除任何剩余的自然氧化物。
一旦完成清洗工序，载体302就具有使用本领域中已知的技术涂覆的氧化物辅助层214、216。在该实例中，使用湿热氧化工序、将蒸汽形式的水用作氧化物源，生成氧化物辅助层214、216。在一个实施方式中，使用900至1200C的温度范围进行氧化。在该实例中，氧化物的厚度生长为0.2到1.0μm之间。在另一个实施方式中，将氧用作氧化源进行干式氧化作用。第三种替换方式结合湿式和干式氧化技术，即，干-湿-干氧化循环。该方法的优点在于产生质量更高的氧化物膜，同时保持湿热氧化技术的更高的膜生长速度。然而，所使用的氧化方法取决于所需要的层性质以及特定的工序和材料要求，并且本文中所公开的裸片分离方法不取决于用于产生辅助层214、216的方法。
形成辅助层214、216之后，如图11B中所示，沉积第二辅助层218、222。第二辅助层218、222与第一辅助层214、216一起用作稍后的蚀刻工序的掩模。第二辅助层218、222例如由多晶硅形成。使用已知的工序沉积多晶硅层。在一个实施方式中，使用低压化学气相沉积（LPCVD），沉积该多晶硅。由于本文中所公开的裸片分离不取决于所使用的沉积方法，所以其他已知的工序可用于沉积多晶硅层，包括但不限于等离子增强化学气相沉积（PECVD）。多晶硅的LPCVD的沉积温度的范围通常在580到650C。硅烷为一个优选的源气体。硅烷可包括或者不包括第二载气，诸如N2或H2。
接下来，在第二辅助层218上沉积抗蚀剂层228，如图11C中所示。抗蚀剂层228可为正型抗蚀剂或者负型抗蚀剂。在该实例中，使用正型抗蚀剂。在载体302的第一侧204上沉积抗蚀剂层228之前，可包括可选的清洗步骤。在进行可选的清洗步骤之后，以及在进行抗蚀剂沉积之前，助粘剂（诸如六甲基二硅氮烷（HMDS））可用于在光致抗蚀剂和底层晶片表面之间增加粘性。例如使用旋涂工序，在第二辅助层218上沉积抗蚀剂层228。原则上，由于光致抗蚀剂应用工序与所公开的裸片分离方法不相关，所以可应用其他抗蚀剂应用工序。可能有用的光致抗蚀剂应用工序的实例包括喷镀或箔片层压工序。所使用的光致抗蚀剂的厚度例如在0.5到2.5μm之间。然而，所使用的光致抗蚀剂的厚度并非该工序的关键，并且所使用的光致抗蚀剂的厚度可大幅偏离这个范围中。在沉积之后，将光致抗蚀剂固化。在一个实施方式中，固化步骤包括将晶片加热到80至110C范围中的温度，持续30到60秒。然而，根据使用的光致抗蚀剂，该固化特征会变化，并且所公开的裸片分离工序不受到所使用的温度的限制。
固化之后，将抗蚀剂曝光并且进行显影。曝光步骤包括本领域中已知的掩蔽程序。在光致抗蚀剂层228上对准未示出的掩模。然后，光致抗蚀剂层的未被掩模覆盖的区域暴露在具有适当的波长的光中。在一个实施方式中，所使用的光为365至436nm范围内的紫外光。然而，所使用的光波长取决于工序和器件，并且现有应用不受到任何某个曝光工序和波长的限制。
在曝光之后，使用化学工序或者更通常通过干式蚀刻工序，去除曝光的抗蚀剂。干式蚀刻工序例如包括等离子蚀刻。本领域的技术人员应了解，本文中详细描述的蚀刻工序是已知的正型抗蚀剂工序，其中所溶解并且去除的材料通过掩模暴露在光中。本领域的技术人员也应理解的是，如果使用负型光致抗蚀剂工序，那么未曝光的区域会溶解，从而去除该区域。从曝光区域中去除抗蚀剂228之后，底层的多晶硅第二辅助层218暴露在去除抗蚀剂228的这些区域中。
如图11C和图11D中所示，然后，去除曝光的第二辅助层218、222。在该实施方式中，干式蚀刻工序（诸如等离子蚀刻或反应离子蚀刻）用于去除第二辅助层218、222的曝光部分。去除第二辅助层218、222的曝光部分之后，也使用干式蚀刻工序，去除第一辅助层214、216的曝光部分。然而，该即时方法不取决于辅助层去除方法，并且可应用其他去除方法（诸如湿法化学蚀刻）。去除第一和第二辅助层214、216、218、222之后，在底层SiC载体302上形成沟道1125。一旦已经在第一和第二辅助层214、218内产生沟道1125，则使用本领域中已知的方法，去除剩余的抗蚀剂层228。沟道1125可包括要去除的一个或多个部分226的所有特征和功能，图1、图2A到图2J、图3A到图3C以及图4中已经对此进行了描述。
接下来，如图11E和图11F中所示，在载体302（即，晶片302）上形成阳极结构。为了形成这个阳极结构，在SiC载体302的第二侧206上沉积导电层232。在该工序的后续步骤中，导电层232用于给电流源提供导电接触。导电接触232可为任何导电材料或包括但不限于镍、铜、铝、钨、钛、钽、钼、金、银或石墨的材料的混合物。沉积方法可包括物理气相沉积（PVD）、化学气相沉积（CVD）、电化学沉积（ECD）、分子束外延（MBE）或者真空蒸镀。根据底层载体的性质，导电接触的厚度可变化。虽然本文中所公开的方法不取决于所沉积的金属厚度，但是普通的导电层232的厚度范围在0.1至0.5μm。
如图11F中所示，沉积导电层之后，在载体302的第一侧204上露出的SiC沟道1125可暴露以进行电化学阳极氧化。具有沉积的金属层232的SiC载体302用作工作电极234。为了便于连接载体302和电压源，载体302附接至底座1140。底座1140优选地由耐氢氟酸（HF）的侵蚀的材料构成。在一个实施方式中，底座1140由氟化聚合物构成，例如，其销售时的商品名为而且，底座1140优选地包括密封机构1145，该密封机构防止液体渗入载体302的第二侧206中。液体渗入载体302的第二侧206中例如可允许所沉积的金属层232受到化学侵蚀并且退化。密封机构1145例如可采取蜡1145的形式，或者更优选地采取耐化学的垫片1145的形式。在一个实施方式中，密封机构1145可由氟化聚合物材料构成。底座1140还包括电接触1150。电接触1150通过铅与恒流电压源1155连接。电压源1155进一步与第二电极236连接，该电极用于形成相对电极236。相对电极236可由任何合适的材料构成。在一个实施方式中，相对电极236由铂构成。
具有工作电极232和相对电极236的底座1140浸入溶液（由波浪线1165示意性表示）内，包括HF和去离子（D.I.）水。根据蚀刻速度和所需要的膜孔隙度，溶液1165的浓度可从0.5到10%变化。在一个实施方式中，溶液1165为2%的HF。
例如，使用70V的开始电压以及60mA/cm2的电流密度，对载体302进行阳极氧化，持续大约60分钟。在阳极氧化工序中，监测电压和电流。时间、电压和电流密度的范围会根据成品内所需要的孔隙度变化，并且这些范围不限于本裸片分离技术。在第一实施方式中，当已经在整个载体上形成多孔SiC层1170时，完成阳极氧化工序，如图11F中所示。在另一个实施方式中，在层1170完全渗透载体302之前，停止阳极氧化工序。当根据该实施方式进行阳极氧化时，可使用机械工序（比如，抛光），在后续步骤中，将载体302的第二侧206削薄，从而去除载体302的第二侧206的未电化学阳极氧化的部分。一旦已经根据这个后续步骤将载体302削薄，那么层1170会基本上延伸穿过载体302的整个厚度。
在完成阳极氧化工序时，从载体302中去除辅助层214、218的剩余部分以及层232，产生图11G中所述的结构。可使用例如等离子的离子蚀刻去除层232。也可使用例如干式蚀刻方法（诸如RIE或等离子蚀刻），去除第二辅助层218。可使用等离子蚀刻或者（可选的）湿法蚀刻方法，诸如，HF/DI水溶液或者包含氨（NH4）、HF以及DI水的缓冲氧化物蚀刻（BOE），去除第一辅助层214。本文中所公开的方法不取决于辅助层和工作电极去除工序，并且同样，不限于这些工序。所使用的方法取决于多个因素，包括但不限于成本。
去除辅助层214、218以及层232之后，层1170可选地进行湿热氧化步骤，以形成SiO2层1172，如图11H中所示。根据该器件的厚度以及阳极氧化步骤中实现的孔隙度的程度，用于氧化工序的条件将变化。普通的湿热氧化条件的范围在900至1200C，持续6-12个小时。氧化区域1172优选地在晶片的整个深度上延伸。而且，本文中所公开的氧化方法在这个阶段同样可用于其他氧化工序中，包括但不限于干式氧化。
完成可选的氧化步骤之后，然后，晶片继续通过正常的前段工序。在这种情况下，前段工序表示该器件的各种金属化、绝缘以及互连层的沉积，包括例如形成该器件的有源区域的各种电路。由于本文中所公开的芯片分离不取决于前段工序中所执行的步骤，所以不详细讨论前段工序。同样，所公开的方法可广泛地用于任何类型的基于晶片的半导体器件。图11H示意性地示出了具有完整的前段工序的晶片。包括完整的器件的电路和层由结构238表示。
与图2I中所述的工序相似，在完成前段工序时，然后，将包含在完整的器件238内的载体302可选地转移给支持材料244，例如使用本领域中的技术人员已知的方法的平台244，如图12中所示。示例性平台材料例如包括玻璃、石英、硅或者石墨。平台244通常另外包括支持材料242，该材料可包括粘合箔。通过使用箔242上存在的粘合剂，载体302的第一侧204附接至平台244。在分离工序之前、之中以及之后，平台244稳定并且固定载体302和器件238。
与图2J中所述的工序相似，可包括层1170或氧化区域1172的一个或多个部分（例如，区域1270），可通过蚀刻（例如，等离子蚀刻、化学蚀刻、通过缓冲的氢氟酸进行的化学蚀刻）选择性地去除。
如图13中所示，将载体302附接至平台244之后，将抗蚀剂层1317涂覆至第二侧206。抗蚀剂1317涂覆工序与前述工序相似，并且由于当前方法不取决于抗蚀剂涂覆工序，所以将不再进一步讨论该工序。沉积和固化之后，使用已知的方法图案化抗蚀剂1317，以露出区域1270，如在图13中所示出。
去除抗蚀剂1317之后，从多孔的含硅区域1270中去除多孔的含硅材料。区域1270可包括区域1170或氧化区域1172的性质。去除工序可根据区域1270是否进行可选的氧化步骤而变化。在一个实施方式中，使用干式蚀刻方式。在该实施方式中，术语干式蚀刻方式表示诸如等离子蚀刻或反应离子蚀刻的技术或者在本领域中用于选择性蚀刻半导体或金属表面的任何其他方式。在第二实施方式中，湿法化学蚀刻用于去除区域1270。例如，在区域1270已经进行可选的氧化步骤时，这尤其有利。在该实施方式中，示例性的湿法化学蚀刻剂为氢氟酸。然而，本文中所公开的裸片分离工序不取决于使用特定的化学或干式蚀刻剂，并且根据多个因素（包括例如成本），所使用的特定的蚀刻工序会不同。一旦完成蚀刻工序，那么使用已知的工序去除光致抗蚀剂层1317，产生图14中所示的结构，并且例如在诸如包装的生产工序中，分离的裸片324继续进入剩余的步骤。
图2J以及图12到图14证明了可如何通过化学方式去除载体302的一个或多个部分，以分离裸片，而图6到10示出了可如何通过机械装置分离裸片324。
在另一个实施方式中，如果未使用图12至图14中所示的可选的平台244，那么包括已经进行可选的氧化步骤的多孔SiC区域1270的整个载体302可直接与图15中所示的柔性箔1344附接。箔1344包括粘合剂1342，该粘合剂与附接至图12至图14中的支持材料244的箔242上所使用的粘合剂相似。在图15中所示的实施方式中，一旦包括完整的器件的载体302已经附接到箔1344，那么完整的器件准备好根据几个实施方式进行分离。如下所述，可通过多种不同的机械方法进行分离。
在图6中的第一实施方式中，包括整个裸片的载体302由机械装置分离，例如，机械辊620、621。辊620、621可由任何数量的合适的材料构成，包括例如金属、塑料、特氟隆（Teflon）或者它们的组合。在当前实例中，在分离时，具有一组三个辊，两个辊620位于载体302的顶部，一个辊621位于载体302和支持材料（例如，柔性箔1344和粘合剂1342）的下面。如图6中所示，整个晶片包含单独的裸片，传送器组件通过辊620、621移动载体302。整个晶片到达辊620、621时，由于在辊机构的顶部620和底部621具有不同数量的辊，并且这些辊相对于彼此定位，所以这些晶片受到机械应力。穿过辊620、621时，这就在载体302上产生应力。由于该应力，优选在每个裸片324之间的多孔SiC区域1270处分离载体302。在该实施方式中，载体302可依然共同连接在以与柔性箔的运动方向平行的方向定向的多孔SiC区域（未显示）内。
随后，如果在根据该实施方式的机械分离的第一步骤中，裸片324未在x和y方向上分离，那么以和第一组辊620、621相似的方式定向但与第一组垂直的第二组辊722、723如果7A中所示给载体302施加压力。在这个方向上施加应力，从而在与支持材料（例如，柔性箔1344和粘合剂1342中的至少一个）的原始运动方向平行的方向上使得载体302断裂。这就在x和y方向的每个上完成了分离工序，如图7B中所示的分离区域771所示。此时，可使用本领域中已知的技术，从支持材料1344中去除完全分离的裸片324，并且可继续发送裸片，以进行包装和其他后段工序。
图8示出了另一个实施方式。在该实施方式中，使用可选的机械装置分离裸片。在该实施方式中，包含整个裸片的载体302安装在柔性箔支持材料上，例如，如上所述的柔性箔1344和粘合剂1342中的至少一个。支持材料在x方向上移动晶片载体302，如图8中所示。一个或多个基本上刚性的冲头880位于支持材料1342、1344的下面。支持材料1342、1344在x方向上以预定的间隔停止运动。支持材料1342、1344停止时，向上推动冲头880。使冲头880的顶部接触支持材料1342、1344，并且向上推动支持材料1342、1344。这就促使支持材料1342、1344（即，柔性箔1344和粘合剂1342中的至少一个）的冲头880所接触的部分朝着晶片屏障885向上呈弧形。当载体302与晶片屏障885接触时，冲头880的向上运动基本上停止。此时，裸片沿着x和y方向在氧气脆化区域1270处断裂。经过短暂的压缩周期后，撤回冲头880，并且支持材料1342、1344沿着x方向移动，将新的载体302带入分离位置。先前处理的晶片具有在x和y方向上分离的所有裸片，该晶片继续通过后段工序。
图9示出了另一实施方式。在该实施方式中，使用真空装置910将裸片保持在原位。在该实施方式中，将包括整个裸片的载体302安装在真空吸盘910上。一个或多个基本上刚性的冲头985位于真空吸盘910的下面。包含真空吸盘910的传送器机构在x方向上通过该工序移动载体302，如图9中所示。真空吸盘910在x方向上以预定的间隔移动，并且然后停止移动。在真空吸盘910停止时，向上推动冲头985。使冲头985的顶部穿过真空吸盘910内的开口，并且推动载体302的暴露区域，促使载体302向上呈弧形。由于抵着真空吸盘910的真空力紧紧地保持载体302，所以在该实施方式中，不需要例如图8中所示的晶片屏障858。因此，仅仅在断裂的局部区域施加应力。在冲头985和晶片载体302之间的压力处，裸片沿着x和y方向在多孔SiC区域1270处断裂。经过短暂的冲击之后，撤回冲头985，并且包括真空吸盘910的传送器机构沿着x方向移动，将新的完整的载体302带入分离位置。具有所有分离的裸片的所处理的晶片继续通过后段工序。
在另一个实施方式中，用于分离裸片的机械装置不接触载体302。在该实施方式中，载体302使用粘合剂1342附接至柔性箔1344，如图10A中所示。在该实施方式中，机械分离装置采取刚性环1090的形式，该刚性环的圆周略大于载体302。与上述实施方式一样，包括载体302的柔性箔1344在x方向上移动。当载体302处于原位时，停止运动。在载体302周围降低环1090，并且对着柔性箔1344按压该环，如图10A中所示。如图10B中示意性所示，柔性箔1344变形。由于载体302与柔性箔1344粘附地结合1342，所以柔性箔1344的压缩在裸片的具有多孔SiC区域1270的区域中产生应力，并且在这些区域处裸片断裂。
在一个可选的实施方式中，未移动载体302，但是将刚性环1090安装在机械臂（未显示）上。在这种情况下，机械臂能够移动到各种固定的载体302，其中，以图10B中所示的方式在载体302周围施加压力。
本领域的技术人员应当了解，可形成以上示例性实施方式的组合。例如，如图13和图14中所讨论的完全或部分蚀刻可与如图6到图10和图15中所示的机械冲击技术结合。诸如图8中所示的晶片屏障885可与图9中所示的真空装置910和冲头985结合。相反，可使用图8中所讨论的柔性箔支持材料1344和基本上刚性的冲头880，而不用晶片屏障885。而且，如图9中所公开的真空装置910可与图10中所示的刚性环1090一起使用。
根据各实施方式，提供了一种分离半导体裸片的方法。该方法包括：一种分离半导体裸片的方法，包括：在半导体晶片上形成多孔区域；以及在多孔区域处分离裸片。
根据一种实施方式，半导体裸片包括碳化硅。
根据一种实施方式，多孔区域使用阳极方式形成。
根据一种实施方式，阳极方式还包括氢氟酸。
根据一种实施方式，使用机械装置进行分离。
根据一种实施方式，化学地进行分离。
根据各实施方式，提供了一种分离半导体裸片的方法。该方法包括：在半导体晶片上形成多孔区域；氧化多孔区域，以形成氧化区域；以及在氧化区域处分离裸片。
根据一种实施方式，使用湿热工序进行氧化。
根据一种实施方式，多孔区域使用氢氟酸形成。
根据一种实施方式，使用机械装置进行分离。
根据一种实施方式，机械装置包括基本上刚性的环。
根据一种实施方式，使用化学方式进行分离。
根据各实施方式，提供了一种分离半导体裸片的方法。该方法包括：在半导体晶片上形成多孔区域；氧化多孔区域，以形成氧化区域；将半导体晶片附接至支持材料；以及在氧化区域分离裸片。
根据一种实施方式，该方法还包括在分离之后去除支持材料。
根据各实施方式，提供了一种分离半导体裸片的方法。该方法包括：在半导体晶片的第一侧上沉积第一辅助层；在第一辅助层上沉积第二辅助层；蚀刻第二辅助层；在半导体晶片的第二侧上沉积导电层；在半导体晶片上形成多孔区域；氧化多孔区域，以形成氧化区域；将半导体晶片附接至支持材料；以及在氧化区域处分离裸片。
根据一种实施方式，分离方法包括干式蚀刻剂。
根据一种实施方式，分离方法包括机械力。
根据一种实施方式，分离方法包括化学方式。尽管已经参考具体实施方式具体示出且描述了本发明，但是本领域的技术人员应理解的是，在不背离所附权利要求所限定的本发明的精神和范围的情况下，可在其内进行各种形式上和细节上的变化。这样，本发明的范围由所附权利要求表示，并且因此，旨在包含在与权利要求等同的含义和范围内的所有变化。

Claims (8)

1.一种分离半导体裸片的方法，包括：
在半导体晶片上形成要去除的一个或多个部分；以及
在所述要去除的一个或多个部分处分离所述裸片，其中，分离所述裸片包括
在所述半导体晶片下面提供刚性的冲头，
在所述半导体晶片上面提供屏障，所述屏障包括面向所述半导体晶片的凹面并且所述凹面的顶部与所述冲头对齐；
将所述半导体晶片相对所述冲头移动至第一位置，
朝着所述半导体晶片推动所述冲头以在所述第一位置使要去除的一个部分断裂，
将所述半导体晶片相对所述冲头移动至第二位置，以及
朝着所述半导体晶片推动所述冲头以在所述第二位置使要去除的一个部分断裂，
其中，推动所述冲头导致所述半导体晶片的所述冲头所接触的部分朝着所述屏障向上呈弧形，当所述半导体晶片接触所述屏障时，所述冲头的向上运动停止。
2.根据权利要求1所述的分离半导体裸片的方法，进一步包括：
将包括整个裸片的所述半导体晶片安装在真空吸盘上，所述真空吸盘包括用于所述冲头的开口；以及
其中，当朝着所述半导体晶片推动时，所述冲头穿过所述开口使所述半导体晶片向上呈弧形并使要去除的一个部分断裂。
3.根据权利要求1所述的分离半导体裸片的方法，进一步包括将所述半导体晶片附接至柔性箔支持材料。
4.根据权利要求1所述的分离半导体裸片的方法，其中，所述要去除的一个或多个部分包括多孔区域。
5.根据权利要求4所述的分离半导体裸片的方法，进一步包括氧化所述多孔区域以形成氧化区域。
6.一种分离半导体裸片的方法，包括：
在半导体晶片的第一侧上沉积第一辅助层；
在所述第一辅助层上沉积第二辅助层；
蚀刻所述第一辅助层和第二辅助层；
在半导体晶片的第二侧上沉积导电层；
利用所述第一辅助层和第二辅助层作为掩膜在半导体晶片上形成要去除的一个或多个部分；以及
在所述要去除的一个或多个部分处分离所述裸片，其中，分离所述裸片包括
在所述半导体晶片下面提供刚性的冲头，
在所述半导体晶片上面提供屏障，所述屏障包括面向所述半导体晶片的凹面并且所述凹面的顶部与所述冲头对齐；
将所述半导体晶片相对所述冲头移动至第一位置，
朝着所述半导体晶片推动所述冲头以在所述第一位置使要去除的一个部分断裂，
将所述半导体晶片相对所述冲头移动至第二位置，以及
朝着所述半导体晶片推动所述冲头以在所述第二位置使要去除的一个部分断裂，
其中，推动所述冲头导致所述半导体晶片的所述冲头所接触的部分朝着所述屏障向上呈弧形，当所述半导体晶片接触所述屏障时，所述冲头的向上运动停止。
7.根据权利要求6所述的分离半导体裸片的方法，进一步包括：
将包括整个裸片的所述半导体晶片安装在真空吸盘上，所述真空吸盘包括用于所述冲头的开口；以及
其中，当朝着所述半导体晶片推动时，所述冲头穿过所述开口使要去除的一个部分断裂。
8.根据权利要求6所述的分离半导体裸片的方法，进一步包括将所述半导体晶片附接至柔性箔支持材料。
CN201210442309.7A 2011-11-07 2012-11-07 利用材料改性分离半导体裸片的方法 Expired - Fee Related CN103094206B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/290,197 2011-11-07
US13/290,197 US20130115757A1 (en) 2011-11-07 2011-11-07 Method for separating a plurality of dies and a processing device for separating a plurality of dies
US13/359,548 US8906782B2 (en) 2011-11-07 2012-01-27 Method of separating semiconductor die using material modification
US13/359,548 2012-01-27

Publications (2)

Publication Number Publication Date
CN103094206A CN103094206A (zh) 2013-05-08
CN103094206B true CN103094206B (zh) 2016-11-23

Family

ID=48129063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210442309.7A Expired - Fee Related CN103094206B (zh) 2011-11-07 2012-11-07 利用材料改性分离半导体裸片的方法

Country Status (3)

Country Link
US (2) US8906782B2 (zh)
CN (1) CN103094206B (zh)
DE (1) DE102012110603B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304243B2 (ja) * 2013-04-10 2018-04-04 三菱電機株式会社 半導体装置、半導体装置の製造方法
US9219011B2 (en) 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
DE102015100827A1 (de) * 2015-01-21 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleitersubstrats und Halbleiterchips
CN105161454B (zh) * 2015-07-10 2018-09-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
FR3040532B1 (fr) * 2015-08-31 2017-10-13 St Microelectronics Tours Sas Puce a montage en surface
US10700012B2 (en) 2017-04-14 2020-06-30 Qualcomm Incorporated Porous silicon dicing
DE102019106124A1 (de) 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101734613A (zh) * 2009-12-03 2010-06-16 西北工业大学 基于soi晶圆的mems结构制作及划片方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096619A (en) * 1977-01-31 1978-06-27 International Telephone & Telegraph Corporation Semiconductor scribing method
US5298767A (en) * 1992-10-06 1994-03-29 Kulite Semiconductor Products, Inc. Porous silicon carbide (SiC) semiconductor device
JP3197788B2 (ja) * 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
KR100267155B1 (ko) * 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
JP2001345289A (ja) * 2000-05-31 2001-12-14 Nec Corp 半導体装置の製造方法
JP2002367931A (ja) * 2001-06-07 2002-12-20 Lintec Corp ダイボンディングシート貼着装置およびダイボンディングシートの貼着方法
US6576998B1 (en) * 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US20080064214A1 (en) 2006-09-13 2008-03-13 Lam Research Corporation Semiconductor processing including etched layer passivation using self-assembled monolayer
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
NL2001481C2 (nl) * 2008-04-14 2009-10-15 Tuinbouw Tech Atelier Tta B V Inrichting en werkwijze voor het perforeren van taai en/of kleverig en/of elastisch velvormig materiaal.
DE102008038342B4 (de) * 2008-08-19 2015-08-06 Infineon Technologies Austria Ag Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
JP5324319B2 (ja) * 2009-05-26 2013-10-23 日東電工株式会社 ウエハマウント方法とウエハマウント装置
JP5960389B2 (ja) * 2010-04-19 2016-08-02 東京エレクトロン株式会社 半導体集積回路チップを分離および搬送する方法
JP5675504B2 (ja) * 2010-08-06 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101734613A (zh) * 2009-12-03 2010-06-16 西北工业大学 基于soi晶圆的mems结构制作及划片方法

Also Published As

Publication number Publication date
CN103094206A (zh) 2013-05-08
DE102012110603B4 (de) 2016-11-03
US20130115755A1 (en) 2013-05-09
US20150044856A1 (en) 2015-02-12
US8906782B2 (en) 2014-12-09
DE102012110603A1 (de) 2013-05-08

Similar Documents

Publication Publication Date Title
CN103094206B (zh) 利用材料改性分离半导体裸片的方法
US11469259B2 (en) Printable device wafers with sacrificial layers
CN103633022B (zh) 半导体芯片分离方法
US11063204B2 (en) Method of manufacture for single crystal acoustic resonator devices using micro-vias
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
US8563345B2 (en) Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (CMUT) array cells and array elements
CN103811419B (zh) 半导体片芯单颗化方法和装置
US7867879B2 (en) Method for dividing a semiconductor substrate and a method for producing a semiconductor circuit arrangement
CN108701652B (zh) 复合晶片，半导体器件，电子部件和制造半导体器件的方法
CN105026905B (zh) 容性mems传感器装置
JP2020031228A (ja) 太陽電池
CN105609410B (zh) 用于处理半导体衬底的方法和用于处理半导体晶片的方法
CN106098625A (zh) 等离子划片的芯片包封结构及制作方法
TW201513405A (zh) 具有安定性支柱之微裝置
US7473617B2 (en) Integrated circuit chip manufacturing method and semiconductor device
CN103681238B (zh) 半导体装置及半导体装置的制造方法
CN103839910B (zh) 包括芯片载体的半导体器件组件、半导体晶片和制造半导体器件的方法
US20140113390A1 (en) Method for Producing Singulated Semiconductor Devices
CN107919312A (zh) 静电卡盘板和静电卡盘板的制造方法
EP0002166A2 (fr) Support pour microplaquettes de circuits intégrés, et son procédé de fabrication
CN105562237B (zh) 微流体器件以及制造微流体器件的方法
US20200382092A1 (en) Methods of making acoustic wave devices
US8212331B1 (en) Method for fabricating a backside through-wafer via in a processed wafer and related structure
US11557691B2 (en) Method of manufacturing a semiconductor device and semiconductor device
WO2018227308A1 (en) Inertial devices with wafer-level integration of higher density proof masses and method of manufacturing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161123

CF01 Termination of patent right due to non-payment of annual fee