CN103094112A - 鳍式晶体管的鳍部的形成方法 - Google Patents

鳍式晶体管的鳍部的形成方法 Download PDF

Info

Publication number
CN103094112A
CN103094112A CN2011103384404A CN201110338440A CN103094112A CN 103094112 A CN103094112 A CN 103094112A CN 2011103384404 A CN2011103384404 A CN 2011103384404A CN 201110338440 A CN201110338440 A CN 201110338440A CN 103094112 A CN103094112 A CN 103094112A
Authority
CN
China
Prior art keywords
fin
hard mask
semiconductor substrate
formation method
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103384404A
Other languages
English (en)
Other versions
CN103094112B (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110338440.4A priority Critical patent/CN103094112B/zh
Publication of CN103094112A publication Critical patent/CN103094112A/zh
Application granted granted Critical
Publication of CN103094112B publication Critical patent/CN103094112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式晶体管的鳍部的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；去除所述硬掩膜层；以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底。本发明的实施例能够同时形成两个鳍部，并且能够减少刻蚀的步骤，提高了效率。

Description

鳍式晶体管的鳍部的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及鳍式晶体管的鳍部的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，鳍式场效应晶体管包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构包括栅介质层(图中未示出)和位于栅介质层上的栅电极12。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。更多关于鳍式场效应晶体管的结构及形成方法请参考公开号为“US7868380B2”的美国专利。
但是，现有的鳍式场效应晶体管的鳍部14的形成工艺通常采用光刻工艺，在半导体衬底表面形成与鳍部14对应的光刻胶图形，以光刻胶图形为掩膜，刻蚀半导体衬底形成凸出的鳍部14，光刻胶图形对应一个鳍部14，形成鳍部14的效率低。
发明内容
本发明解决的问题是提供一种形成效率高的鳍式晶体管的鳍部的形成方法。
为解决上述问题，本发明提供一种鳍式晶体管的鳍部的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；去除所述硬掩膜层；以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底。
可选的，所述沟槽的侧壁为竖直的形貌或为倾斜角度的形貌。
可选的，当沟槽的侧壁具有倾斜角度时，倾斜角度为80度至90度。
可选的，所述硬掩膜层材料为氮化硅。
可选的，所述硬掩膜层厚度为200nm至500nm。
可选的，刻蚀所述硬掩膜层的部分宽度为100埃至250埃。
可选的，所述介质层的材料为氧化硅。
可选的，所述介质层的厚度为200nm至500nm。
与现有技术相比，本发明具有以下优点：本发明的实施例能够同时形成两个鳍部，并且能够减少刻蚀的步骤，提高了效率。
进一步地，本发明的实施例能够同时形成两个形貌不同的鳍部且不需要额外的光刻步骤，减少工艺步骤和制造成本。
附图说明
图1是现有技术的一种鳍式场效应晶体管的立体结构示意图；
图2是本发明的实施例的鳍式晶体管的鳍部的形成方法流程示意图；
图3至图10是本发明的实施例的鳍式晶体管的鳍部的形成方法的过程示意图。
具体实施方式
由背景技术可知，现有的鳍式场效应晶体管的鳍部14的形成工艺通常采用光刻工艺，在半导体衬底表面形成与鳍部14对应的光刻胶图形，以光刻胶图形为掩膜，刻蚀半导体衬底形成凸出的鳍部14，光刻胶图形对应一个鳍部14，形成鳍部14的效率低。
此外，本发明的发明人还发现，采用现有技术形成的鳍部14形貌通常类似，无法采用一次光刻工艺形成形貌不同的鳍部14，在形成鳍式CMOS晶体管，当NMOS晶体的鳍部与PMOS的鳍部形貌要求不同时，需要额外的光刻工艺，才能满足上述的需求，这样增加了工艺步骤和制造成本。
为此，本发明的发明人提供一种鳍部的形成方法，请参考图2，包括如下步骤：
步骤S101，提供半导体衬底；
步骤S102，在所述半导体衬底表面形成具有开口的硬掩膜层；
步骤S103，以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；
步骤S104，沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；
步骤S105，在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；
步骤S106，去除所述硬掩膜层；
步骤S107，以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底；
步骤S108，去除所述介质层。
下面结合以具体实施例对本发明的鳍部的形成方法做详细描述，图3～图10为本发明具体实施例的形成鳍部的形成方法的剖面结构示意图。
请参考图3，提供半导体衬底100。
所述半导体衬底100为后续形成鳍部提供工作平台，所述半导体衬底100可以为n型硅衬底、p型硅衬底或者SOI衬底。
请依旧参考图3，在所述半导体衬底100表面形成具有开口101的硬掩膜层110。
所述硬掩膜110作用刻蚀半导体衬底100的掩膜，所述硬掩膜110的材料为氮化硅，所述硬掩膜110的厚度为200nm至500nm。
所述开口101的尺寸与待形成的两个鳍部的间距对应，在本实施例中，所述开口101的宽度对应于待形成的两个鳍部的间距。
请参考图4，以所述硬掩膜层110为掩膜，刻蚀第一深度的所述半导体衬底100，在所述半导体衬底100形成沟槽102。
所述沟槽102用于定义后续形成的两个鳍部的间距，所述沟槽102的深度(即第一深度)用于定义后续形成的鳍部的长度，本领域的技术人员可以根据实际制造的鳍部选择所述沟槽102深度，在这里特意说明，不应过分限制本发明的保护范围。
所述沟槽的形貌可以是侧壁为竖直的形貌也可以是侧壁具有倾斜角度的形貌，请参考图5，当所述沟槽的形貌是侧壁为竖直的形貌时，采用本发明实施例的方法可以形成形貌相同的两个鳍部；在本实施例中，请参考图4，所述沟槽102的形貌是侧壁具有倾斜角度的形貌，沟槽102的侧壁具有倾斜角度时，能够形成形貌不同的两个鳍部，进一步地，可以根据NMOS和PMOS对鳍部需求不同，采用一步形成两个不同形貌的鳍部，且满足NMOS和PMOS对鳍部需求。
具体地，当沟槽102的侧壁具有倾斜角度时，倾斜角度为80度至90度时，满足NMOS和PMOS对鳍部需求效果佳。
所述刻蚀工艺可以为干法刻蚀工艺，在刻蚀侧壁为竖直的形貌的沟槽时，采用聚合物保护侧墙的干法刻蚀工艺，刻蚀气体为SF6、CF4、CHF3、HBr、Cl2、O2其中之一或者上述刻蚀气体的组合，形成竖直的形貌的沟槽；在刻蚀壁为倾斜的形貌的沟槽时，可以采用干法刻蚀工艺，刻蚀气体为SF6、CF4、CHF3其中之一与氧气的组合或者上述刻蚀气体的组合，具有倾斜角度形貌的沟槽。
下面以沟槽102的侧壁具有倾斜角度对本发明的鳍部的形成方法做示范性说明，所述沟槽的侧壁为竖直的形貌可以相应参考本实施例。
请参考图6，沿平行半导体衬底100表面方向刻蚀部分宽度的所述硬掩膜层110。
去除部分宽度的所述硬掩膜层110的作用为定义待形成的两个鳍部的顶部宽度。
刻蚀部分宽度的所述硬掩膜层110的工艺为湿法刻蚀工艺，具体地，采用热磷酸浸泡去除部分宽度的所述硬掩膜层110，需要说明的是，在去除过程中会损失部分厚度的所述硬掩膜层110，但对本发明的实施例的鳍部的形成方法无不利影响，且在本实施例中，刻蚀的部分宽度为100埃至250埃，上述宽度对于所述硬掩膜层110的整体厚度而言，完全可以忽略影响。
请参考图7，在所述沟槽102内填充介质层120直至所述介质层120与所述硬掩膜层110齐平。
所述介质层120的材料为氧化硅，所述介质层120的厚度为200nm至500nm。
具体地，采用化学气相沉积工艺沉积介质层120填充满所述沟槽102，且所述介质层120覆盖所述硬掩膜层110；然后采用化学机械抛光工艺平坦化所述介质层120直至暴露出所述硬掩膜层110，所述硬掩膜层110还可以作为化学机械抛光工艺的刻蚀停止层，使得所述介质层120与所述硬掩膜层110齐平。
需要说明的是，所述介质层120覆盖刻蚀部分宽度的所述硬掩膜层110后暴露出的半导体衬底100，从而能够在后续以所述介质层120作为刻蚀鳍部的掩膜层刻蚀半导体衬底100形成鳍部时，能够保护鳍部的顶部。
请参考图8，去除所述硬掩膜层110。
去除所述硬掩膜层110的工艺为湿法刻蚀工艺，采用热磷酸作为刻蚀剂，去除所述硬掩膜层110。
请参考图9，以所述介质层120为掩膜，刻蚀第一深度的所述半导体衬底100。
所述刻蚀工艺为干法刻蚀工艺，刻蚀第一深度的所述半导体衬底100，形成相对应的两个鳍部123。
具体地，刻蚀工艺参数为：刻蚀气体为Cl2、NF3或SF6，刻蚀设备的偏压为0V至300V，刻蚀设备腔室的压力为5毫托至30毫托，采用上述竖直的形貌刻蚀工艺，刻蚀后形成的鳍部的形貌为一侧为竖直，一侧为倾斜，且同时形成的两个鳍部对称分布在沟槽102侧。
请参考图10，去除所述介质层120。
所述去除工艺可以为干法或湿法去除工艺，在这里不再赘述。
本发明的实施例能够同时形成两个鳍部，并且能够减少刻蚀的步骤，提高了效率。
进一步地，本发明的实施例能够同时形成两个形貌不同的鳍部且不需要额外的光刻步骤，减少工艺步骤和制造成本。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种鳍式晶体管的鳍部的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成具有开口的硬掩膜层；
以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；
沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；
在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；
去除所述硬掩膜层；
以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底。
2.如权利要求1所述的鳍部的形成方法，其特征在于，所述沟槽的侧壁为竖直的形貌或为倾斜角度的形貌。
3.如权利要求2所述的鳍部的形成方法，其特征在于，当沟槽的侧壁具有倾斜角度时，倾斜角度为80度至90度。
4.如权利要求1所述的鳍部的形成方法，其特征在于，所述硬掩膜层材料为氮化硅。
5.如权利要求1所述的鳍部的形成方法，其特征在于，所述硬掩膜层厚度为200nm至500nm。
6.如权利要求1所述的鳍部的形成方法，其特征在于，刻蚀所述硬掩膜层的部分宽度为100埃至250埃。
7.如权利要求1所述的鳍部的形成方法，其特征在于，所述介质层的材料为氧化硅。
8.如权利要求1所述的鳍部的形成方法，其特征在于，所述介质层的厚度为200nm至500nm。
CN201110338440.4A 2011-10-31 2011-10-31 鳍式晶体管的鳍部的形成方法 Active CN103094112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110338440.4A CN103094112B (zh) 2011-10-31 2011-10-31 鳍式晶体管的鳍部的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110338440.4A CN103094112B (zh) 2011-10-31 2011-10-31 鳍式晶体管的鳍部的形成方法

Publications (2)

Publication Number Publication Date
CN103094112A true CN103094112A (zh) 2013-05-08
CN103094112B CN103094112B (zh) 2015-11-25

Family

ID=48206539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110338440.4A Active CN103094112B (zh) 2011-10-31 2011-10-31 鳍式晶体管的鳍部的形成方法

Country Status (1)

Country Link
CN (1) CN103094112B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425263A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206085A (ja) * 1992-01-24 1993-08-13 Fujitsu Ltd 微細パターンの形成方法
US5893748A (en) * 1997-02-10 1999-04-13 Advanced Micro Devices, Inc. Method for producing semiconductor devices with small contacts, vias, or damascene trenches
TW465033B (en) * 2000-08-21 2001-11-21 United Microelectronics Corp Dual damascene process of low dielectric constant
US6391782B1 (en) * 2000-06-20 2002-05-21 Advanced Micro Devices, Inc. Process for forming multiple active lines and gate-all-around MOSFET
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
TW200537688A (en) * 2004-05-12 2005-11-16 Taiwan Semiconductor Mfg Apparatus and method for multiple-gate semiconductor device with angled sidewalls
CN1925119A (zh) * 2005-08-30 2007-03-07 三星电子株式会社 制造半导体器件的方法
CN101315933A (zh) * 2007-05-30 2008-12-03 台湾积体电路制造股份有限公司 具有多个鳍式场效应晶体管的半导体结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206085A (ja) * 1992-01-24 1993-08-13 Fujitsu Ltd 微細パターンの形成方法
US5893748A (en) * 1997-02-10 1999-04-13 Advanced Micro Devices, Inc. Method for producing semiconductor devices with small contacts, vias, or damascene trenches
US6391782B1 (en) * 2000-06-20 2002-05-21 Advanced Micro Devices, Inc. Process for forming multiple active lines and gate-all-around MOSFET
TW465033B (en) * 2000-08-21 2001-11-21 United Microelectronics Corp Dual damascene process of low dielectric constant
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
TW200537688A (en) * 2004-05-12 2005-11-16 Taiwan Semiconductor Mfg Apparatus and method for multiple-gate semiconductor device with angled sidewalls
CN1925119A (zh) * 2005-08-30 2007-03-07 三星电子株式会社 制造半导体器件的方法
CN101315933A (zh) * 2007-05-30 2008-12-03 台湾积体电路制造股份有限公司 具有多个鳍式场效应晶体管的半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425263A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104425263B (zh) * 2013-08-20 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN103094112B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
TWI416634B (zh) 形成積體電路結構的方法
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
CN104733315B (zh) 半导体结构的形成方法
CN107785315B (zh) 半导体结构的形成方法
CN103515230A (zh) 半导体结构及其形成方法
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN103579074A (zh) 半导体结构的形成方法
CN108574005B (zh) 半导体器件及其形成方法
CN104425264B (zh) 半导体结构的形成方法
TWI728966B (zh) 半導體元件及其製作方法
US10964585B2 (en) Method for forming a fin-based semiconductor structure
CN103094112B (zh) 鳍式晶体管的鳍部的形成方法
CN107045979A (zh) 半导体结构的形成方法
CN113838934B (zh) 半导体结构及其形成方法
CN107516674B (zh) 鳍式场效应晶体管的形成方法
CN103779220A (zh) 鳍式场效应晶体管及其形成方法
CN103000505B (zh) 多栅器件的形成方法
CN103022100A (zh) 鳍式场效应管的结构及其形成方法
CN114792730A (zh) 半导体结构及其形成方法
CN105576024A (zh) 半导体结构及其形成方法
CN102856181A (zh) 多栅器件的形成方法
CN103367152A (zh) 半导体器件、鳍式场效应管的形成方法
US20220208987A1 (en) Semiconductor structure and fabrication method thereof
CN102956701B (zh) 鳍式场效应管的结构及形成方法
CN111463276B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant