CN103038902A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN103038902A
CN103038902A CN2011800372988A CN201180037298A CN103038902A CN 103038902 A CN103038902 A CN 103038902A CN 2011800372988 A CN2011800372988 A CN 2011800372988A CN 201180037298 A CN201180037298 A CN 201180037298A CN 103038902 A CN103038902 A CN 103038902A
Authority
CN
China
Prior art keywords
layer
column
semiconductor layer
substrate
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800372988A
Other languages
English (en)
Other versions
CN103038902B (zh
Inventor
门胁嘉孝
丰田达宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN103038902A publication Critical patent/CN103038902A/zh
Application granted granted Critical
Publication of CN103038902B publication Critical patent/CN103038902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种不会在分离时由于化合物半导体层的内部应力而生成化合物半导体层裂纹的半导体元件及其制造方法。一种半导体元件的制造方法，其是具备在支撑基板（30）上接合有半导体层的结构的半导体元件制造方法，其具备在生长基板（11）上经由分离层（12）来形成由半导体层构成的元件区域（15a）的元件区域形成工序、在生长基板上形成柱状物（21）的柱状物形成工序、在支撑基板接合半导体层以及柱状物上部的接合工序、通过去除分离层使半导体层下表面与生长基板分离，并且不让柱状物与生长基板分离的分离工序，以及将柱状物与支撑基板分离的工序。

Description

半导体元件及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法，特别涉及具备在支撑基板上形成有化合物半导体层的结构的半导体元件及其制造方法。
技术背景
作为化合物半导体的Ⅲ族氮化物半导体由于其带隙广，因此被作为蓝色、绿色等发光二级管LED、镭射二极管LD等发光元件的材料而广泛使用。在这样的发光元件中，p型的半导体层即p型层与n型的半导体层即n型层是通过外延生长而积层所构成。
为了制造优质且低成本的该构造，一般做法是通过在由Ⅲ族氮化物半导体以外的材料构成的生长基板上进行p型层与n型层之外延生长来得到。这种情况下，特别是为了获取优质的半导体层而对于能够使用的生长基板材料有所限制。例如利用金属有机化合物化学气相沉淀法MOCVD和氢化物气相外延法HVPE等等，可以使作为Ⅲ族氮化物半导体代表的氮化镓（GaN）在由SiC、蓝宝石等构成的生长基板上进行生长。
然而，由于蓝宝石是绝缘体，需要在积层于其上的半导体层上面设置两个导电接触部，这样会产生以下问题：和导电体基板相比，在同一基板面积上的有效发光面积变窄的同时，由于同一面上有两个电极，电流密度局部变高，招致因发热引起的元件劣化。
因此，例如参照专利文献1，其中公开了一种利用分离技术的发光元件的制造方法。该制造方法于蓝宝石基板上依次形成n型层、p型层、p侧电极后，在p侧电极侧上将导电性基板作为支撑基板来进行新的接合。
【专利文献1】日本专利特开2007-234671号公报
发明内容
发明要解决的问题
然而，根据分离技术有存在以下问题的可能性，即，对于蓝宝石，在从生长基板上剥离化合物半导体层时，由于需要使用蚀刻液等从周边对于分离层进行蚀刻，并且需要缓慢地进行分离层与化合物半导体层之间的剥离，因此由于生长时生长基板与化合物半导体层的热膨胀系数差异而产生的内部应力，会导致在化合物半导体层上产生裂纹。
本发明的目的是鉴于以上课题，提供一种在分离时不会因化合物半导体层内部应力而产生化合物半导体层裂纹的半导体元件及其制造方法。
解决课题的方法
为了实现上述目的，本发明所涉及的半导体元件及其制造方法具有如下结构。
第1的半导体元件制造方法，其是具备在支撑基板接合有半导体层的结构的半导体元件制造方法，其特征在于，具备在生长基板上经由分离层来形成由半导体层构成的元件区域的元件区域形成工序、在生长基板上形成柱状物的柱状物形成工序、在支撑基板接合半导体层以及柱状物上部的接合工序、通过去除分离层使半导体层下表面与生长基板分离，并且不让柱状物与生长基板分离的分离工序以及将柱状物与支撑基板分离的工序。
第2的半导体元件制造方法，其特征在于，在上述方法中，优选在柱状物形成工序中具有在柱状物的一部分上形成牺牲层的牺牲层形成工序；在将柱状物与支撑基板分离的工序中，去除牺牲层。
第3的半导体元件制造方法，其特征在于，在上述方法中，优选柱状物具备由与半导体层相同材料构成的核心部。
第4的半导体元件制造方法，其特征在于，在上述方法中，优选在元件区域形成工序中，在经由分离层将构成半导体层的材料形成于生长基板后，实施蚀刻来形成元件区域和核心部；在柱状物形成工序中，在核心部侧面形成不会于分离工序中被去除的保护层。
第5的半导体元件制造方法，其特征在于，在上述方法中，优选在于生长基板上形成分离层的工序中，具有将应形成柱状物的区域中的分离层去除的工序，在经由分离层于生长基板上形成构成半导体层的材料的同时，也有一部分半导体层的材料不经由分离层而形成之后，实施蚀刻，同时形成元件区域和在分离工序中不会被分离的核心部。
第6的半导体元件制造方法，其特征在于，在上述方法中，优选在于生长基板上形成分离层的工序中，具有在元件区域与构成应形成柱状物的区域内部的区域选择性地形成分离层的工序，在经由分离层于生长基板上形成构成半导体层的材料的同时，也有一部分半导体层的材料不经由分离层而形成之后，实施蚀刻，同时形成元件区域和在分离工序中不会被分离的核心部。
第7的半导体元件制造方法，其是具备在支撑基板接合有半导体层的结构的半导体元件制造方法，其特征在于，具备在生长基板上经由分离层形成由半导体层构成的元件区域的元件区域形成工序、在支撑基板上形成柱状物的柱状物形成工序、于支撑基板接合半导体层，于生长基板接合柱状物的接合工序、通过去除分离层使半导体层下表面与生长基板分离，且不让柱状物与生长基板分离的分离工序，以及将柱状物与支撑基板分离的工序。
第8的半导体元件制造方法，其特征在于，在上述方法中，优选在柱状物形成工序中具有在支撑基板上形成牺牲层的牺牲层形成工序；在将柱状物与支撑基板分离的工序中，去除牺牲层。
第9的半导体元件制造方法，其特征在于，在上述方法中，优选为半导体层具有在所述生长基板侧上的n型层，以及形成于该n型层上的p型层。
第10的半导体元件制造方法，其特征在于，在上述方法中，优选在接合工序之前，于元件区域的半导体层表面以及支撑基板表面上分别形成导电性材料。
第11的半导体元件制造方法，其特征在于，在上述方法中，优选当形成接合在n型层上的n型电极、接合在p型层上的p型电极，在n型电极与p型电极之间施加10伏特反方向电压时，泄露电流为10μA以下。
第1的半导体元件，其特征为，由所述第1至10的半导体元件制造方法所制造。
发明效果
根据本发明，可以提供一种不会在分离时由于化合物半导体层的内部应力而生成化合物半导体层裂纹的半导体元件及其制造方法。
附图说明
图1为表示由本发明的第1实施方式所涉及的半导体元件制造方法来制造半导体元件的工序的流程图。
图2为本发明的第1实施方式所涉及的半导体元件制造方法的各个工序中的、一个元件份基板的截面图。
图3为表示由本发明的第2实施方式所涉及的半导体元件制造方法来制造半导体元件的工序的流程图。
图4为本发明的第2实施方式所涉及的半导体元件制造方法的各个工序中的、一个元件份基板的截面图。
图5为表示由本发明的第3实施方式所涉及的半导体元件制造方法来制造半导体元件的工序的流程图。
图6为本发明的第3实施方式所涉及的半导体元件制造方法的各个工序中的、一个元件份基板的截面图。
图7为本发明的第3实施方式所涉及的半导体元件制造方法变形例的各个工序中的、一个元件份基板的截面图。
图8为表示由本发明的第4实施方式所涉及的半导体元件制造方法来制造半导体元件的工序的流程图。
图9为本发明的第4实施方式所涉及的半导体元件制造方法各个工序中的、一个元件份基板的截面图。
图10为表示蓝宝石基板剥离后化合物半导体层状况的图，（a）为由以往制造方法所获得；（b）为由本发明的制造方法所获得；（c）为电子显微镜拍摄的照片。
具体实施方式
以下基于参照附图，对于本发明的优良的实施方式，即实施例进行详述。
以下，对于本发明第1实施方式所涉及的半导体元件制造方法进行说明。该半导体元件中使用的n型、p型半导体层是通过在生长基板上进行外延生长而得到的。然而，在实际制造的半导体元件中，该生长基板被去除，具有生长基板的一侧与其相反侧连接有与生长基板不同的支撑基板。
图1为表示由本发明的第1实施方式所涉及的半导体元件制造方法来制造半导体元件的工序的流程图。图2为本发明的第1实施方式所涉及的半导体元件制造方法的各个工序中的基板的截面图。在此，作为该半导体元件，关于制造以氮化物半导体为材料的发光二级管（LED）的情况进行说明。氮化物半导体例如是由AlxInyGazN（0≤x≤1、0≤y≤1、0≤z≤1、x+y+z＝1）的式子所表示的半导体。该LED使用由氮化物半导体的n型层与p型层的积层体中的发光。此外，虽然图2仅表示了LED的一元件份结构，但实际上可以在同一个支撑基板上形成多个LED，在于基板上形成多个元件后，可以将它们各个分开，或者将它们串联或并列连接来使用。
第1实施方式所涉及的半导体元件制造方法，具有化合物半导体层形成工序（工序S11）、元件区域形成工序（工序S12）、柱状物形成工序（工序S13）、牺牲层形成工序（工序S14）、p侧电极形成工序（工序S15）、接合层形成工序（工序S16）、支撑基板接合前工序（工序S17）、接合工序（工序S18）、剥离工序（工序S19）、n侧电极形成工序（工序S20）、丝焊工序（工序S21）；剥离工序（工序S19）由分离工序（工序S191）和牺牲层蚀刻工序（工序S192）构成，在剥离工序（工序S19）的分离工序（工序S191）中，保持柱状物的接合。就是说，在分离工序（工序S191）中，通过去除分离层使半导体层的下面与生长基板分离，并且不让柱状物与生长基板分离。
化合物半导体层形成工序（工序S11）中，在生长基板上形成分离层即金属缓冲层与分离层上的化合物半导体层。首先，如图2（a）所示，在生长基板11上形成金属缓冲层12。作为生长基板11，特别优选蓝宝石单结晶（（0001）基板）。此外，作为其上面的金属缓冲层12，例如可以使用膜厚
Figure BDA00002790564500071
左右的钪（Sc）。可以使用溅射法、真空气相沉积法等进行金属缓冲层12的成膜。
接着，在该状态下进行的氮化处理工序，例如为在氨氛围气体下进行1040℃以上的高温处理。如此一来，金属缓冲层（金属层：Sc层）12的表面被氮化，成为氮化钪层（金属氮化物层：ScN层）12s。该ScN层12s的厚度可通过调整处理时间、温度等来进行设定。
接着，在拥有ScN层12s的Sc金属缓冲层12上，依次进行n型氮化物半导体层（n型半导体层：n型层）13、p型氮化物半导体层（p型半导体层：p型层）14的成膜。即，外延生长工序。该成膜例如使用金属有机化合物化学气相沉淀法（MOCVD法）来进行，分别进行掺杂，即对n型层13掺杂作为给与体的杂质、对p型层14掺杂作为受体的杂质。通过这种外延生长工序，形成由n型层13与p型层14构成的积层体15，并在其中形成氮化物半导体的p n接合，成为发光层16。在ScN层12s上，可以使结晶缺陷少的n型层13与p型层14生长。由此，该积层体15中的氮化物半导体能够具有高质量，并能提高其发光强度。
在元件区域形成工序（工序S12）中，如图2（b）所示，至少由蚀刻来去除一部分化合物半导体层即积层体15，并同时形成元件区域15a、核心部21a与分离槽20。在形成元件区域的时候，将用于接合生长基板11与支撑基板的核心部21a置于元件区域周围而形成。该核心部21a是由化合物半导体层即积层体15所形成的。如图2（b）所示，分离槽20具有从图2中的上侧（p型层14侧）直达生长基板11表面的深度。这样一来，积层体15在基板11上被断开。在图2（b）中，虽然表示了一个方向上的截面，但是该分离槽20也形成于与其不同的方向上，并形成由分离槽20被包围的、多个区域的元件区域15a。
分离槽20的形成例如由以下方式来进行。在化合物半导体层即积层体15上利用CVD进行SiO2的成膜，使用抗蚀材料形成图案，运用BHF来蚀刻，从而形成SiO2的掩膜。之后，将SiO2作为掩膜来进行化合物半导体层的干蚀刻，进行蚀刻直到蓝宝石基板露出为止。之后，使用BHF去除SiO2掩膜。
在柱状物形成工序（工序S13）中，覆盖核心部21a以及金属缓冲层而形成保护膜22并形成柱状物21。这是为了不让核心部21a在分离工序中被分离。如图2（c）所示，保护膜22例如通过将1μm的SiO2等进行成膜而形成。图2（c）中，虽然是使保护膜22覆盖核心部21a的上部，但是其实只要能在核心部侧面形成不会在分离工序中去除的保护层即可。此外，若是保护层为在分离工序中不会被溶解、剥离的材料的话，可使用金属、树脂等材料；还可以通过将牺牲层与接合层覆盖金属缓冲层而形成，从而使牺牲层与接合层兼具保护层的作用。
牺牲层形成工序（工序S14）中，如图2（d）所示，在柱状物21的上部例如将
Figure BDA00002790564500091
的Cr成膜来作为牺牲层23、例如将
Figure BDA00002790564500092
的Pt/Au成膜来作为接合层24。
p侧电极形成工序（工序S15）中，在存在于最上面的整个p型层14表面上，对于可以同p型层14发生欧姆接触的材料进行成膜来作为p侧电极25。例如将
Figure BDA00002790564500093
Figure BDA00002790564500094
的Ni/Au成膜，进行退火。
接合层形成工序（工序S16）中，如图2（d）所示，例如将
Figure BDA00002790564500095
的Pt/Au成膜来作为接合层26。
支撑基板接合前工序（工序S17）中，如图2（e）所示，在上述结构以外另外准备的支撑基板30的一个方向主要面上，形成导电性接合层31。
作为支撑基板30，可以使用具有足够机械强度、热传导率高的任意基板，其电传导度也无限定。例如可以使用一种作为半导体基板的单结晶硅（Si）基板。导电性接合层31由能够与接合层24以及接合层26相接合的导电性材料经过加热压接而形成，例如将
Figure BDA00002790564500096
Figure BDA00002790564500097
的Ti/Pt/Au/Sn/Au成膜来作为接合层。
接合工序（工序S18）中，如图2（f）所示，将化合物半导体层15、柱状物21和支撑基板30接合。
如（图2（f））所示，在高温下对图2（d）的结构和图2（e）的结构进行加压接合，使得导电性接合层31与接合层24、26直接接合。例如接合条件为施加12kN负荷，在300℃的真空氛围下热压接60分钟。通过该工序，积层体15a及柱状物21经由导电性接合层31，与p侧电极25及接合层26、牺牲层23及接合层24，被接合在支撑基板30上。
如图2（g）所示，剥离工序（工序S19）中，去除分离层即金属缓冲层12，剥离生长基板11。该剥离工序由分离工序（工序S191）和牺牲层蚀刻工序（工序S192）构成。在分离工序（工序S191）中，维持柱状物21的接合。
分离工序（工序S191）为，如图2（g）所示，例如通过将接合的基板40浸泡于盐酸中进行化学蚀刻，溶解分离层即金属缓冲层12。此外，牺牲层蚀刻工序（工序S192）为例如通过使用如硝酸铯铵等Cr选择性蚀刻液进行化学蚀刻，溶解牺牲层23，剥离蓝宝石基板11。
在该剥离工序的分离工序（工序S191）中，由于维持有柱状物21的接合，因此能够缓和化合物半导体层15a所承受的应力，不发生裂纹而将化合物半导体层即元件区域15a从蓝宝石基板11上剥离。
由此，在该剥离工序之后，经过n侧电极形成工序（工序S20）和丝焊工序（工序S21），最终能够制造出没有裂纹的高质量LED（半导体元件）。
图3为表示由本发明的第2实施方式所涉及的半导体元件制造方法来制造半导体元件的工序的流程图。图4为本发明的第2实施方式所涉及的半导体元件制造方法各个工序中的基板的截面图。该第2实施方式中，在分离槽形成后，在生长基板上不设置分离层而形成柱状物。并且柱状物优选用金属或者树脂来形成。更优选的是，柱状物在分离工序中由不会被化学蚀刻的金属或者树脂来形成。
第2实施方式涉及的半导体元件制造方法具有化合物半导体层形成工序（工序S31）、元件区域形成工序（工序S32）、柱状物形成工序（工序S33）、牺牲层形成工序（工序S34）、p侧电极形成工序（工序S35）、接合层形成工序（工序S36）、支撑基板接合前工序（工序S37）、接合工序（工序S38）、剥离工序（工序S39）、n侧电极形成工序（工序S40）和丝焊工序（工序S41）；剥离工序（工序S39）由分离工序（工序S391）和牺牲层蚀刻工序（工序S392）构成，在剥离工序（工序S39）的分离工序（工序S391）中，维持柱状物的接合。就是说，在分离工序（工序S391）中，通过去除分离层来将半导体层的下面与生长基板分离，并且不让柱状物与生长基板分离。
化合物半导体层形成工序（工序S31）中，如图4（a）所示，在生长基板上形成分离层即金属缓冲层与分离层上的化合物半导体层。该工序由于同第一实施方式中的工序S11相同而省略说明。
元件区域形成工序（工序S32）中，如图4（b）所示，至少一部分化合物半导体层即积层体15由蚀刻去除，并形成元件区域和分离槽50。该工序中除了不在元件区域周围形成核心部之外，与第1实施方式的工序S12相同，因此省略说明。
柱状物形成工序（工序S33）中，如图4（c）所示，在分离槽区域50的一部分元件区域周围形成同元件区域高度大致相同的柱状物51。柱状物51首先在一部分分离槽区域上形成种子层52，通过镀镍等来形成支柱53。由种子层52和支柱53形成柱状物51。此外，支柱53也可以不采用镀镍，而是采用不会被后续工序中使用的金属蚀刻液所蚀刻的抗蚀材料来形成。
牺牲层形成工序（工序S34）中，如图4（d）所示，在柱状物51的上部例如进行
Figure BDA00002790564500111
的Cr/Pt/Au成膜来作为牺牲层23和接合层24。此工序与第1实施方式的工序S14相同。
p侧电极形成工序（工序S35）中，与第1实施方式的工序S15相同，在存在于最上面的整个p型层14表面上，对于可以同p型层14发生欧姆接触的材料进行成膜来作为p侧电极25。例如将
Figure BDA00002790564500121
的Ni/Au成膜，进行退火。
接合层形成工序（工序S36）中，如图4（e）所示，与第1实施方式的工序S16相同，例如将
Figure BDA00002790564500122
的Pt/Au成膜来作为接合层26。
支撑基板接合前工序（工序S37）中，在上述结构以外准另备的支撑基板30的一个方向主要面上，形成导电性接合层31。此外，该工序之后由于进行同第1实施方式的工序S17-S21相同的操作，因此省略截面图与具体说明。
接合工序（工序S38）中，将化合物半导体层15、柱状物51和支撑基板30接合。
剥离工序（工序S39）中，去除分离层即金属缓冲层12，剥离生长基板11。该剥离工序由分离工序（工序S391）和牺牲层蚀刻工序（工序S392）构成。在分离工序（工序S391）中，维持柱状物51的接合。
分离工序（工序S391）为例如通过将接合的基板40浸泡于盐酸中进行化学蚀刻，溶解分离层即金属缓冲层12。此外，牺牲层蚀刻工序（工序S392）为例如通过使用如硝酸铯铵等Cr选择性蚀刻液进行化学蚀刻，溶解牺牲层23，剥离蓝宝石基板11。
在该剥离工序的分离工序（工序S391）中，由于维持了柱状物51的接合，因此能够缓和化合物半导体层15a所承受的应力，不发生裂纹而将化合物半导体层即元件区域15a从蓝宝石基板11上剥离。
由此，在该剥离工序之后，经过n侧电极形成工序（工序S40）和丝焊工序（工序S41），最终能够制造出没有裂纹的高质量半导体元件LED。
图5为表示由本发明的第3实施方式所涉及的半导体元件制造方法来制造半导体元件的工序的流程图。图6为本发明的第3实施方式所涉及的半导体元件制造方法的各个工序中的基板的截面图。该第3实施方式的特征是，在化合物半导体层形成工序中，设有形成金属缓冲层的工序与将设有柱状物即核心部的区域的金属缓冲层去除的工序，之后，具有形成化合物半导体层的工序。
第3实施方式涉及的半导体元件制造方法具有化合物半导体层形成工序（工序S51）、元件区域形成工序（工序S52）、牺牲层形成工序（工序S53）、p侧电极形成工序（工序S54）、接合层形成工序（工序S55）、支撑基板接合前工序（工序S56）、接合工序（工序S57）、剥离工序（工序S58）、n侧电极形成工序（工序S59）和丝焊工序（工序S60）；剥离工序（工序S58）由分离工序（工序S581）和牺牲层蚀刻工序（工序S582）构成，在剥离工序（工序S58）的分离工序（工序S581）中，维持柱状物的接合。就是说，在分离工序（工序S581）中，通过去除分离层来将半导体层的下面与生长基板分离，并且不让柱状物与生长基板分离。此外，在化合物半导体层形成工序（工序S51）中，具有金属缓冲层形成工序（工序S511）、将形成有柱状物即核心部的区域的金属缓冲层去除的工序（工序S512）和化合物半导体层堆积工序（工序S513）。
化合物半导体层形成工序（工序S51）中，使用选择性形成的金属缓冲层。首先进行金属缓冲层形成工序（工序S511）。该工序中，在生长基板上形成分离层即金属缓冲层。首先，如图6（a）所示，在生长基板11上形成金属缓冲层12。作为生长基板11特别优选使用蓝宝石单结晶（（0001）基板）。此外，作为在其上的金属缓冲层12，例如可以使用膜厚
Figure BDA00002790564500141
左右的钪（Sc）。可以使用溅射法、真空气相沉积法等进行金属缓冲层12的成膜。
进行下一个将形成有柱状物即核心部的区域的金属缓冲层去除的工序（工序S512）。如此一来，如图6（a）所示，在生长基板11上设有堆积了金属缓冲层的区域12b，以及没有堆积的区域60。可以使用以防蚀材料等作为掩膜的分离法以及蚀刻法。
接着，在该状态下进行的氮化处理工序，例如为在氨氛围气体下进行1040℃以上的高温处理。如此一来，金属缓冲层（金属层：Sc层）12的表面被氮化，成为氮化钪层（金属氮化物层：ScN层）12s。该ScN层12s的厚度可通过调整处理时间、温度等来进行设定。
化合物半导体层堆积工序（工序S513）中，在堆积有拥有ScN层12s的Sc金属缓冲层12的区域12b以及未堆积的区域60上，依次进行n型氮化物半导体层（n型半导体层：n型层）13、p型氮化物半导体层（p型半导体层：p型层）14的成膜，即外延生长工序。该成膜例如使用金属有机化合物化学气相沉淀法（MOCVD法）来进行，分别进行掺杂，即，对n型层13掺杂给与体杂质、对p型层14掺杂受体杂质。通过这种外延生长工序，形成由n型层13与p型层14构成的积层体15，并在其中形成氮化物半导体的pn接合，成为发光层16。在ScN层12s上，可以使结晶缺陷少的n型层13与p型层14生长。由此，该积层体15中的氮化物半导体能够具有高质量，并能提高其发光强度。
在元件区域形成工序（工序S52）中，如图6（b）所示，至少将一部分化合物半导体层即积层体15由蚀刻来去除，并形成元件区域和分离槽61。在形成元件区域时，留下用于接合生长基板11与支撑基板的柱状物即核心部62而形成。该柱状物即核心部62是由未堆积金属缓冲层的区域60上所堆积的化合物半导体层即积层体所形成的。
分离槽61的形成例如由以下方式来进行。在化合物半导体层15上利用CVD进行SiO2的成膜，使用抗蚀材料形成图案，运用BHF来蚀刻，从而形成SiO2的掩膜。之后，将SiO2作为掩膜来进行化合物半导体层的干蚀刻，进行蚀刻直到蓝宝石基板露出为止。之后，使用BHF去除SiO2掩膜。
牺牲层形成工序（工序S53）中，如图6（d）所示，在柱状物即核心部62的上部例如进行
Figure BDA00002790564500151
的Cr/Pt/Au成膜来作为牺牲层23和接合层24。该工序与第1实施方式的工序S14相同。
p侧电极形成工序（工序S54）中，与第1实施方式的工序S15相同，在存在于最上面的整个p型层14表面上，对于可以同p型层14发生欧姆接触的材料进行成膜来作为p侧电极25。例如将
Figure BDA00002790564500152
的Ni/Au成膜，进行退火。
接合层形成工序（工序S55）中，如图6（e）所示，与第1实施方式的工序S16相同，例如将
Figure BDA00002790564500153
的Pt/Au成膜来作为接合层26。
支撑基板接合前工序（工序S56）中，在上述结构以外另外准备的支撑基板30的一个方向主要面上，形成导电性接合层31。此外，该工序之后由于进行与第1实施工序中的工序S17-S21相同的操作，因此省略截面图与具体说明。
接合工序（工序S57）中，将化合物半导体层15、柱状物62和支撑基板30接合。
剥离工序（工序S58）中，去除分离层即金属缓冲层12，剥离生长基板11。该剥离工序由分离工序（工序S581）和牺牲层蚀刻工序（工序S582）构成。在分离工序（工序S581）中，维持柱状物即核心部62的接合。
分离工序（工序S581）为例如通过将接合的基板40浸泡于盐酸中进行化学蚀刻，溶解金属缓冲层12。此外，牺牲层蚀刻工序（工序S582）为例如通过使用如硝酸铯铵等Cr选择性蚀刻液进行化学蚀刻，溶解牺牲层23，剥离蓝宝石基板11。
在该剥离工序的分离工序（工序S581）中，由于维持了柱状物即核心部62的接合，因此能够缓和化合物半导体层15a所承受的应力，不发生裂纹而将化合物半导体层即元件区域15a从蓝宝石基板11上剥离。
由此，在该剥离工序之后，经过n侧电极形成工序（工序S59）和丝焊工序（工序S60），最终能够制造出没有裂纹的高质量半导体元件LED。
此外，使化合物半导体层形成工序（工序S51）中的金属缓冲层（金属层：Sc层）12的图案以及元件区域形成工序（工序S52）中的柱状物即核心部62的图案可以与图6中的例子中的图案不同。图7为表示该情况下制造工序的工序截面图。图7（a）~（e）与图6（a）~（e）对应，只是Sc层12b与柱状物62的图案的位置关系不同。在此，在图5中，将元件区域以及成为应形成柱状物62的区域内部的区域上的金属缓冲层（Sc层12）保留，而进行去除这些区域之外的金属缓冲层的工序，以代替将形成有柱状物即核心部的区域的金属缓冲层去除的工序（工序S512）。
图7（c）中，与图6（c）的情况相同，柱状物62通过蚀刻来形成。在此，图6的情况下，相对于在形成有柱状物62的地方没有形成Sc层12（12b），这里则设定为在柱状物62的内部形成Sc层12（12b）。在此，设定为柱状物62内部的Sc层12不从n型层13处露出。这种设定柱状物62与Sc层12的方式，可以与图6的情况相同进行。
这时，由于设定为柱状物62内部的Sc层12不从n型层13处露出，因此即使在分离工序中柱状物62中的Sc层12也不会被蚀刻，柱状物62与生长基板11之间的接合被维持。由此，之后的工序可以采取同图6的制造方法相同的方式进行。这种情况下，与图6的制造方法相比，在图7（c）的状态中，元件区域的高度与柱状物的高度相等。因此，在接合工序中重要的、对二者的高度调整变得非常容易。此外，也可以将柱状物62内部的Sc层12作为光刻以及接合时候的定位标志来使用。
图8为表示由本发明的第4实施方式所涉及的半导体元件制造方法来制造半导体元件的工序的流程图。图9为本发明的第4实施方式所涉及的半导体元件制造方法的各个工序中的基板的截面图。该第4实施方式中，在支撑基板上形成牺牲层，以该牺牲层为基础形成柱状物。并且柱状物优选由金属形成。而更优选由不会被化学蚀刻的金属形成。
第4实施方式涉及的半导体元件制造方法具有化合物半导体层形成工序（工序S71）、元件区域形成工序（工序S72）、p侧电极形成工序（工序S73）、接合层形成工序（工序S74）、支撑基板接合前工序（工序S75）、接合工序（工序S76）、剥离工序（工序S77）、n侧电极形成工序（工序S78）和丝焊工序（工序S79）；并且支撑基板接合前工序（工序S75）具有牺牲层形成工序（工序S751）、柱状物形成工序（工序S752）和接合层形成工序（工序S753）。此外，剥离工序（工序S77）由分离工序（工序S771）和牺牲层蚀刻工序（工序S772）构成，在剥离工序（工序S77）的分离工序（工序S771）中，维持柱状物的接合。就是说，在分离工序（工序S771）中，通过去除分离层来将半导体层的下面与生长基板分离，并且不让柱状物与生长基板分离。
化合物半导体层形成工序（工序S71）中，在生长基板11上形成分离层即金属缓冲层与分离层上的化合物半导体层。该工序由于与第一实施方式中的工序S11相同而省略说明。
元件区域形成工序（工序S72）中，至少一部分化合物半导体层即积层体15由蚀刻去除，形成元件区域和分离槽50。该工序中除了不在元件区域周围形成核心部之外，与第1实施方式的工序S12相同，因此省略说明。
p侧电极形成工序（工序S73）中，与第1实施方式的工序S15相同，在存在于最上面的整个p型层14表面上，对于可以同p型层14发生欧姆接触的材料进行成膜来作为p侧电极25。例如将Ni/Au
Figure BDA00002790564500191
成膜，进行退火。
接合层形成工序（工序S74）中，如图9（b）所示，与第1实施方式的工序S16相同，将
Figure BDA00002790564500192
的Pt/Au成膜来作为接合层80。
支撑基板接合前工序（工序S75）中，首先实行牺牲层形成工序（工序S751）。牺牲层形成工序（工序S751）中，在上述结构以外另外准备的支撑基板30的一个方向主要面上，将Cr成膜来作为牺牲层81。此外，在图9（a）中，向下表示支撑基板30。
柱状物形成工序（工序S752）中，以在支撑基板30上形成的牺牲层81为基础，形成与形成在生长基板11上的元件区域高度大致相同的柱状物82。柱状物82首先以牺牲层81为基础形成种子层82a，并用镀镍等来形成支柱82b。如图9（a）所示，由种子层82a和支柱82b形成柱状物82。此外，支柱82b也可以不采用镀镍，而是采用不会被后续工序中使用的金属蚀刻液所蚀刻的抗蚀材料来形成。
接合层形成工序（工序S753）中，如图9（a）所示，支撑基板30上面与柱状物82上面将
Figure BDA00002790564500194
的Pt/Au成膜来作为接合层83。
接合工序（工序S76）中，如图9（c）所示，通过接合图9（b）所示的接合层80与图9（a）所示的接合层83，将化合物半导体层15与支撑基板30接合，将柱状物82与生长基板11接合。
剥离工序（工序S77）中，如图9（d）所示，去除分离层即金属缓冲层12，剥离生长基板11。该剥离工序由分离工序（工序S771）和牺牲层蚀刻工序（工序S772）构成。在分离工序（工序S771）中，维持柱状物82的接合。
分离工序（工序S771）为例如通过将接合的基板40浸泡于盐酸中进行化学蚀刻，溶解金属缓冲层12。此外，牺牲层蚀刻工序（工序S772）为例如通过使用如硝酸铯铵等Cr选择性蚀刻液进行化学蚀刻，溶解牺牲层81，剥离蓝宝石基板11。
在该剥离工序的分离工序（工序S771）中，由于维持了柱状物82的接合，因此能够缓和化合物半导体层即元件区域15a所承受的应力，不发生裂纹而将化合物半导体层即元件区域15a从蓝宝石基板11上剥离。
由此，在该剥离工序之后，经过n侧电极形成工序（工序S78）和丝焊工序（工序S78），最终能够制造出没有裂纹的高质量半导体元件LED。
此外，在上述实施方式中，虽然是使用蓝宝石作为生长基板11来进行了说明，但除了蓝宝石以外，只要能通过缓冲层12等使优质的GaN以及AlGaN等Ⅲ族氮化物半导体（n型层13、p型层14）生长的话，也可以使用其他材料，例如AlN型板和SiC等。
此外，除了硅之外，也可以使用任意材料作为支撑基板30。其中，支撑基板30在成为机械地支撑所制造出的LED基板的同时，由于还成为散热基板，因此优选具有高机械强度及高热传导率。支撑基板30的材料可以从范围广泛的材料中选择，能够使用各种绝缘性基板、金属基板、半导体基板。此外，也可以使用在机械强度与热传导率高的绝缘性陶瓷基板上预先形成有金属配线的金属陶瓷接合基板。
另外，在上述例中，积层体为均由氮化物半导体所形成的n型层13和p型层14构成。然而很明显，即使在其他情况下也可以起到相同的效果。例如很明显同样也可以制造并非利用单纯pn接合的LED，而是具有在n型层与p型层之间设置作为活性层的多重量子井结构的构造的LED和LD（镭射二极管）。在这种情况下，在外延生长工序中，在生长基板11上形成n型层13，在其上形成活性层，进而形成p型层14。
上述实施方式中的柱状物为，例如将生长基板设为地面，将支撑基板设为天花板的时候，暂时起到地面与天花板之间的支柱的作用，其并不局限于略圆柱和多角柱，关于其形状、大小以及配置关系，可以有各种各样的形态。但是，在若干个分离法中使用化学蚀刻的情况下，例如不该使用四周包围的围墙般完全堵塞住化学蚀刻用的蚀刻液所能够流到分离层的通道的材料。优选形态为,为了对被分离部分的形状均等地分散应力，其配置则有规则性。
上述实施方式中的柱状物，需要在分离后进行剥离。为了易于剥离，优选在柱状物的一部分上设置牺牲层，但是使柱状物本身兼有牺牲层功能也适宜。此外，在本实施方式中，将柱状物的剥离处设为支撑基板侧，这是为了避免元件一个个分离时候的不良影响，但是剥离处也可以设为生长基板侧，其位置是任意的。一再利用基板等为目的，剥离柱的两侧也可。
上述实施方式中的牺牲层不在剥离分离层时被剥离，但其只要是能在后续的牺牲层蚀刻工序中不会对元件与接合层造成不良影响、并且能够分离的层即可。在化学分离的情况下，只要对于作为分离层的金属缓冲层以及牺牲层使用不同的选择性蚀刻液即可。金属缓冲层例如可以选择Sc、Cr、Zr、Hf等以及它们的氮化物。牺牲层为未被选做用于金属缓冲层的材料，例如可以选择Cr、Ni、Ti等金属以及树脂、粘着剂等等。此外，分离牺牲层的方法不限于蚀刻，也可以使用热与光、机械的方法。接合层只要是未被上述选中的材料即可，例如可以使用Pt、Au等贵金属。根据分离层的种类以及选择性蚀刻液的种类和分离方法，可以有多种组合选择。
较优选为在实施方式1至4中，如第1和第3的柱状物般具备与半导体层相同材料所构成的核心部。这是因为相比使用由与半导体层不同材料构成的柱状物的第2和第4，在与支撑基板接合时所必要的，对准半导体层高度的调整精确度方面，容易进行其质量管理。
（实施例1-1）
实际上在第1实施方式所例示的工序中形成化合物半导体层，进行蓝宝石基板的剥离。在蓝宝石单结晶基板（0001）面上，以溅射法对于膜厚的钪（Sc）进行成膜来作为金属缓冲层。
接着，在氨氛围气体下进行10分钟的1200℃氮化处理，使金属缓冲层氮化，形成氮化钪层（ScN层）。
接下来，在ScN层上采用2um非掺杂的AlGaN，以MOCVD法依次成膜了1.5μm的掺杂Si的n型AlGaN层、0.1m的MQW活性层、0.3μm的掺杂Mg的p型AlGaN层。
p型AlGaN层上由CVD进行SiO2的成膜，使用抗蚀材料形成图案，通过用BHF进行蚀刻来形成SiO2掩膜，进行化合物半导体层的干蚀刻，再进行蚀刻直到蓝宝石基板露出。之后，使用BHF去除SiO2掩膜，在直径850μm的圆形元件区域和元件区域的周边形成直径约90μm的核心部。
利用CVD将1μm的SiO2成膜作为覆盖整个核心部的保护膜。在核心部上部的保护膜上，将
Figure BDA00002790564500231
的Cr成膜来作为牺牲层，将
Figure BDA00002790564500232
的Pt/Au成膜来作为接合层。
此外，在元件区域的整个p型层表面上，将
Figure BDA00002790564500233
Figure BDA00002790564500234
的Ni/A u成膜，进行15分钟的550℃退火。之后，将
Figure BDA00002790564500235
的Pt/Au成膜来作为接合层。
使用p型单结晶硅（Si）基板作为支撑基板30，将
Figure BDA00002790564500236
的Ti/Pt/Au/Sn/Au成膜来作为接合层。施加12kN负荷，在300℃的真空氛围气体下对元件区域以及柱状物侧的接合层、支撑基板侧的接合层进行了热压接60分钟。
将接合的基板浸泡于盐酸中24小时，溶解Sc以及ScN，进行化学蚀刻。之后，使用如硝酸铯铵等Cr选择性蚀刻液溶解牺牲层，剥离蓝宝石基板。
蓝宝石基板剥离后的化合物半导体层质量，通过使用光学显微镜对于表面进行观察来与以往的制造方法进行比较。
在此，作为比较对照的以往制造方法中，在元件区域周围没有设置柱状物而进行了蓝宝石基板的剥离。图10（a）为表示不形成核心部、不设置柱状物而剥离蓝宝石基板的支撑基板与化合物半导体层的图，图10（b）为表示设置有实施例1中的柱状物、剥离蓝宝石基板、之后分离柱状物的支撑基板与化合物半导体层的图。本实施例中，对各个元件的半导体层皆为相同，包围直径850μm的圆形半导体层且在1边850μm的四角形顶点位置配置直径约90μm的圆柱形柱状物。实施方式第1-4截面图例示了从该四角形的对角线侧看到的1元件份截面。图10的符号70表示支撑基板、符号71为以往方法中的化合物半导体层、符号72表示本发明中的化合物半导体层。此外，图10（b）的符号73表示柱状物剥离痕迹，其在接合层24的牺牲层23侧的面上。如图10（a）以及电子显微镜拍摄的照片即图10（c）所示，以往的制造方法中，通过金属显微镜以及SEM可观察到蓝宝石基板剥离后的化合物半导体层中央部上所生成的裂纹。至于其原因认为，从化合物半导体层外周部进行蚀刻，在蓝宝石基板被剥离之前，留在中央部的微小区域内发生了基板与化合物半导体层以及支撑基板之间的应力集中的问题，其结果剥离后就能看到这种裂纹。然而，由图10（b）可知，本发明的制造方法中不会在化合物半导体层上生成裂纹。即使用电子显微镜观察，在本发明的制造方法中也不会观察到如图10（c）那样的裂纹。由此，可以确认在实施例中的蓝宝石基板剥离时不会发生裂纹，并可知从周边对于分离层进行蚀刻，通过进行被分离的化合物半导体层的蚀刻，能够抑制应力集中位置的裂纹。
（实施例1-2）
在实施方式1所例示的工序中，除了牺牲层与接合层兼具保护层作用的情况下，省去了保护层的形成工序，覆盖整个核心部而进行
Figure BDA00002790564500241
的Cr成膜来作为牺牲层，进行的Pt/Au成膜来作为接合层，将元件区域的接合层设为
Figure BDA00002790564500243
的Pt/Au以外，进行与实施例1相同的工序。可以得到与图10（b）相同的结果，化合物半导体层上没有生成裂纹。
（实施例2）
如实施方式2所例示的工序，除了不形成核心部，将种子层设为
Figure BDA00002790564500251
的Pt/Au/Pt/Pd，由厚度3μm的镀镍形成柱状物，将柱状物与元件区域的接合层设为
Figure BDA00002790564500252
的Pt/Au以外，进行与实施例1相同的工序。可以得到与图10（b）相同的结果，化合物半导体层上没有生成裂纹。
（实施例3）
如实施方式3所例示的工序，除了将核心部所在的金属缓冲层上，形成抗蚀掩膜且用蚀刻去除，不形成保护膜而将柱状物与元件区域的接合层设为
Figure BDA00002790564500253
的Pt/Au以外，进行与实施例1相同的工序。可以得到与图10（b）相同的结果，化合物半导体层上没有生成裂纹。
（实施例4）
此外，如实施方式4所例示的工序，除了在支撑基板侧经由分离层来形成柱状物以外，进行与实施例2相同的工序。看不到将图10（b）的符号73那样的柱状物剥离后的痕迹，化合物半导体层上没有生成裂纹。
此外，关于在实施例1以及比较例中制成的样本中，进一步通过干蚀刻将剥离的化合物半导体层的未掺杂AlGaN层去除，在露出的n型AlGaN层上形成Ti/Al，进行I-V测定。相对于在实施例1中为10V以上，反方向电压Vr（-10μA）在比较例1中少了约6V。认为因生成了裂纹而导致了泄漏电流的增加，因此可知通过本发明得到了泄漏电流少的元件。
在以上实施方式中对于结构、形状、大小以及配置关系进行的说明，仅仅只是为了理解·实施本发明而进行的概述，并且关于数值以及各结构的组成，材质等也只是例示。因此本发明并不限定于所说明的实施方式，只要不超出专利权利要求范围所表示的技术思想范畴，便可进行各种各样形态的改变。
工业上利用的可行性
本发明所涉及的半导体元件及其制造方法，被用作LED光学系元件等的半导体元件及其制造方法。
附图标记说明
11生长基板
12分离层即金属缓冲层（金属层：Sc层）
13n型氮化物半导体层（n型半导体层：n型层）
14p型氮化物半导体层（p型半导体层：p型层）
15化合物半导体层即积层体
15a元件区域
16发光层
20分离槽
21柱状物
22保护膜
23牺牲层
24接合层
25p型电极
26接合层
30支撑基板
31导电性接合层

Claims (12)

1.一种半导体元件制造方法，其是具备在支撑基板上接合有半导体层的结构的半导体元件制造方法，其特征为具备：
在生长基板上经由分离层来形成由所述半导体层构成的元件区域的元件区域形成工序、
在所述生长基板上形成柱状物的柱状物形成工序、
在支撑基板接合所述半导体层及所述柱状物上部的接合工序、
通过去除所述分离层使所述半导体层下表面与所述生长基板分离，并且不让所述柱状物与所述生长基板分离的分离工序、
将所述柱状物与所述支撑基板分离的工序。
2.如权利要求1所述的半导体元件制造方法，其特征为，所述柱状物形成工序具有在所述柱状物的一部分上形成牺牲层的牺牲层形成工序；在将所述柱状物与所述支撑基板分离的工序中，去除所述牺牲层。
3.如权利要求1或2所述的半导体元件制造方法，其特征为，所述柱状物具备由与所述半导体层相同材料构成的核心部。
4.如权利要求3所述的半导体元件制造方法，其特征为，
在所述元件区域形成工序中，在经由所述分离层将构成所述半导体层的材料形成于所述生长基板上后通过实施蚀刻来形成所述元件区域和所述核心部；
在所述柱状物形成工序中，在所述核心部侧面上形成在所述分离工序中不会去除的保护层。
5.如权利要求3所述的半导体元件制造方法，其特征为，
在于所述生长基板上形成所述分离层的工序中，具有将应形成所述柱状物的区域中的所述分离层除去的工序，在经由所述分离层于所述生长基板上形成构成所述半导体层的材料的同时，也有一部分所述半导体层的材料不经由所述分离层而形成之后，实施蚀刻，同时形成所述元件区域和在分离工序中不会被分离的所述核心部。
6.如权利要求3所述的半导体元件制造方法，其特征为，
在于所述生长基板上形成所述分离层的工序中，具有在所述元件区域与构成应形成所述柱状物的区域内部的区域选择性地形成所述分离层的工序，在经由所述分离层于所述生长基板上形成构成所述半导体层的材料的同时，也有一部分所述半导体层的材料不经由所述分离层而形成之后，实施蚀刻，同时形成所述元件区域和在分离工序中不会被分离的所述核心部。
7.一种半导体元件制造方法，其是具备在支撑基板上接合有半导体层的结构的半导体元件制造方法，其特征为具备：
在生长基板上经由分离层形成由所述半导体层构成的元件区域的元件区域形成工序、
在所述支撑基板上形成柱状物的柱状物形成工序、
于所述支撑基板接合所述半导体层，于所述生长基板接合所述柱状物的接合工序、
通过去除所述分离层使所述半导体层下表面与所述生长基板分离，且不让所述柱状物与所述生长基板分离的分离工序、将所述柱状物与所述支撑基板分离的工序。
8.如权利要求7所述的半导体元件制造方法，其特征为，所述柱状物形成工序具有在所述支撑基板上形成牺牲层的牺牲层形成工序；在将所述柱状物与所述支撑基板分离的工序中，去除所述牺牲层。
9.如权利要求1至8任一项所述的半导体元件制造方法，其特征为，所述半导体层具有在所述生长基板侧上的n型层，以及形成于该n型层上的p型层。
10.如权利要求1至9任一项所述的半导体元件制造方法，其特征为，在所述接合工序之前，于所述元件区域的所述半导体层表面以及所述支撑基板表面上分别形成导电性材料。
11.如权利要求9所述的半导体元件制造方法，其特征为，当形成接合在所述n型层上的n型电极、接合在所述p型层上的p型电极，在所述n型电极与所述p型电极之间施加10伏特反方向电压时，泄露电流为10μA以下。
12.一种半导体元件，其特征为，由权利要求1至11任一项所述的半导体元件制造方法所制造。
CN201180037298.8A 2010-07-30 2011-07-26 半导体元件及其制造方法 Active CN103038902B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010172283 2010-07-30
JP2010-172283 2010-07-30
PCT/JP2011/004209 WO2012014448A1 (ja) 2010-07-30 2011-07-26 半導体素子と半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN103038902A true CN103038902A (zh) 2013-04-10
CN103038902B CN103038902B (zh) 2015-08-19

Family

ID=45418213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180037298.8A Active CN103038902B (zh) 2010-07-30 2011-07-26 半导体元件及其制造方法

Country Status (7)

Country Link
US (1) US8765584B2 (zh)
EP (1) EP2506316B1 (zh)
JP (1) JP4836218B1 (zh)
KR (1) KR101255489B1 (zh)
CN (1) CN103038902B (zh)
TW (1) TWI506816B (zh)
WO (1) WO2012014448A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015013864A1 (zh) * 2013-07-29 2015-02-05 晶元光电股份有限公司 选择性转移半导体元件的方法
CN108878605A (zh) * 2018-05-04 2018-11-23 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置
CN109300408A (zh) * 2017-07-25 2019-02-01 乐金显示有限公司 发光显示装置及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447855B (zh) 2012-11-12 2020-11-24 晶元光电股份有限公司 半导体光电元件的制作方法
TWI549170B (zh) * 2013-07-29 2016-09-11 晶元光電股份有限公司 選擇性轉移半導體元件的方法
CN111496379B (zh) * 2014-08-19 2022-08-26 亮锐控股有限公司 用于减少在管芯级激光剥离期间所受机械损伤的蓝宝石收集器
CN107924865B (zh) * 2015-05-13 2022-03-11 亮锐控股有限公司 用于减少在管芯水平激光剥离期间机械损伤的蓝宝石收集器
US10468375B2 (en) 2016-07-04 2019-11-05 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010053618A1 (en) * 2000-06-19 2001-12-20 Tokuya Kozaki Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP2003273463A (ja) * 2002-03-14 2003-09-26 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2006013548A (ja) * 2005-09-12 2006-01-12 Sony Corp 窒化物半導体素子およびその製造方法
CN101473457A (zh) * 2006-07-05 2009-07-01 松下电器产业株式会社 半导体发光元件及其制造方法
JP2009218495A (ja) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光装置
JP2010147156A (ja) * 2008-12-17 2010-07-01 Canon Machinery Inc 位置決め装置、位置決め方法、およびボンディング装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US6852968B1 (en) * 1999-03-08 2005-02-08 Canon Kabushiki Kaisha Surface-type optical apparatus
KR100649763B1 (ko) * 2005-12-09 2006-11-27 삼성전기주식회사 수직구조 질화물 발광소자의 제조방법
JP4770513B2 (ja) 2006-02-27 2011-09-14 豊田合成株式会社 発光素子およびその製造方法
US7754511B2 (en) * 2008-07-08 2010-07-13 High Power Opto. Inc. Laser lift-off method
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
JP5225133B2 (ja) * 2009-02-06 2013-07-03 学校法人 名城大学 ＧａＮ系化合物半導体の成長方法及び成長層付き基板
JP4793468B2 (ja) * 2009-03-31 2011-10-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR100993077B1 (ko) * 2010-02-17 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 발광소자 패키지
CN101931039B (zh) * 2010-08-23 2012-07-25 安徽三安光电有限公司 具有双层交错贯穿孔洞的氮化镓基发光二极管及其制作工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010053618A1 (en) * 2000-06-19 2001-12-20 Tokuya Kozaki Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP2003273463A (ja) * 2002-03-14 2003-09-26 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2006013548A (ja) * 2005-09-12 2006-01-12 Sony Corp 窒化物半導体素子およびその製造方法
CN101473457A (zh) * 2006-07-05 2009-07-01 松下电器产业株式会社 半导体发光元件及其制造方法
JP2009218495A (ja) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光装置
JP2010147156A (ja) * 2008-12-17 2010-07-01 Canon Machinery Inc 位置決め装置、位置決め方法、およびボンディング装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015013864A1 (zh) * 2013-07-29 2015-02-05 晶元光电股份有限公司 选择性转移半导体元件的方法
US9508894B2 (en) 2013-07-29 2016-11-29 Epistar Corporation Method of selectively transferring semiconductor device
US10553747B2 (en) 2013-07-29 2020-02-04 Epistar Corporation Method of selectively transferring semiconductor device
US10693034B2 (en) 2013-07-29 2020-06-23 Epistar Corporation Method of selectively transferring semiconductor device
US11211522B2 (en) 2013-07-29 2021-12-28 Epistar Corporation Method of selectively transferring semiconductor device
US11901478B2 (en) 2013-07-29 2024-02-13 Epistar Corporation Method of selectively transferring semiconductor device
CN109300408A (zh) * 2017-07-25 2019-02-01 乐金显示有限公司 发光显示装置及其制造方法
US10797079B2 (en) 2017-07-25 2020-10-06 Lg Display Co., Ltd. Light emitting display device and method of manufacturing the same
US11398501B2 (en) 2017-07-25 2022-07-26 Lg Display Co., Ltd. Light emitting display device and method of manufacturing the same
CN108878605A (zh) * 2018-05-04 2018-11-23 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置
CN108878605B (zh) * 2018-05-04 2020-01-14 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置

Also Published As

Publication number Publication date
US8765584B2 (en) 2014-07-01
KR101255489B1 (ko) 2013-04-16
KR20120057654A (ko) 2012-06-05
JP4836218B1 (ja) 2011-12-14
TW201208119A (en) 2012-02-16
WO2012014448A1 (ja) 2012-02-02
US20120256327A1 (en) 2012-10-11
EP2506316A4 (en) 2015-10-28
CN103038902B (zh) 2015-08-19
JP2012049520A (ja) 2012-03-08
EP2506316B1 (en) 2017-09-06
TWI506816B (zh) 2015-11-01
EP2506316A1 (en) 2012-10-03

Similar Documents

Publication Publication Date Title
CN103038902B (zh) 半导体元件及其制造方法
US9773940B2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP2006232655A (ja) 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
US9318653B2 (en) Luminescent device and manufacturing method for luminescent device and semiconductor device
US20150380236A1 (en) Substrate recycling method
KR20120083307A (ko) 화합물 반도체 결정의 제조 방법, 전자 디바이스의 제조 방법, 및 반도체 기판
CN101651092A (zh) 电路结构的制造方法
CN105322060B (zh) 芯片的制造方法
US8110424B2 (en) Surface treatment method of group III nitride semiconductor and manufacturing method of the group III nitride semiconductor
US9202685B2 (en) Method of manufacturing a compound semiconductor substrate in a flattened growth substrate
US20160133792A1 (en) Semiconductor substrate and method of fabricating the same
EP2534705B1 (en) Manufacturing method for a semiconductor substrate
CN100530728C (zh) 氮化物半导体发光装置及其制造方法
KR20120007394A (ko) 반도체 발광소자 및 그 제조방법
KR20190038785A (ko) 질화물 반도체층 성장 방법
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR20110096900A (ko) 대면적 질화물 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant