CN103035743A - 具有可控击穿电压的二极管 - Google Patents
具有可控击穿电压的二极管 Download PDFInfo
- Publication number
- CN103035743A CN103035743A CN2012104605061A CN201210460506A CN103035743A CN 103035743 A CN103035743 A CN 103035743A CN 2012104605061 A CN2012104605061 A CN 2012104605061A CN 201210460506 A CN201210460506 A CN 201210460506A CN 103035743 A CN103035743 A CN 103035743A
- Authority
- CN
- China
- Prior art keywords
- emitter
- region
- diode
- semiconductor body
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 title description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- 230000000295 complement effect Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 244000287680 Garcinia dulcis Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66113—Avalanche diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及具有可控击穿电压的二极管。公开了一种二极管。二极管的实施例包括半导体本体、第一导电类型的第一发射极区域、第二导电类型的第二发射极区域以及被布置在第一与第二发射极区域之间且具有比第一和第二发射极区域更低的掺杂浓度的基极区域。二极管进一步包括仅仅被电耦合到第一发射极区域的第一发射极电极、与第二发射极区域电接触的第二发射极电极以及包括第一控制电极部和被布置在第一控制电极部与半导体本体之间的第一介电层的控制电极装置。至少一个pn结延伸到第一介电层或者被布置成距离第一介电层小于250nm。
Description
技术领域
本发明的实施例涉及一种二极管，尤其是具有可控击穿电压的二极管。
背景技术
二极管是如下整流元件：当所述整流元件被正向加偏压时，所述整流元件导通电流，而当所述整流元件被反向加偏压时，所述整流元件阻塞。然而，当反向电压高于二极管的击穿电压时，电流也可以在相反的方向上流动。一些类型的二极管、比如齐纳(Zener)二极管或者雪崩二极管具有意义明确的击穿电压，这使得这些二极管适于被用作限压元件或者被用作参考电压生成元件。
常规二极管中的击穿电压主要由形成二极管的各个单独的半导体区域的掺杂浓度以及由二极管布局来给定。因此，常规二极管中的击穿电压是固定的。然而，特别是在二极管被用作限压元件或者被用作参考电压生成元件的应用中，可能期望的是，使击穿电压在给定的范围内变化。
发明内容
第一实施例涉及一种二极管，该二极管包括：半导体本体；第一导电类型的第一发射极区域；第二导电类型的第二发射极区域；被布置在第一与第二发射极区域之间且具有比第一和第二发射极区域更低的掺杂浓度的基极区域；仅仅被电耦合到第一发射极区域的第一发射极电极；与第二发射极区域电接触的第二发射极电极；包括第一控制电极部(electrode section)以及第一介电层的控制电极装置，其中第一介电层被布置在第一控制电极部与半导体本体之间；以及延伸到第一介电层或者被布置成距离第一介电层小于250nm的至少一个pn结。
第二实施例涉及一种控制二极管的击穿电压的方法，所述二极管包括控制电极装置和至少一个pn结，所述控制电极装置包括第一控制电极部以及被布置在第一控制电极部与半导体本体之间的第一介电层，所述至少一个pn结延伸到第一介电层或者被布置成距离第一介电层小于250nm。该方法包括通过将控制电势施加到第一控制电极部来调整击穿电压。
在阅读下面的详细的说明时并且在观察所附附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
现在将参照附图解释本发明的实施例。附图用于说明基本原理，使得仅仅对于理解该基本原理所需的特征被图示。附图不是按比例的。在整个附图中，同样的参考标记表示同样的特征。在附图中：
图1示意性地图示了穿过半导体本体的垂直横截面，具有控制装置和可调整的击穿电压的二极管被集成在所述半导体本体中；
图2图示了图1的二极管的控制装置的第一实施例；
图3图示了图1的二极管的控制装置的第二实施例；
图4示意性地图示了具有控制装置的二极管的击穿电压，其中所述击穿电压与被施加到该控制装置的控制电压有关；
图5图示了具有控制装置的垂直二极管的另一实施例；
图6图示了为图1的二极管的修改方案的垂直二极管的实施例；
图7图示了具有可调整的击穿电压的垂直二极管的另一实施例；
包括图8A至8C的图8图示了穿过半导体本体的水平横截面和垂直横截面，根据一个实施例的横向二极管被集成在所述半导体本体中；
图9图示了根据第一实施例的横向齐纳二极管；
图10图示了根据第二实施例的横向齐纳二极管；
图11图示了根据第三实施例的横向齐纳二极管；
图12图示了根据第四实施例的横向齐纳二极管；
图13图示出了根据图9至12的齐纳二极管的特性曲线。
具体实施方式
图1图示了具有可调整的击穿电压的二极管的第一实施例。在图1中所图示的二极管是垂直二极管，该垂直二极管包括第一导电类型的第一发射极区域11以及第二导电类型的第二发射极区域12，所述第二导电类型与所述第一导电类型互补。在半导体本体100中实施第一和第二发射极区域11、12，该半导体本体100包括第一表面101和与第一表面101相对的第二表面102。在该实施例中，第一发射极区域11被布置在第一表面101附近，并且第二发射极区域12被布置在第二表面102附近。第一和第二发射极区域11、12被布置成在半导体本体100的垂直方向上彼此远离，其中半导体本体100的垂直方向是垂直于第一和第二表面101、102延伸的方向。半导体本体100例如由硅或者任何其他合适的半导体材料制成。
二极管进一步包括被布置在第一发射极区域11和第二发射极区域12之间的基极区域13。基极区域13比第一和第二发射极区域11、12更低地被掺杂，并且是第一导电类型或第二导电类型。出于解释的目的，假设：第一发射极区域11是p掺杂的，以便形成二极管的p发射极；第二发射极区域12是n掺杂的，以便形成二极管的n发射极；并且基极区域13是n掺杂的。p发射极11的掺杂浓度例如在1e16cm-3(1·1016cm-3)到1e20cm-3(1·10 20cm-3)之间的范围内。p发射极的掺杂浓度在整个p发射极中可以是相当恒定的或者可以变化。根据一个实施例，p发射极的掺杂浓度在垂直方向上根据高斯(Gaussian)曲线变化，该垂直方向是垂直于第一表面101的方向。n发射极的掺杂浓度例如在1e16cm-3到1e20cm-3之间的范围内，并且基极区域13的掺杂浓度例如在5e13cm-3到1e18cm-3之间的范围内。在具有n型基极区域13的二极管中，pn结被形成在p发射极11和基极区域13之间。
参照图1，该二极管进一步包括电接触第一发射极区域11的第一电极31以及电接触第二发射极区域12的第二电极32。在图示在图1中的实施例中，第一电极31被布置在第一表面101上，并且第二电极32被布置在半导体本体的第二表面102上。当第一发射极区域11是p发射极时，第一电极31形成二极管的阳极端子A，而第二电极32形成二极管的阴极端子K。当高于二极管的正向电压的正电压被施加在阳极端子A与阴极端子K之间时，该二极管正导通。在被实施在硅半导体本体中的二极管中，正向电压大约为0.7V。当正电压被施加在阴极端子K与阳极端子A之间时(或者当负电压被施加在阳极端子A与阴极端子K之间时)，二极管正阻塞。在阴极端子K与阳极端子A之间的正电压在下面将被称为反向电压。然而，当反向电压达到击穿电压阈值(所述击穿电压阈值明显高于二极管的正向电压)时，二极管在其相反的方向上导通电流。这是通常公知的机制。然而，在图1的二极管中，在二极管的操作期间，击穿电压阈值可以被调整。为此目的，二极管包括具有第一控制电极部211和第二控制电极部212的控制装置，所述第一控制电极部211和第二控制电极部212分别通过第一介电层221和第二介电层222与半导体本体100介电绝缘。在图示在图1中的二极管中，第一和第二控制电极部211、212被布置在延伸到半导体本体100中的沟槽中。在图示在图1中的实施例中，这些沟槽从第一表面101延伸到半导体本体100中。
控制电极部211、212被布置成在半导体本体100的(垂直于垂直方向延伸的)水平方向上彼此远离。在该水平方向上，第一发射极区域11被布置在两个控制电极部211、212之间，并且在该水平方向上在第一发射极区域11与基极区域13之间的pn结延伸到第一和第二介电层221、222，所述第一和第二介电层221、222使第一和第二控制电极部211、212与半导体本体100绝缘。
在图1的二极管中，基极区域13在半导体本体100的垂直方向上从第一发射极区域11延伸到第二发射极区域12。基极区域13的长度l由在第一发射极区域11与第二发射极区域12之间的(最短)距离来限定。基极区域13至少部分地被分别布置在第一与第二控制电极部211、212之间和在第一与第二介电层221、222之间。与基极区域13相邻，第一和第二控制电极部211、212沿基极区域13的长度1的至少25％、50％、75％或者甚至100％延伸。换句话说，在半导体本体100的垂直方向上的在第二发射极区域12与第一和第二控制电极部211、212之间的距离小于基极区域13的长度l的75％、50％、25％或者甚至0％。在最后提及的情况下，被第一和第二介电层221、222包围的控制电极部211、212延伸到第二发射极区域12或者延伸到第二发射极区域12中。
控制电极部211、212包括导电通材料，诸如金属或者高度掺杂的多晶半导体材料。合适的金属是例如铜(Cu)、钛(Ti)、铝(Al)或钨(W)。合适的多晶半导体材料是例如多晶硅。介电层221、222可以包括常规的介电材料，比如氧化物或氮化物。根据一个实施例，介电层被实施为包括至少两个不同的介电层的复合层。
第一和第二控制电极部211、212用于调整二极管的击穿电压。为此目的，这些控制电极部211、212中的每个都分别包括控制端子C1和C2。根据一个实施例，这两个控制端子C1、C2具有被连接到它们的不同的控制电压或控制电势。根据另一个实施例，这些控制端子C1、C2被连接到针对公共控制电势的端子。
在具有控制电极部211、212的沟槽之间的半导体区域在下面将被称为台面区域(mesa region)。该台面区域的宽度(该台面区域的宽度是控制电极部211、212之间的距离)为d，其中d例如在约0.3μm到10μm之间。
图2和3示出了在水平剖切平面X-X中的穿过图1的二极管的水平横截面，以图示控制电极部211、212的两个不同的实施例子。在图示在图2中的实施例中，第一和第二控制电极部211、212是在半导体本体的水平方向上彼此平行地延伸的纵向电极。在图示在图3中的实施例中，第一和第二控制电极部211、212是一个控制电极21的部分，其如在水平面X-X中所看见的那样具有矩形的几何形状。第一和第二控制电极部211、212通过矩形电极21的被布置成彼此相对的那些部被形成。可选地，这些部通过介电层223、224(以虚线示出)彼此介电绝缘。提供这些介电层223、224使得将不同的控制电势施加到各个单独的控制电极部211、212成为可能。具有带有矩形的几何形状的控制电极仅仅是例子。任何其他闭环几何形状(比如圆形的几何形状)也可以被使用。
图4示意性地图示了在图1中所图示的二极管的工作原理。图4示出了与施加到控制端子C1、C2的控制电势或控制电压VC有关的击穿电压阈值或击穿电压VBD。图4示出了两条曲线，所述两条曲线图示了针对具有介电层221和222(参见图1)的不同厚度(介电厚度)的两个不同的二极管的击穿电压VBD与控制电压VC。
在图4中所图示的曲线通过模拟具有约为2.2μm的沟槽深度、约为0.9μm的台面宽度以及约在5e16cm-3到1e17cm-3之间的基极区域13的掺杂浓度的器件而被获得。用d1标明的第一曲线表示为80nm的介电厚度，而用d2标明的曲线表示为120nm的较大厚度。
控制电压VC是在二极管的控制端子C1、C2与阳极端子A之间的电压。在针对其在图4中所图示的模拟结果曾被获得的二极管中，相同的控制电压VC曾被施加到控制端子C1、C2。在图4中，为-15V至+15V的控制电压范围被图示。然而，这仅仅是例子；根据二极管的特定实施例，其他控制电压范围也可以被施加。一般地，击穿电压VBD随着控制电压VC的增加而增加，直至最大击穿电压VBDmax被达到，并且从该最大击穿电压VBDmax开始，击穿电压VBD随着控制电压VC的进一步增加而减少。
参照图4，图示了与控制电压VC有关的击穿电压VBD的特性曲线具有两个部：第一部，在该第一部中，击穿电压VBD随着控制电压VC的增加而增加；以及第二部，在该第二部中，击穿电压VBD随着控制电压VC的增加而减少。某个击穿电压VBD(比如在图4中所图示的击穿电压VBD0)可以用两个不同的控制电压来获得，即用第一部中的第一电压VC1和第二部中的第二电压VC2来获得。换句话说：当控制电压VC为VC1或VC2时，击穿电压为VBD0。当控制电压VC在图4中所图示的实施例中为VCmax时，最大击穿电压VBDmax被获得。小于VCmax的控制电压VC限定了特性曲线的第一部，并且高于VCmax的控制电压VC限定了特性曲线的第二部。
当被施加到二极管的反向电压达到通过合适地选择控制电压VC来调整的击穿电压VBD时，击穿、特别是雪崩击穿发生。在图示在图1中的部件中，两种不同类型的击穿可能发生：第一类型，其中击穿首先在布置有第一和第二控制电极部211、212的沟槽的底部的区域中发生；以及第二类型的击穿，其中击穿首先发生在具有第一和第二控制电极部211、212的沟槽之间的区域中。当控制电压VC被选择为使得其小于VCmax时，即当相对应的击穿电压在特性曲线的第一部中时，第一类型的击穿发生；并且当控制电压VC高于VCmax时，即当相对应的击穿电压在特性曲线的第二(下降)部中时，第二类型的击穿发生。根据一个实施例，用于调整击穿电压的控制电压从第二控制电压范围中被选择。通过使用该电压范围，击穿特性的恶化可以被避免，因为雪崩倍增远离在介电层221、222与基极区域13之间的半导体介电界面而发生。
在图示在图4中的实施例中，通过从第二控制电压范围中合适地选择控制电压VC，击穿电压可以在约40V到约15V之间变化。不言而喻，这些仅仅是示例性的电压。根据二极管的各个单独的半导体区域的掺杂浓度并且根据设计参数、比如基极区域13的长度、介电厚度或控制电极部211、212之间的距离(所述距离限定了基极区域13的宽度)，其他击穿电压值也可以被获得。
参照图1，二极管可选地包括在第一发射极区域11内的第一导电类型的更高掺杂的区域14。该更高掺杂的区域14被连接到第一电极31，并且该更高掺杂的区域14的几何形状是使得其进一步延伸到在第一发射极11与在台面区域的中间的基极区域13之间的pn结。更高掺杂的区域14用于在第一电极31与第一发射极区域11之间提供低欧姆接触。此外，更高掺杂的区域14可以限定如下位置：在所述位置处，当击穿电压被达到时，雪崩击穿首先发生。在图示在图1中的实施例中，该位置是在两个沟槽之间的台面区域的中间。
控制电压VC是在部件的控制端子C1、C2与部件的阳极端子A之间的电压。根据一个实施例，相同的控制电压VC被施加在控制端子C1、C2中的每个与阳极端子A之间。根据另一实施例，控制端子中的一个与阳极端子电连接，而控制电压VC仅仅被施加在控制端子中的另一个与阳极端子A之间。正控制电压VC是控制端子与阳极端子A之间的正电压，并且负控制电压VC是控制端子与阳极端子A之间的负电压。
在图1中所图示的二极管的基本结构与沟槽MOSFET中的寄生体二极管类似。然而，该二极管(不像MOSFET)并不包括源极区域，使得在该二极管中不存在相同掺杂类型的两个半导体区域(比如MOSFET中的源极区域和漂移区域)，在所述相同掺杂类型的两个半导体区域之间可能出现由栅极电极所引起的导电通道。因此，二极管的第一电极31仅仅被连接到第一发射极区域11，以及被连接到具有和第一发射极区域11相同的掺杂类型的可选的更高掺杂的区域14，但是也没有被连接到互补掺杂的半导体区域(比如MOSFET中的源极区域)。在根据图1的二极管中，被施加在控制端子C1、C2与阳极端子A之间的控制电压仅用于调整二极管的击穿电压，而在源极区域存在的情况下，当将控制电压施加到控制电极211、212时，导电通道会被打开。
如在图1中所图示的二极管可以被用作限压元件，所述限压元件用于限制在另一个电子器件(图1中未示出)两端的电压。二极管可以与其他电子器件并联连接，并且将在并联电路两端的、并从而在其他电子器件两端的电压降限制到由二极管的击穿电压所限定的电压。二极管还可用于生成参考电压。为此，反向电流被施加到二极管。二极管的(在相反的方向上的)电压降接着等于二极管的击穿电压，并且可以被用作参考电压。通过在控制端子C1、C2与阳极端子A之间施加被合适地选择的控制电压VC，该参考电压可以被调整。
基于具有p掺杂的第一发射极区域11和n掺杂的第二发射极区域12的二极管，在图1中所图示的二极管的基本原理已经被解释。在这种情况下，第一电极31形成阳极端子A，并且第二电极32形成阴极端子K。然而，调整击穿电压的基本原理不被限制为被使用在该特定类型的二极管中。在另一实施例中，第一发射极区域11为n掺杂的，使得第一电极31形成阴极端子，而第二发射极区域12为p掺杂的，使得第二电极32形成阳极端子。
图5图示了具有可调整的击穿电压的二极管的另一实施例。在图5中所图示的实施例与在图1中所图示的实施例不同，因为介电层221、222具有在沟槽的底部的方向上增加的厚度。在图示在图5中的实施例中，这些介电层221、222基本上具有两个不同的厚度：在与第一发射极区域11相邻的区域中的第一厚度以及与基极区域13相邻的第二(更高)厚度。然而，这仅仅是例子。还有可能的是，具有介电层221、222的大于两个的不同厚度。还有可能的是，使两个介电层221、222的厚度逐渐增加，以便在沟槽的顶部、即在第一表面101的区域中具有最低厚度，而在沟槽的底部具有最高厚度。
参照图5，控制电极还可能具有在沟槽中被布置成一个在另一个之上的两个或更多个不同的电极部。针对图1中的第二控制电极部212，这被示出。在该连接中，应该被提及的是，控制电极部中的仅仅一个或者控制电极部中的两个都可以被实施为具有被布置在一个沟槽中的数个被分离的电极部。在图示在图5中的实施例中，第二控制电极部212包括两个电极：在沟槽的上部区域中的第一电极2121；以及在沟槽的下部区域中的第二电极2122。根据一个实施例，控制电压被施加到这两个电极2121、2122。根据另一实施例，控制电压(比如在图4中所图示的控制电压VC)被仅仅施加到在下部沟槽部中且被布置为与基极区域13相邻的第二电极2122，而在上部沟槽区域中且与第一发射极11相邻的第一电极2121被分别连接到第一电极31或阳极端子A。
此外，还可能的是，提供控制电极部的至少两个分离的电极，而不使介电层221、222的厚度变化。
在图1和5中所图示的二极管是垂直二极管，因为在这些二极管中，正向电流或击穿电流(取决于二极管被正向加偏压还是被反向加偏压)基本上在半导体本体100的垂直方向上在第一和第二发射极区域11、12之间流动。在图示在图1和5中的二极管中，第一和第二电极31、32被布置在半导体本体100的相对的第一和第二表面101、102上。
图6图示了垂直二极管的另一实施例。在该二极管中，第二发射极12被实施为埋层，该埋层在半导体本体100的垂直方向上被布置成远离第一发射极区域11。这个被埋入的第二发射极12也被布置成远离半导体本体的第二表面102。半导体区域可以被布置在第二发射极12和第二表面102之间，所述半导体区域与第二发射极12互补地被掺杂。在图6的二极管中，第二电极32被布置在第一表面101上，远离第一电极31。第二发射极12经由具有和第二发射极12相同的导电类型的连接区域12’(也被称为沉降部(sinker))而被电连接到第二电极32。在该实施例中，连接区域12’被布置在台面区域外。
根据另一实施例(未示出)，连接区域12’在台面区域中被布置在如下位置处：所述位置在垂直于在图6中所示的剖切平面的方向上远离第一发射极区域。
图7图示了具有可调整的击穿电压的垂直二极管的另一实施例。根据图7的二极管是图1的二极管的修改方案，并且通过省略控制电极部中的一个(诸如第二控制电极部212)而从图1的二极管中被获得。图7的二极管的工作原理对应于图1的二极管的工作原理，区别在于通过使用仅仅一个控制电极部来调整击穿电压。通过省略控制电极部中的一个，诸如省略第二控制电极部212，在图5和6中所图示的实施例以及在下面所解释的实施例可以以相同的方式被修改。
根据在图7中以虚线所图示的一个实施例，第一发射极区域11并没有在水平方向上延伸到第一介电层221，而是被布置成远离第一介电层221、222。距离是例如在50nm到250nm之间或者更小。在这种情况下，发射极区域11与基极区域之间的pn结也远离第一介电层221，其中该距离小于200nm。
图8A至8C图示了具有可调整的击穿电压的横向二极管的实施例。图8A图示了集成有二极管的半导体本体100的第一表面101上的顶视图，图8B图示了在垂直剖切平面Y-Y中的垂直横截面，并且图8C图示了在垂直剖切平面Z-Z中的垂直横截面。在该二极管中，第一和第二发射极区域11、12被布置成在半导体本体100的横向或第一水平方向上彼此远离。第一和第二控制电极部211、212被布置成在第二水平方向上彼此远离，所述第二水平方向垂直于第一水平方向，并且这些控制电极部211、212在第一水平方向上在第一发射极区域11与第二发射极区域12之间延伸。基极区域13的长度l由在第一水平方向上在第一与第二发射极区域之间的基极区域13的尺寸来限定。第一和第二控制电极部211、212在该第一水平方向上沿着基极区域13延伸。因此，关于在基极区域13的长度l与第一和第二控制电极部211、212在部件的电流流动方向上的延伸之间的关系、并且关于掺杂物浓度和设计参数的已经被解释的一切事物都适用于图8A至8C的横向部件。穿过基极区域13的垂直横截面在图8B中被图示。
图8C图示了穿过控制电极部中的一个、即第二控制电极部212的横截面。第一控制电极部211可以等同地被实施。参照图8C，控制电极部211、212也在半导体本体的垂直方向100上延伸，其中基极区域13以及至少第一发射极区域11也在半导体本体100的垂直方向上延伸。在图示在图8A至8C中的实施例中，介电层221、222具有不同的厚度。但是，这仅仅是例子。这些介电层也可以被实施为具有恒定的厚度。此外，控制电极部可以被实施为具有数个分离的电极，这之前在这里参照图5已经被解释过。
在图8A至8C的横向二极管中，分别接触第一和第二发射极区域11、12的第一和第二电极31、32被布置在半导体本体100的第一侧101上。半导体本体的第二表面102例如由半导体衬底110形成。该衬底可以与基极区域13互补地被掺杂，或者可以具有和基极区域13相同的掺杂类型。参照图8C，控制电极部并没有延伸到衬底110中。然而，这仅仅是例子。具有控制电极部211、212的沟槽也可延伸到该衬底中。
虽然在图示在图8B中的实施例中，第一发射极区域邻接衬底，但是，第一发射极区域也可以被布置成远离衬底110，如在图8B中以虚线所图示的那样。在这种情况下，基极区域13的部被布置在第一发射极区域11与衬底110之间。
可选地，二极管包括在第一发射极区域11中的第一导电类型的更高掺杂的半导体区域14。在控制电极部211、212之间的台面区域的中间的该半导体区域14比在其他区域中还进一步横向延伸到第二发射极区域13，使得雪崩击穿首先发生的位置在台面区域的中间。
图9图示了具有可调整的击穿电压的二极管的另一实施例。在该二极管中，第一和第二发射极区域11、12被布置成在半导体本体100的水平方向上彼此远离，并且被布置在半导体本体的第一表面101的区域中。第一和第二发射极区域11、12分别通过被布置在第一表面101上的第一和第二电极31、32来电接触。出于解释的目的，假设第一发射极区域11是p掺杂的，且第二发射极区域12是n掺杂的，使得第一电极31形成二极管的阳极端子A，且第二电极32形成二极管的阴极端子K。
第一和第二发射极区域11、12都被布置在具有第一和第二控制电极部211、212的沟槽之间。这些沟槽在半导体本体100的垂直方向上从第一表面101延伸。通过第一和第二介电层221、222，第一和第二栅极电极部211、212与半导体本体100介电绝缘。这些介电层221、222可以像图1、5和6的介电层221、222一样被实施。
第二沟槽以及第二控制电极212和第二介电层222主要用作横向绝缘沟槽结构，并且在其他实施例中可以被省略。因此，该电极212和周围的介电层222在图9中以虚线被图示。
基极区域13被布置在第一与第二发射极区域11、12之间。在图示在图9中的实施例中，基极区域13在水平方向上从具有第一控制电极部211和第一介电层221的沟槽延伸到具有第二控制电极部212和第二介电层222的第二沟槽。在垂直方向上，基极区域13比第一和第二发射极区域11、12还进一步延伸到半导体本体100中。在图示在图9中的实施例中，基极区域13被完全布置在沟槽之间，即基极区域13在半导体本体100的垂直方向上并没有在具有第一和第二栅极电极部211、212的沟槽下面延伸。
在另一实施例(未图示)中，基极区域13在半导体本体100的垂直方向上在具有第一和第二控制电极部211、212的沟槽下面延伸。
图示在图9中的二极管被实施为齐纳二极管。在该二极管中，基极区域13是第一导电类型的，即和第一发射极区域11相同的导电类型，而在根据图1、5、6和7的二极管的实施例中，基极区域与第一发射极区域互补地被掺杂。在基极区域13中，齐纳区域15被布置成比基极区域13的其余部更高地被掺杂。根据一个实施例，齐纳区域是第一导电类型的，所述第一导电类型是第一发射极区域11和基极区域13的导电类型。根据另一实施例，齐纳区域15是第二导电类型的，所述第二导电类型是第二发射极区域12的导电类型。根据齐纳区域15的导电类型，pn结被形成在齐纳区域15与第二发射极区域12之间，或者被形成在齐纳区域15与基极区域13之间。
在图示在图9中的实施例中，齐纳区域15在半导体本体100的垂直方向上邻接第二发射极区域。齐纳区域15并没有完全包围第二发射极区域12，使得存在第二发射极区域12邻接基极区域13的区域。当齐纳区域15具有第二导电类型时并且当二极管的击穿电压被达到时，雪崩击穿发生在基极区域13邻接第二发射极区域12的位置处。
各个单独的半导体区域的掺杂浓度例如如下：第一发射极区域11：在1e18cm-3到1e21cm-3之间；第二发射极区域12：在1e18cm-3到1e21cm-3之间；基极区域13：在1e14cm-3到1e18cm-3之间；齐纳区域15：在1e16cm-3到1e19cm-3之间。
半导体区域的垂直尺寸(所述垂直尺寸是在垂直于第一表面101的方向上的尺寸)例如如下：第一发射极区域11：在0.1μm到1μm之间；第二发射极区域12：在0.1μm到1μm之间；齐纳区域15：在0.2μm到2μm之间。
在图示在图9中的剖切平面中的各个单独的半导体区域的横向尺寸例如如下：第一发射极区域11：在20nm到数个μm之间；第二发射极区域12：在20nm到数个μm之间；基极区域13：在500nm到数个μm之间，其中该尺寸可对应于在控制电极部211、212之间的台面宽度。齐纳区域15的横向尺寸是使得其比齐纳区域15邻接的第二发射极区域12的横向尺寸更小。此外，基极区域13的垂直尺寸(深度)应该被选择，使得在第二发射极区域12与齐纳区域15之间的齐纳(击穿)电压小于在基极区域13被布置在其上的半导体层40、基极区域13、齐纳区域15与第一发射极区域12之间的雪崩击穿电压。
在图9的二极管中，发射极区域11、12被布置在其中的基极区域13被布置在半导体层40之上。根据一个实施例，半导体层40包括两个子层：形成半导体本体的第二表面102的第一层41，以及被布置在第一层41与基极区域13之间并且比第一层更低地被掺杂的第二半导体层42。第一层41是例如衬底。其他半导体层、即第二层42和在其中基极区域13被实施的层可以是外延层或者注入层和扩散层。根据一个实施例，第二层的掺杂类型与基极区域13的掺杂类型互补。第一层(衬底)可以具有和第二层相同的掺杂类型或者可以具有互补的掺杂类型。
虽然在图示在图9中的实施例中，具有第一控制电极部211的沟槽和具有可选的第二控制电极部212的沟槽延伸穿过基极区域13，使得这些沟槽比基极区域13更深地延伸到半导体本体100中，但是也可能实施基极区域13，使得该基极区域13如从第一表面101中所看见的那样延伸超过(多个)沟槽。
根据一个实施例，半导体层40包括端子T，以在这个半导体层40处施加电势。该电势例如被选择，使得当二极管在工作中时，少数载流子从基极区域13到半导体层40中的注射被阻止。根据一个实施例，被施加到该端子T的电势例如在0V到1000V之间的范围内，特别是在0V到400V之间的范围内。通过合适地选择基极区域13和半导体层42的掺杂浓度，在二极管与半导体层40之间(这意味着在二极管的器件区域与半导体层40之间)的电压阻塞能力可以被调整。根据基极区域13和第二半导体层42的掺杂浓度和厚度，该电压阻塞能力可以在0V到1000V之间变化。
图10图示了齐纳二极管的另一实施例。在图10中所图示的齐纳二极管基于在图9中所图示的齐纳二极管，使得在下面将仅解释图10的齐纳二极管的与图9的齐纳二极管不同的那些特征。
在图10的齐纳二极管中，第一导电类型是n型，而第二导电类型是p型。因此，第一发射极区域11是n发射极，并且第二发射极区域是p发射极，使得第一电极31形成齐纳二极管的阴极端子，而第二电极32形成齐纳二极管的阳极端子。基极区域13和齐纳区域15都是第一导电类型的，使得pn结被形成在齐纳区域15与第二发射极区域12之间。图10的二极管的基极区域的n掺杂而不是如在图9的二极管中的p掺杂有助于当被正向加偏压时减少齐纳二极管的电阻。
pn结被形成在基极区域13与衬底40之间。在该实施例中，衬底40包括邻接基极区域13且与基极区域互补地被掺杂的至少一个第三半导体层或区域43。根据一个实施例，第三区域43被电连接到另一偏压端子T2。参照图10，第三区域43可以延伸到半导体本体的第一表面101，并且可以被电连接到第一表面处的另一端子T2。被施加到该另一端子T2的偏压电势可以是参考电势，例如地。偏压电势例如在0V到1000V之间，特别是在0V到700V之间。
可选地，衬底包括另一半导体层41，从而对应于图9的第一层41。第一层41的掺杂类型对应于基极区域13的掺杂类型，并且与第三层43的掺杂类型互补。可选地，对应于图9的第二层42的另一层42被布置在第一层41与第三层之间。第二层的掺杂类型对应于第一层41的掺杂类型，其中第二层42具有更低的掺杂浓度。第一层可以被连接到用于施加偏压电势的端子T。
图11图示了在图9中所图示的二极管的修改方案。在图11的二极管中，第一发射极11包括两个发射极部：第一发射极部111，所述第一发射极部111在半导体本体100的垂直方向上被布置成远离第二发射极区域12，并且在水平方向上可以邻接第一介电层221；以及第二发射极部112，所述第二发射极部112在水平方向上被布置成远离第二发射极12，并且在垂直方向上从第一表面101延伸到第一部111，以便把第一发射极的第一部111连接到第一电极31。齐纳区域15被布置在第一发射极11的第一部111与第二发射极12之间。在该实施例中，齐纳区域15邻接第一部111和第二发射极12。根据一个实施例，齐纳区域15和第二发射极12可选地在第二发射极12和齐纳区域15彼此邻接的那些区域中更低地被掺杂。这些更低掺杂的区域在图11中以虚线图示，并且被标示为151和121。当衬底层40与基极区域13互补地被掺杂时，衬底层40、第一发射极部111、基极区域13、齐纳区域15、第二发射极区域12和第一控制电极部211形成寄生MOSFET。通过第一发射极区域部111、基极区域13和齐纳区域15的掺杂浓度，该寄生MOSFET的阈值电压可以被调整。
在图示在图10中的实施例中，二极管的半导体区域被完全布置在具有控制电极部211、212的沟槽之间，即在该实施例中，第一发射极的第一部111同样并没有延伸到这些沟槽的下面。
图12图示了图11的二极管的修改方案。在该二极管中，第二发射极的更低掺杂的区域121完全包围半导体本体100内的更高掺杂的区域。因此，不像在图11的二极管中，发射极的更高掺杂的区域并没有邻接基极区域13。
根据一个实施例，在第二发射极12的更高掺杂的区域与更低掺杂的区域121的掺杂浓度之间的比在1e2(100)到1e5(10000)之间，并且在齐纳区域15的更高掺杂的区域与更低掺杂的区域151的掺杂浓度之间的比在2到100之间。例如，通过注入和扩散工艺，第二发射极区域12的更低掺杂的区域121以及齐纳区域15的更低掺杂的区域151例如被产生在基极区域中。通过在第二发射极12的期望更高的掺杂浓度的区域中注入第二掺杂物类型的掺杂物原子(诸如砷(As)原子)，以及通过经过利用退火工艺把被注入的掺杂物原子更深地扩散到基极区域13中，更低掺杂的第二发射极区域121可以被产生。通过在齐纳区域15的期望更高的掺杂浓度的区域中注入第一掺杂物类型的掺杂物原子(诸如硼(B)原子)，以及通过把被注入的掺杂物原子扩散到基极区域的周围区域中，更低掺杂的齐纳区域151可以被产生。为了获得如在图11和12中所图示的二极管，形成齐纳区域15的第一掺杂物类型的掺杂物原子比形成第二发射极区域12的第二掺杂物类型的掺杂物原子更深地被注入到半导体本体100中。第二掺杂物类型的掺杂物原子主要更深地扩散到远离第一表面101的半导体本体中，以便在更高掺杂的区域下面形成更低掺杂的区域121。第一掺杂物类型的掺杂物原子扩散到第一发射极11的在齐纳区域15下面的第一部111中，并且扩散进入第一表面的方向，以便在更高掺杂的齐纳区域上面形成更低掺杂的齐纳区域151。
在图示在图11和12中的实施例中，齐纳区域15被布置在第一发射极区域11(特别是第一发射极区域11的第一部111)与第二发射极区域12之间。在这些实施例中，齐纳区域15具有基极区域的功能，其中或者在齐纳区域15与第一发射极区域11之间，或者在齐纳区域15与第二发射极12之间，pn结被形成并延伸到第一介电层221。然而，pn结也可以被布置成距离第一介电层221多达250nm。
如同在图示在图1、5和6中的二极管中，通过在控制端子C1、C2与阳极和阴极端子A、K中的一个之间施加控制电压，在图9、10、11和12中所图示的二极管的击穿电压可以被调整。根据一个实施例，控制电压被施加在控制端子C1、C2与阳极端子A之间。根据另一实施例，相同的控制电压被施加到第一和第二控制端子C1、C2。当二极管被反向加偏压时并且当反向偏压达到由控制电压所限定的击穿电压时，雪崩击穿或齐纳击穿发生。该二极管的工作原理从图13中变得明显，在所述图13中数条特性曲线被图示，所述数条特性曲线示出二极管的与反向偏压VKA有关的反向电流IKA。这些特性曲线针对五个不同的控制电压VC＝V1、VC＝V2、VC＝V3、VC＝V4以及VC＝V5而被获得。如从图13中可以被看出的那样，当反向电压VKA达到阈值电压VKA1、VKA2、VKA3、VKA4和VKA5时，反向电流IKA中的显著增加发生。这些阈值电压对应于二极管的击穿电压。参照图13，这些击穿电压与控制电压有关。根据一个实施例，V1＝-15V、V2＝-10V、V3＝-5V、V4＝0V以及V5＝+5V。
虽然在图9至11中所图示的二极管的工作原理参照其中第一发射极11为p掺杂的且第二发射极12为n掺杂的二极管已经被解释，但是应该注意的是，该工作原理也适用于其中第一发射极11为n掺杂的且第二发射极12为p掺杂的二极管。在该情况下，第一电极31形成二极管的阴极，而第二电极32形成二极管的阳极，并且控制电压的极性将被反转。
术语、诸如“第一”、“第二”等被用于描述各种元件、区域、部等，并且并不意图进行限制。在整个说明书中，同样的术语指的是同样的元件。
如在这里所使用的那样，术语“具有”、“包含”、“包括”、“由...组成”等是指示所陈述的元件或特征的存在的开放式术语，而并不排除附加的元件或特征。冠词“一”、“一个”和“这个”意图包括复数以及单数，除非上下文另外清楚地指示。
应当理解的是，在这里所描述的各种实施例的特征可以被彼此组合，除非另有特别说明。
虽然特定实施例已经在这里被图示并且被描述，但是本领域技术人员将意识到，各种替换的和/或等效的实施方案可以代替被示出的并且被描述的特定实施例，而没有偏离本发明的范围。本申请意图覆盖在这里所讨论的特定实施例的任何适配或变型。因此，意图的是，本发明仅仅通过权利要求书以及其等同物来限定。
Claims (17)
1.一种二极管，其包含：
半导体本体；
第一导电类型的第一发射极区域；
第二导电类型的第二发射极区域；
被布置在第一与第二发射极区域之间且具有比第一和第二发射极区域更低的掺杂浓度的基极区域；
仅仅被电耦合到第一发射极区域的第一发射极电极；
与第二发射极区域电接触的第二发射极电极；
控制电极装置，所述控制电极装置包括第一控制电极部以及第一介电层，所述第一介电层被布置在第一控制电极部与半导体本体之间；以及
延伸到第一介电层或者被布置成距离第一介电层小于250nm的至少一个pn结。
2.根据权利要求1所述的二极管，其中，第一发射极区域包括具有比发射极区域的其他区域更高的掺杂浓度的接触区域，并且第一发射极电极被电连接到该接触区域。
3.根据权利要求1所述的二极管，其中，pn结被形成在基极区域与第一发射极区域之间。
4.根据权利要求1所述的二极管，进一步包括被布置在基极区域与第二发射极区域之间的齐纳区域，其中齐纳区域的掺杂类型是使得pn结被形成在齐纳区域与第二发射极区域之间或者被形成在齐纳区域与基极区域之间。
5.根据权利要求1所述的二极管，进一步包括第一控制电极部的第一控制端子。
6.根据权利要求1所述的二极管，其中，控制电极装置进一步包括：
被布置成远离第一控制电极部的第二控制电极部；以及
被布置在第二控制电极部与半导体本体之间的第二介电层。
7.根据权利要求1所述的二极管，其中，半导体本体包括第一表面，所述二极管进一步包括被布置在从第一表面延伸到半导体本体中的沟槽中的第一栅极电极部。
8.根据权利要求7所述的二极管，其中，第一和第二发射极区域被布置成在半导体本体的垂直方向上彼此远离。
9.根据权利要求8所述的二极管，其中，基极区域在半导体本体的垂直方向上具有长度，并且第一和第二控制电极部沿着基极区域的长度的大于25％、大于50％、大于75％或者大于100％延伸。
10.根据权利要求8所述的二极管，其中，基极区域是第二导电类型的。
11.根据权利要求1所述的二极管，其中，第一和第二发射极区域被布置成在半导体本体的水平区域中彼此远离。
12.根据权利要求11所述的二极管，其中，基极区域在垂直方向上具有长度，并且第一和第二控制电极在半导体本体的垂直方向上延伸到半导体本体中至少直到第二发射极区域。
13.根据权利要求11所述的二极管，其中，基极区域是第一导电类型的。
14.根据权利要求4所述的二极管，其中，齐纳区域在半导体本体的垂直方向上邻接第二发射极区域。
15.根据权利要求14所述的二极管，其中，第二发射极区域和齐纳区域中的至少一个在第二发射极区域和齐纳区域彼此邻接的区域中具有较低的掺杂浓度。
16.根据权利要求1所述的二极管，其中，第一发射极区域和第二发射极区域都延伸到半导体本体的一个表面，其中第一发射极区域进一步包括：
第一发射极部，所述第一发射极部在半导体本体的垂直方向上被布置成远离第二发射极区域；以及
第二发射极部，所述第二发射极部被布置成在水平方向上远离第二发射极并且在垂直方向上从表面延伸到第一部。
17.一种控制二极管的击穿电压的方法，所述二极管包括半导体本体、第一导电类型的第一发射极区域、第二导电类型的第二发射极区域、被布置在第一与第二发射极区域之间且具有比第一和第二发射极区域更低的掺杂浓度的基极区域、被电耦合到第一发射极区域的第一发射极电极、与第二发射极区域电接触的第二发射极电极、包括第一控制电极部以及被布置在第一控制电极部与半导体本体之间的第一介电层的控制电极装置以及延伸到第一介电层或者被布置成距离第一介电层小于250nm的至少一个pn结，所述方法包括通过将控制电势施加到第一控制电极部来调整击穿电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/250,265 | 2011-09-30 | ||
| US13/250,265 US9184255B2 (en) | 2011-09-30 | 2011-09-30 | Diode with controllable breakdown voltage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103035743A true CN103035743A (zh) | 2013-04-10 |
Family
ID=47991995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012104605061A Pending CN103035743A (zh) | 2011-09-30 | 2012-09-29 | 具有可控击穿电压的二极管 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9184255B2 (zh) |
| CN (1) | CN103035743A (zh) |
| DE (1) | DE102012217435A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990453A (zh) * | 2015-03-19 | 2016-10-05 | 意法半导体(鲁塞)公司 | 具有可调整的低击穿电压的齐纳二极管 |
| CN110931554A (zh) * | 2018-09-19 | 2020-03-27 | 株式会社东芝 | 半导体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013208690A1 (de) * | 2013-05-13 | 2014-11-13 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Erkennen einer Polung einer Freilaufdiode, Aktuatorschaltung und Sicherheitsvorrichtung für ein Fahrzeug |
| JP5924328B2 (ja) | 2013-10-31 | 2016-05-25 | トヨタ自動車株式会社 | ツェナーダイオード |
| DE102014226161B4 (de) | 2014-12-17 | 2017-10-26 | Infineon Technologies Ag | Halbleitervorrichtung mit Überlaststrombelastbarkeit |
| FR3033938B1 (fr) | 2015-03-19 | 2018-04-27 | Stmicroelectronics (Rousset) Sas | Diode zener a tension de claquage ajustable |
| JP6649216B2 (ja) | 2016-09-16 | 2020-02-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP7368121B2 (ja) * | 2019-06-20 | 2023-10-24 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7295047B2 (ja) | 2020-01-22 | 2023-06-20 | 株式会社東芝 | 半導体装置 |
| US11640997B2 (en) * | 2021-03-04 | 2023-05-02 | Nxp B.V. | Buried Zener design |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020121678A1 (en) * | 2001-02-03 | 2002-09-05 | Eddie Huang | Bipolar diode |
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN101536189A (zh) * | 2006-11-16 | 2009-09-16 | 万国半导体股份有限公司 | 具有电磁干扰滤波器的垂直瞬态电压抑制器（tvs）的电路结构及制造方法 |
| US20100200910A1 (en) * | 2009-02-09 | 2010-08-12 | Joseph Yedinak | Semiconductor Devices with Stable and Controlled Avalanche Characteristics and Methods of Fabricating the Same |
| WO2011111500A1 (ja) * | 2010-03-09 | 2011-09-15 | 富士電機システムズ株式会社 | 半導体装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4941026A (en) | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| US5381026A (en) * | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
| JP3383377B2 (ja) * | 1993-10-28 | 2003-03-04 | 株式会社東芝 | トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法 |
| JP2000299476A (ja) | 1999-04-15 | 2000-10-24 | Toshiba Corp | 半導体装置 |
| GB0113143D0 (en) * | 2001-05-29 | 2001-07-25 | Koninl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
| DE10308313B4 (de) | 2003-02-26 | 2010-08-19 | Siemens Ag | Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren |
| US7056761B1 (en) | 2003-03-14 | 2006-06-06 | National Semiconductor Corporation | Avalanche diode with breakdown voltage controlled by gate length |
| JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
| DE102004042758B4 (de) | 2004-09-03 | 2006-08-24 | Infineon Technologies Ag | Halbleiterbauteil |
| DE102005014743B4 (de) * | 2005-03-31 | 2013-12-05 | Infineon Technologies Austria Ag | MOS-Feldplattentrench-Transistoreinrichtung |
| DE102005041838B3 (de) * | 2005-09-02 | 2007-02-01 | Infineon Technologies Ag | Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements |
| DE102005053487B4 (de) * | 2005-11-09 | 2011-06-09 | Infineon Technologies Ag | Leistungs-IGBT mit erhöhter Robustheit |
| DE102006036347B4 (de) | 2006-08-03 | 2012-01-12 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einer platzsparenden Randstruktur |
| DE102007037858B4 (de) * | 2007-08-10 | 2012-04-19 | Infineon Technologies Ag | Halbleiterbauelement mit verbessertem dynamischen Verhalten |
| JP4483918B2 (ja) * | 2007-09-18 | 2010-06-16 | 株式会社デンソー | 半導体装置 |
| JP5481030B2 (ja) * | 2008-01-30 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5206541B2 (ja) * | 2008-04-01 | 2013-06-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US8159022B2 (en) * | 2008-09-30 | 2012-04-17 | Infineon Technologies Austria Ag | Robust semiconductor device with an emitter zone and a field stop zone |
| JP5333342B2 (ja) | 2009-06-29 | 2013-11-06 | 株式会社デンソー | 半導体装置 |
| JP4957840B2 (ja) * | 2010-02-05 | 2012-06-20 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
| US8674727B2 (en) | 2010-08-31 | 2014-03-18 | Infineon Technologies Austria Ag | Circuit and method for driving a transistor component based on a load condition |
| US8710627B2 (en) * | 2011-06-28 | 2014-04-29 | Alpha And Omega Semiconductor Incorporated | Uni-directional transient voltage suppressor (TVS) |
| WO2013046377A1 (ja) * | 2011-09-28 | 2013-04-04 | トヨタ自動車株式会社 | 半導体装置およびその製造方法 |
-
2011
- 2011-09-30 US US13/250,265 patent/US9184255B2/en not_active Expired - Fee Related
-
2012
- 2012-09-26 DE DE102012217435A patent/DE102012217435A1/de not_active Ceased
- 2012-09-29 CN CN2012104605061A patent/CN103035743A/zh active Pending
-
2015
- 2015-09-29 US US14/868,991 patent/US9548400B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020121678A1 (en) * | 2001-02-03 | 2002-09-05 | Eddie Huang | Bipolar diode |
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN101536189A (zh) * | 2006-11-16 | 2009-09-16 | 万国半导体股份有限公司 | 具有电磁干扰滤波器的垂直瞬态电压抑制器（tvs）的电路结构及制造方法 |
| US20100200910A1 (en) * | 2009-02-09 | 2010-08-12 | Joseph Yedinak | Semiconductor Devices with Stable and Controlled Avalanche Characteristics and Methods of Fabricating the Same |
| WO2011111500A1 (ja) * | 2010-03-09 | 2011-09-15 | 富士電機システムズ株式会社 | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990453A (zh) * | 2015-03-19 | 2016-10-05 | 意法半导体(鲁塞)公司 | 具有可调整的低击穿电压的齐纳二极管 |
| CN105990453B (zh) * | 2015-03-19 | 2020-08-04 | 意法半导体(鲁塞)公司 | 具有可调整的低击穿电压的齐纳二极管 |
| CN110931554A (zh) * | 2018-09-19 | 2020-03-27 | 株式会社东芝 | 半导体装置 |
| CN110931554B (zh) * | 2018-09-19 | 2023-12-01 | 株式会社东芝 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102012217435A1 (de) | 2013-06-06 |
| US9184255B2 (en) | 2015-11-10 |
| US20160093747A1 (en) | 2016-03-31 |
| US20130082768A1 (en) | 2013-04-04 |
| US9548400B2 (en) | 2017-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035743A (zh) | 具有可控击穿电压的二极管 | |
| US10157983B2 (en) | Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands | |
| CN105226058B (zh) | 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管 | |
| US10593813B2 (en) | Vertical rectifier with added intermediate region | |
| US11309410B2 (en) | Semiconductor device having active and inactive semiconductor mesas | |
| CN104952925B (zh) | 沟槽晶体管器件 | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| JP5504235B2 (ja) | 半導体装置 | |
| KR20190072631A (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| KR20090031290A (ko) | 낮은 캐패시턴스 ｅｓｄ 소자를 형성하는 방법 및 그 구조 | |
| CN105474399B (zh) | 半导体装置 | |
| US8937502B2 (en) | Lateral insulated gate turn-off devices | |
| CN111799334B (zh) | 一种含有反向导电槽栅结构的超结mosfet | |
| US9806152B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
| CN110176488A (zh) | 具有击穿电压钳位的ldmos晶体管 | |
| US20230343863A1 (en) | Semiconductor Device Including First Gate Electrode and Second Gate Electrode | |
| CN107819033B (zh) | 具有dV/dt可控性的功率半导体装置 | |
| KR20170060210A (ko) | 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자 | |
| KR102399239B1 (ko) | 실리콘 카바이드 전력 반도체 장치 | |
| US11575032B2 (en) | Vertical power semiconductor device and manufacturing method | |
| JP7471403B2 (ja) | 縦型電界効果トランジスタおよびその形成方法 | |
| US6753588B2 (en) | Semiconductor rectifier | |
| CN109478568A (zh) | 半导体装置及半导体装置的制造方法 | |
| US20200185494A1 (en) | Semiconductor Device and Method for Producing a Semiconductor Device | |
| US11309434B2 (en) | Semiconductor device and method of producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130410 |