CN103035715A - 晶体管及其制造方法和降低rts噪声的图像传感器电路 - Google Patents

晶体管及其制造方法和降低rts噪声的图像传感器电路 Download PDF

Info

Publication number
CN103035715A
CN103035715A CN2012102102693A CN201210210269A CN103035715A CN 103035715 A CN103035715 A CN 103035715A CN 2012102102693 A CN2012102102693 A CN 2012102102693A CN 201210210269 A CN201210210269 A CN 201210210269A CN 103035715 A CN103035715 A CN 103035715A
Authority
CN
China
Prior art keywords
transistor
dielectric
gate
isolation
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102102693A
Other languages
English (en)
Other versions
CN103035715B (zh
Inventor
洪丰基
施俊吉
伍寿国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103035715A publication Critical patent/CN103035715A/zh
Application granted granted Critical
Publication of CN103035715B publication Critical patent/CN103035715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及晶体管及其制造方法，以及降低随机电报信号(RTS)噪声的图像传感器电路。在一个实施例中，一种晶体管包括：设置工件中两个隔离区域之间的沟道。该沟道具有邻近隔离区域的边缘区域和在隔离区域之间的中心区域。该晶体管包括设置在沟道上方的栅极电介质，以及设置在该栅极电介质上方的栅极。该晶体管包括邻近所述边缘区域的电压阈值更改部件，该电压阈值更改部件被配置为使得沟道的邻近边缘区域的电压阈值大于沟道的中心区域的晶体管的电压阈值。本发明还提供了一种晶体管及其制造方法和降低RTS噪声的图像传感器电路。

Description

晶体管及其制造方法和降低RTS噪声的图像传感器电路
技术领域
本发明涉及半导体领域，更具体地，本发明涉及一种晶体管及其制造方法和降低RTS噪声的图像传感器电路。
背景技术
半导体器件被广泛应用于，例如，各种电子器件应用(诸如，个人电脑，手机，数码相机和其他电子设备)中。半导体工业不断通过持续最小部件尺寸来改进各种电子部件部件(例如，晶体管，二极管，电阻器，电容器等)的集成密度，从而将更多的部件集成到指定区域中。
晶体管是在半导体器件中广泛使用的部件。例如，单个集成电路(IC)上可能具有数百万个晶体管。在半导体器件的制造中使用的通用型晶体管是金属氧化物半导体场效应晶体管(MOSFET)。在早期MOSFET工艺中，使用一类掺杂物来产生正沟道晶体管或负沟道晶体管。最新的设计指的是互补MOS(CMOS)器件，以互补配置使用正沟道器件和负沟道器件。尽管需要更多的制造步骤和更多的晶体管，但是，CMOS器件仍具有优势，这是因为它们耗电少，并且可以制造得更小、更快。
一类可以使用CMOS工艺制造的器件是CMOS图像传感器(CIS)。CMOS图像传感器面临的一个问题是像素源极跟随晶体管中具有大量随机电报信号(RTS)噪声，从而降低了图像传感器的灵敏度。RTS噪声往往是通过在CMOS图像传感器中包括放大的源极跟随晶体管而降低；然而，包含这样大的器件，在一些设计中是不可行的。因此，本领域亟需改进以使晶体管设计具有低RTS噪声。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种晶体管，包括：沟道，设置在工件中的两个隔离区域之间，所述沟道包括邻近所述隔离区域的边缘区域和位于所述边缘区域之间的中心区域；栅极电介质，设置在所述沟道上方；栅极，设置在所述栅极电介质上方；以及电压阈值更改部件，邻近所述边缘区域，被配置为使得所述沟道的邻近所述边缘区域的电压阈值大于所述沟道的所述中心区域的所述晶体管的电压阈值。
在该晶体管中，施加到所述晶体管的电压所产生的经过所述沟道的所述中心区域的电流量大于所述沟道的所述边缘区域中的电流量。
在该晶体管中，所述电压阈值更改部件形成在所述隔离区域中，并且其中，每个所述隔离区域均包括位于所述工件中沟槽、设置在所述沟槽的侧壁和底面上的注入区域、以及设置在所述沟道内的所述注入区域上方的绝缘材料。
在该晶体管中，所述电压阈值更改部件形成在所述栅极电介质中，并且其中，所述栅极电介质的邻近所述隔离区域的部分的厚度大于所述栅极电介质的中心区域的部分的厚度。
在该晶体管中，所述栅极电介质的邻近所述隔离区域的部分的厚度比所述栅极电介质的中心区域的部分的厚度多大约10％至30％。
在该晶体管中，所述栅极的中心区域中的注入掺杂剂的量大于所述栅极邻近所述隔离区域的部分中的注入掺杂剂的量。
根据本发明的另一方面，提供了一种制造晶体管的方法，包括：提供工件；将所述工件图案化，从而在所述工件中形成两个隔离区域；在所述隔离区域之间的所述工件上方形成栅极电介质；在所述栅极电介质上方形成栅极；以及在邻近所述隔离区域的位置上形成电压阈值更改部件。
在该方法中，形成所述电压阈值更改部件包括：将所述工件图案化以形成两个沟槽，将掺杂剂注入所述沟槽的侧壁和底面，以及使用隔离材料填充所述沟槽。
在该方法中，将掺杂剂注入所述沟槽的侧壁和底面包括：以大约60度或更小的注入角度和大约1×1011/cm2至1×1013/cm2的剂量实施B注入工艺或P注入工艺。
在该方法中，形成电压阈值更改部件包括：增加所述栅极电介质邻近所述隔离区域的部分的厚度。
在该方法中，增加所述栅极电介质邻近所述隔离区域的部分的厚度包括：使用热氧化工艺形成邻近所述隔离区域的所述栅极电介质的至少一部分。
在该方法中，增加所述栅极电介质邻近所述隔离区域的部分的厚度包括：在所述栅极电介质上方形成掩模材料，将所述掩模材料从所述栅极电介质的边缘区域去除，以及将物质注入所述栅极电介质。
在该方法中，注入所述栅极电介质包括：注入Ar或氧化物。
在该方法中，增加所述栅极电介质邻近所述隔离区域的部分的厚度包括：在所述工件上方形成掩模材料，在形成所述栅极电介质之前，将物质注入所述工件邻近所述隔离区域的部分中，以及去除所述掩模材料。
在该方法中，注入所述物质包括注入Ar。
根据本发明的又一方面，提供了一种图像传感器电路，包括：光电二极管；第一晶体管，与所述光电二极管相连接；第二晶体管，与所述第一晶体管相连接；以及第三晶体管，与所述第一晶体管和所述第二晶体管相连接，其中，所述第三晶体管包括：设置在工件中的两个隔离区域之间的沟道、设置在所述沟道上方的栅极电介质、以及设置在所述栅极电介质上方的栅极，其中，邻近所述沟道的所述隔离区域的所述第三晶体管的电压阈值高于所述沟道的所述隔中心区域中的电压阈值。
在该图像传感器电路中，所述第一晶体管包括转移栅极晶体管，所述第二晶体管包括复位栅极晶体管，并且所述第三晶体管包括源极跟随晶体管。
在该图像传感器电路中，所述光电二极管、所述第一晶体管、所述第二晶体管、以及所述第三晶体管包括互补金属氧化物半导体(CMOS)器件。
在该图像传感器电路中，所述第一晶体管包括源极、漏极和栅极，其中，所述第二晶体管包括源极、漏极和栅极，其中，所述第三晶体管包括源极、漏极和栅极，其中，所述光电二极管包括第一侧和第二侧，并且其中，光电二极管的第一侧与返回电压相连接，所述光电二极管的第二侧与所述第一晶体管的源极相连接，并且所述第一晶体管的漏极与所述第二晶体管的源极以及所述第三晶体管的栅极相连接。
在该图像传感器电路中，还包括：第四晶体管，具有源极、漏极和栅极，其中，所述第四晶体管的漏极与所述第三晶体管的源极相连接，其中，所述第四晶体管的源极与电流源相连接，并且其中，所述第四晶体管包括行选择晶体管。
附图说明
为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：
图1示出了在其中实现了本发明实施例中的新型晶体管的CMOS图像传感器电路的示意图；
图2示出了图1所示的电路布局的俯视图；
图3示出了根据实施例的电路的示意图，其中，本发明的晶体管的俯视图叠加在该示意图上；
图4和图5示出了根据一个实施例的制造晶体管的方法的截面图；
图6和图7示出了根据另一个实施例的制造晶体管的方法的截面图；
图8和图9示了是根据又一个实施例的制造晶体管的方法的截面图；
图10至图12示出了根据另一个实施例的制造晶体管的方法的截面图；
图13示出了本发明的又一个实施例的晶体管的截面图；
图14示出了在其中实现了根据本发明的实施例的新型晶体管的CMOS图像传感器电路的示意图，其中，该电路中包括行选择晶体管；
相应的标号和标记在不同的图示中通常指代相应的部分，除非另有说明。这些图示仅仅用于清楚地说明本实施例的相关方面，而并不一定按比例绘制。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
本发明的实施例涉及CMOS图像传感器的晶体管的设计。在本文中将详细描述新型晶体管的设计、其生产方法和使用了新型晶体管的图像传感器电路。
参考图1，示出了本发明的实施例的在其中实现了新型晶体管108的电路示意图100。示意图100是一种图像传感器，包括光电二极管102和与光电二极管102相连接的第一晶体管104。第二晶体管106与第一晶体管104相连接，第三晶体管108与第一晶体管104和第二晶体管106相连接。电源110与第三晶体管108相连接。根据本发明将要在本文中进一步描述的实施例，第三晶体管108的电压阈值比邻近的第三晶体管108的浅沟槽隔离(STI)区域122或122’(在图1未示出；参见图5、图9、图12和图13)高。与STI区域122或122’邻近的第三晶体管108的电压阈值的增加降低了第三晶体管108和图像传感器电路100的RTS噪声，因为在第三晶体管108的沟道136(参见图13)的中心区域150中电流流动更多，所以远离了在源极跟随晶体管中可能作为RTS噪声源的边缘区域152。
根据本发明的实施例，光电二极管102、第一晶体管104、第二晶体管106和第三晶体管108包括CMOS器件。第三晶体管108在本文中也被称为晶体管或源极跟随晶体管。第一晶体管104、第二晶体管106和第三晶体管108均包括源极S、漏极D和栅极G。光电二极管102的第一侧与返回电压或地电位相连接，光电二极管102第二侧与第一晶体管104的源极S相连接。第一晶体管104的漏极D与第二晶体管106的源极S以及第三晶体管108的栅极G相连接(例如，通过引线112)。第三晶体管108的源极S与电流源110相连接。
第三晶体管108可以包括源极跟随晶体管，并且可以在漏极D处与源跟随电压的终端Vsf相连接。输出电压端Vo可以与第三晶体管108的源极S相连接。第一晶体管104可以包括转移栅极晶体管，并且可以在栅极G处与转移栅极电压的端部Vtx相连接。如图所示，第二晶体管106可以包括栅极复位晶体管，并且可以在栅极G处与栅极复位电压的端部Vgrst相连接，并且在漏极D处与端部Vrst相连接。可选地，例如，电路100可以包括其他配置。
图像传感器电路100的光电二极管102用于进行光电转换(例如，积累光信号电荷或取回与暴露于图像传感器电路100的图像相关的信息)。第一晶体管104包括转移栅极晶体管，该转移栅极晶体管用于将在光电二极管102处所获得的信号电荷转移给第三晶体管108，该第三晶体管108包括源极跟随晶体管。第三晶体管108可以用于根据在预定电压增益下所接收到的输入电压来读出和改变输出电压。例如，第三晶体管108用于放大由第一晶体管104所传输的信号。例如，第二晶体管106包括复位晶体管，用于根据电压端Vgrst处接收到复位信号时，将积累在第二晶体管104的栅极G处的信号电荷释放。
图像传感器电路100可以包括一个像素的读出电路，该图像传感器电路包括位于CMOS图像传感器的多个像素(未示出)的阵列中的单个光电二极管102。例如，该阵列可以包括数百或数千矩阵排列的像素，每个矩阵均包括如图1所示的图像传感器电路100。例如，可以将该图像传感器电路100应用于数码相机或其他影像设备中。
图2示出了图1所示的电路100的布局的俯视图；可选地，电路100可以包括其他的布局。图3示出了根据实施例的电路100的示意图，其中，本发明的实施例的晶体管108的俯视图叠加在该示意图上，示出了工件120(图3未示出；参见图4)上方的晶体管108的源极S、漏极D和栅极G的排列和连接。图4至图13示出了在栅极114上方和下方的A-A’处的晶体管108的截面图，在本文中将对其进行进一步描述。参考图4至图13，在本文中将描述形成晶体管108的方法的四个实施例，该晶体管108在邻近STI区域122和122’处具有高电压阈值。这些实施例示出了形成电压电压阈值更改部件的可选方式，该部件将导致沟道边缘区域的电压阈值相对沟道中心区域的电压阈值较高。
图4和图5示出了根据第一实施例的制造晶体管108的方法的截面图，其中，在填充绝缘材料138(见图5)之前，在STI区域122’的侧壁128和底面130(见图4)上注入掺杂剂，形成了注入区域126。晶体管108包括设置在邻近浅沟槽隔离(STI)区域122’的工件120的上方的栅极电介质134以及设置在栅极电介质134的上方的栅极114。
如图4所示，为了制造晶体管108，首先提供工件120。例如，工件120可以包括半导体衬底，该半导体衬底包含硅或其他半导体材料，并且可以被绝缘层覆盖。工件120还可以包括其他有源部件或有源电路(未示出)。例如，工件120可以包括单晶硅上方的氧化硅。工件120可以包括其他导电层或其他半导体元件，例如，晶体管、二极管等。可以使用化合物半导体(诸如，GaAs、InP、Si/Ge或SiC)来代替硅。例如，工件120可以包括绝缘体上硅(SOI)或绝缘体上锗(GOI)衬底。例如(未示出)，120工件可能包括一个或多个电子电路层和/或形成在其上的电子功能电路，并且可以包括在生产线前道工艺(FEOL)中形成的导线、通孔、电容器、二极管、晶体管、电阻器、电感器和/或其他电子部件。
通过在工件120的上方形成掩模132来将STI区域122’(在本文中也被称为隔离区域)形成在工件120中，并且通过通过光刻将掩模132图案化成STI区域122’所期望的图案。例如，掩模132可以包含氮化硅或其他绝缘材料。然后，如所示，掩模132在蚀刻工艺或其他去除工艺中用作掩模，去除暴露的工件120的顶部，并且为STI区域122’形成沟槽124。例如，该沟槽124在纵向上沿着纸面的内外的方向上延伸。该沟槽124包括侧壁128和底面130。如图4所示，只有一条沟槽124；然而，如图5所示，可以为每个晶体管108形成两个沟槽124或可以环绕着工件120的在其中形成了晶体管108的区域形成连续的沟槽。例如(未示出)，多个沟槽124可以横跨图像传感器电路100阵列的工件120的表面形成。
根据第一实施例，沟槽124的侧壁128的和底面130注入有掺杂剂，从而形成了注入区域126。在注入工艺期间，掩模132仍然留在工件120的表面来保护工件120的顶面不被注入。例如，沟槽124的注入工艺可以包括在约60度或小于60度的角度注入B、P，或其他物质，在一些实施例中，该角度可以是例如约10度至45度，剂量约为1×1011/cm2至1×1013/cm2，然而，可选地，也可以使用其他的注入工艺和参数。例如，如果第三晶体管108包括NMOS晶体管，那么可以注入B形成注入区域126，则该注入区域126包含p型掺杂剂；或可选地，如果第三晶体管108包括PMOS晶体管，那么可以注入P以形成注入区域126，则该注入区域126包含n型掺杂剂。注入区域126可以包括大致相同的掺杂浓度或在底面130和侧壁128上包含不同的掺杂浓度。
如图5所示，沟槽124填充有绝缘材料138。例如，绝缘材料138可以包括二氧化硅、氮化硅、其他绝缘材料或多个层或其组合。使用一次或多次的化学机械抛光和/或蚀刻工艺来去除工件120的顶面上的多余的绝缘材料138和掩模132，从而暴露出工件的120顶面和绝缘材料138。STI区域122’包括注入区域126和绝缘材料138。由于注入区域126，STI区域122’具有较高的边缘掺杂浓度。
包含了绝缘材料的栅极电介质134形成在工件120和STI区域122’上方，包括导电材料、半导体材料或其多层或组合的栅极材料114形成在栅极介电材料134上方。通过光刻对栅极材料114和栅极介电材料134进行图案化，从而形成了设置在工件120上方的晶体管108的栅极114和栅极电介质134。在俯视图中，栅极114和栅极电介质134沿着STI区域122’的侧面纵向延伸(例如，在纸面的内外方向上)。如图所示，栅极114的一部分和栅极电介质134的一部分可以被设置在区域122’的上方的任意一侧上。可选地，例如，栅极114的任何部分和栅极电介质134的任何部分可以都不位于区域122’的一部分上方。如图所示，在栅极电介质134下方的工件120内部形成了沟道136。注意，晶体管108的源极和漏极区域S和D在纸面的内外方向上，并且在图中由左到右地示出了沟道宽度136。
与STI区域122’邻近的沟道136的中心区域150相比，注入区域126增加了晶体管108在边缘区域152的电压阈值，在晶体管108的运行期间，有利地阻止或减少了与STI区域122’邻近的边缘区域152处的电流，并且降低了RTS噪声。例如，注入区域126在STI区域122’的边缘(例如，在STI区域122’的阱处)的较高掺杂浓度导致电流不易于在STI区域122’的边缘处流动。
图6和图7示出了根据第二实施例的晶体管108的制造方法的截面图。在图6和图7(以及图8至13)中，使用与用来描述图1至图5相同的数字表示各种元件。为了避免重复，图6和图7中的参考标号在本文中不再详细描述。当然，类似的材料100、102、104、106等与在之前的图1至图5中一样，都是用来描述各种材料层和部件。
在这个实施例中，栅极电介质134’的边缘区域135沿栅极114的长度方向增加厚度，从而在邻近STI区域122的位置上的电压阈值高于邻近沟道136的中心区域150的栅极电介质134’的中心区域133中的电压阈值。
为了增加栅极电介质134的厚度，栅极介电材料134形成在工件120的上方。在所示实施例中，STI区域122的沟道124尚未填充绝缘材料138；可选地，例如(未显示)，可以在形成栅极介电材料134之前，利用绝缘材料138填充沟槽124(见图5)。例如，可以在120工件的上方沉积或者生长栅极介电材料134。例如，栅极介电材料134的厚度包括最初形成的尺寸d1，其中，尺寸d1包括大约20埃至100埃。可选地，尺寸d1可以包括其他值。
如图6所示，掩模132形成在栅极介电材料134上方。例如，该掩模132可以包含氮化硅或其他材料。例如，掩模132被图案化，并且被用作蚀刻工艺期间的掩模，该蚀刻工艺形成了栅极电介质134，并且还可选地形成了STI区域122的沟槽124。如图6所示，掩模132被暴露在回蚀工艺或回拉工艺(pull-back process)中，从而从栅极电介质134的边缘区域135的顶面中以及有选择地从工件120的其他区域中去除掩模132的一部分。
图7所示，然后，将工件120暴露在注入工艺140中，该注入工艺包括将物质注入到边缘区域135中的栅极电介质134中。例如，在一些实施例中，注入的物质包括Ar。在这些实施例中，热氧化工艺可以被用来增加在边缘区域135中的栅极电介质134的厚度。如另一个实例，注入的物质也可以包括氧化物，该氧化物增加了边缘区域135中的栅极电介质134’的厚度。
例如，边缘区域135中的栅极电介质134’的厚度可以包括尺寸d2，其中，尺寸d2包括大约30埃至120埃。可选地，尺寸d2可以包括其他值。例如，在一些实施例中，尺寸d2比尺寸d1大了大约10％至30％。
图8和图9示出了根据又一个实施例的制造晶体管108的方法的截面图。如图8所示，在这个实施例中，在形成栅极介电材料134’之前，通过在工件120上方形成掩模材料144来增加邻近STI区域122的栅极电介质134’的厚度。对掩模材料144进行图案化，从而暴露出邻近STI区域122的工件120的一部分。注意，STI区域122仅仅包含绝缘材料138，而不包括第一实施例中示出的注入区域126。然后，使用注入工艺142将物质注入到邻近STI区域122的工件120中，并且去除掩模材料144。例如，在一些实施例中，注入工艺142可以包括注入Ar。如所示，注入工艺142使注入区域146形成在工件120邻近STI区域122的区域中。
如图9所示，然后，在工件120上方沉积或形成栅极介电材料134’。例如，可以使用氧化工艺或其他方法形成栅极介电材料134’。如所示，由于注入区域146中存在下部注入物质，所以注入区域146中所存在的注入物质使得在边缘区域135中形成有较厚的栅极电介质134’。
例如，可以使用热氧化工艺来形成栅极电介质134’，并且注入的Ar使得边缘区域135处的注入区域146上方的栅极电介质134的厚度增大，相比之下，工件120的非注入区域所形成的栅极电介质134较薄。例如，在衬底中注入的氩离子促进了氧化物的生长。
在图6、图7、图8、图9中所示的第二实施例和第三实施例中，邻近隔离区域122的边缘的栅极电介质134’的厚度的增加使邻近隔离区域122的晶体管108的电压阈值增加。在一些实施例中，邻近STI区域122的栅极电介质134’边缘区域135可以具有厚度尺寸d2，该尺寸d2比中心区域133(例如，设置在晶体管108的沟槽136的中心区域150的上方)中的栅极电介质134’所具有的厚度尺寸d1大了大约10％至30％。例如，除了栅极电介质134’两侧的STI区域122，边缘区域135的距离包括尺寸d3和d4，其中尺寸d3和d4可以大约为0.03μm到0.1μm，然而可选地，尺寸d3也可以包括其他值。例如，尺寸d3和d4可以具有大致相同的值或在其他实施例中可以具有不同的值。沿着栅极114的长度，较厚的栅极电介质134’边缘区域135增大了STI区域122边缘处的电压阈值，使得电流不易在STI区域122边缘流动。晶体管108邻近隔离区域122的较高的电压阈值使RTS噪声降低。
图10至图12示出了根据第四实施例的制造晶体管108的方法的截面图。在这个实施例中，与栅极114’邻近STI区域122的边缘部分156相比，栅极114’在栅极114’的中心区域154中具有更多的注入的掺杂剂。如图10所示，在工件120中形成包含了绝缘材料138的STI区域122之后，在工件120和STI区域122的上方形成了栅极介电材料134。包括了半导体材料(诸如，多晶硅或其他材料)的栅极材料114形成在栅极介电材料134上方。例如，栅极材料114可以是未掺杂的或轻掺杂的。如实例所述，栅极材料114可以轻掺杂有浓度约为1×1011/cm2到1×1012/cm2的N+材料，然而，也可使用其他的掺杂浓度和材料。如图所示，例如，将掩模144沉积在栅极材料114上方，该掩模114可以包括光刻胶或光刻胶和硬掩模的组合物。通过光刻对掩模114进行图案化，从而打开栅极材料114上方的掩模144中的一个区域。
如图11所示，工件120暴露在注入工艺147中，从而在栅极114’的中心区域154中形成比边缘区域156中更高的掺杂浓度。注入工艺127可以包含例如在大约10Kev到200Kev下注入剂量为大约1×1014到1×1015/cm2的B、P、或As，然而，可选地，也可以使用其他的注入工艺和参数。除了沟道136的两侧的STI区域122，边缘区域156包括的距离包括尺寸d5和d6，其中尺寸d5和d6可以是大约0.03μm到0.1μm，可选地，尺寸d5和d6也可以是其他值。例如，尺寸d5和d6可以具有大致相同的值，或可选地在其他实施例中具有不同的值。然后，如图12所示，对栅极材料114’和栅极电介质134进行图案化，使晶体管108所包括的栅极114’被改变为在边缘区域156处掺杂浓度的比在中心区域154处的掺杂浓度更低。栅极114’的边缘区域135处沿栅极114’的长度方向的低掺杂浓度增加了邻近STI区域122边缘的晶体管108的电压阈值和邻近沟道136的边缘区域152的电压阈值，使电流不易流经STI区域122边缘，从而有利地降低或消除了RTS噪声。
图13示出了根据又一实施例中的晶体管108的截面图。根据本发明，前面描述的四个实施例组合均可以实现在晶体管108中。在所示实施例中，图4和图5所示的第一实施例，以及图10至图12所示的第四实施例分别被实现，以获得STI区域122’，该STI区域122’包括注入区域126、绝缘材料138以及栅极114’，该栅极114’具有带有高掺杂浓度的中心区域154。无论是图6和图7所示的第二实施例，还是图8和图9所示的第三实施例都被实现，以获得栅极电介质134’，该栅极电介质134’在边缘区域135处比在中心区域133处更厚。同样的，任何两个或多个的实施例均可以其他组合方式实现在晶体管108的制造工艺中。
在本文所描述的一些实施例中，在各个制造第三晶体管108的工艺中，工件120的某些部分可以被遮蔽。在其他实施例中，在制造第三晶体管108期间，可以将CMOS图像传感器电路100的其他部分(诸如，光电二极管102、第一晶体104管、第二晶体管106、引线112以及电路100的其他元件，未示出)同时形成。
本发明的实施例的优点包括：提供了新型晶体管108的设计，该设计可以降低RTS噪声，并且不需要通过增大尺寸(例如，俯视图中的栅极114/114’)来降低RTS噪声。在本文中对实施例进行了描述，其中，STI区域122’、栅极电介质134’和/或栅极114’被更改或改变成使得邻近沟道136的边缘区域152、邻近STI区域122/122’的电压阈值高于沟道136的中心区域150的电压阈值，从而使得更多的电流在晶体管108运行期间流经沟道136的中心区域150，从而通过避免或减少沟道136的边缘区域152中的电流而有利地降低了RTS噪声。在STI区域122/122’边缘处的较高的电压阈值使得电流流过源极跟随晶体管108的栅极，从而避开了STI区域122/122’边缘。
晶体管108很容易实现在图像传感器电路100制造工艺中。例如，在本文中所述的晶体管108在STI区域122/122’的边缘具有较高的电压阈值，在将该晶体管108用作CMOS图像传感器或有源像素传感器(APS)的源极跟随晶体管时，上述设置对于减少或消除RTS噪声特别有用。施加到晶体管108的电压所产生的流经沟道136的中心区域150的电流量比沟道136的边缘区域152中的电流量更大。
本发明的实施例也可以应用在其他类型的APS中。例如，如图14所示，可以在具有与其相连接的行选择晶体管160的APS中实现这些实施例，图14示出了使用本发明实施例中所描述的新型晶体管的另一种CMOS图像传感器电路的示意图100，其中，本文中所描述的APS电路中包括源极跟随晶体管108。如所示，该行选择晶体管160包括电路的第四晶体管，该第四晶体管连接在源极跟随晶体管108和电源110之间。源极跟随晶体管108的源极S与行选择晶体管160的漏极D相连接，行选择晶体管160的源极S与电源110相连接。输出电压端Vo可以与行选择晶体管160的源极S相连接。例如，可以将电压V应用于行选择晶体管160的栅极G来从像素阵列中选择像素行。
本发明的实施例包括新型晶体管108设计，以及制造本文中所描述的晶体管108的方法。本发明的实施例还包括具有本文中所描述的晶体管108的图像传感器电路100。
根据本发明的一个实施例，一种晶体管包括：位于工件中的两个隔离区域之间的沟道。该沟道具有邻近隔离区域的边缘区域和处于该边缘区域之间的中心区域。该晶体管包括设置在沟道上方的栅极电介质和设置在栅极电介质上方的栅极。该晶体管包括邻近边缘区域的电压阈值更改部件，该电压阈值更改部件被配置为使得沟道的邻近边缘区域的电压阈值大于沟道的中心区域的晶体管的电压阈值。
根据另一个实施例，一种晶体管的制造方法包括：提供工件，通过图案化工件在该工件中形成两个隔离区域，以及在工件上方隔离区域之间形成栅极电介质。在该栅极电介质的上方形成栅极，并且在邻近隔离区域的位置上形成电压阈值更改部件。
根据又一个实施例，一种图像传感器电路包括：光电二极管，与该光电二极管相连接的第一晶体管，与第一晶体管相连接的第二晶体管。第三晶体管与第一晶体管和第二晶体管相连接。第三晶体管包括设置在工件中两个隔离区域之间的沟槽，设置在该沟槽上方的栅极电介质，以及设置在栅极电介质上方的栅极。邻近沟道的隔离区域的第三晶体管的电压阈值高于沟道中的隔中心区域中的电压阈值。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种改变，替换和更改。例如，本领域技术人员应理解，本申请的范围并不仅限于本说明书中描述的特征、功能、工艺、材料。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (10)

1.一种晶体管，包括：
沟道，设置在工件中的两个隔离区域之间，所述沟道包括邻近所述隔离区域的边缘区域和位于所述边缘区域之间的中心区域；
栅极电介质，设置在所述沟道上方；
栅极，设置在所述栅极电介质上方；以及
电压阈值更改部件，邻近所述边缘区域，被配置为使得所述沟道的邻近所述边缘区域的电压阈值大于所述沟道的所述中心区域的所述晶体管的电压阈值。
2.根据权利要求1所述的晶体管，其中，施加到所述晶体管的电压所产生的经过所述沟道的所述中心区域的电流量大于所述沟道的所述边缘区域中的电流量。
3.根据权利要求1所述的晶体管，其中，所述电压阈值更改部件形成在所述隔离区域中，并且其中，每个所述隔离区域均包括位于所述工件中沟槽、设置在所述沟槽的侧壁和底面上的注入区域、以及设置在所述沟道内的所述注入区域上方的绝缘材料。
4.一种制造晶体管的方法，包括：
提供工件；
将所述工件图案化，从而在所述工件中形成两个隔离区域；
在所述隔离区域之间的所述工件上方形成栅极电介质；
在所述栅极电介质上方形成栅极；以及
在邻近所述隔离区域的位置上形成电压阈值更改部件。
5.根据权利要求4所述的方法，其中，形成所述电压阈值更改部件包括：将所述工件图案化以形成两个沟槽，将掺杂剂注入所述沟槽的侧壁和底面，以及使用隔离材料填充所述沟槽。
6.根据权利要求5所述的方法，其中，将掺杂剂注入所述沟槽的侧壁和底面包括：以大约60度或更小的注入角度和大约1×1011/cm2至1×1013/cm2的剂量实施B注入工艺或P注入工艺。
7.根据权利要求4所述的方法，其中，形成电压阈值更改部件包括：增加所述栅极电介质邻近所述隔离区域的部分的厚度。
8.根据权利要求7所述的方法，其中，增加所述栅极电介质邻近所述隔离区域的部分的厚度包括：使用热氧化工艺形成邻近所述隔离区域的所述栅极电介质的至少一部分。
9.根据权利要求7所述的方法，其中，增加所述栅极电介质邻近所述隔离区域的部分的厚度包括：在所述栅极电介质上方形成掩模材料，将所述掩模材料从所述栅极电介质的边缘区域去除，以及将物质注入所述栅极电介质。
10.一种图像传感器电路，包括：
光电二极管；
第一晶体管，与所述光电二极管相连接；
第二晶体管，与所述第一晶体管相连接；以及
第三晶体管，与所述第一晶体管和所述第二晶体管相连接，其中，所述第三晶体管包括：设置在工件中的两个隔离区域之间的沟道、设置在所述沟道上方的栅极电介质、以及设置在所述栅极电介质上方的栅极，其中，邻近所述沟道的所述隔离区域的所述第三晶体管的电压阈值高于所述沟道的所述隔中心区域中的电压阈值。
CN201210210269.3A 2011-09-30 2012-06-19 晶体管及其制造方法和降低rts噪声的图像传感器电路 Active CN103035715B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/250,856 2011-09-30
US13/250,856 US8994082B2 (en) 2011-09-30 2011-09-30 Transistors, methods of manufacturing thereof, and image sensor circuits with reduced RTS noise

Publications (2)

Publication Number Publication Date
CN103035715A true CN103035715A (zh) 2013-04-10
CN103035715B CN103035715B (zh) 2016-06-01

Family

ID=47991754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210210269.3A Active CN103035715B (zh) 2011-09-30 2012-06-19 晶体管及其制造方法和降低rts噪声的图像传感器电路

Country Status (3)

Country Link
US (5) US8994082B2 (zh)
KR (1) KR20130035835A (zh)
CN (1) CN103035715B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108337457A (zh) * 2017-01-18 2018-07-27 三星电子株式会社 图像传感器
CN109728095A (zh) * 2017-10-31 2019-05-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN110045193A (zh) * 2019-03-06 2019-07-23 珠海博雅科技有限公司 一种浮栅器件电报噪声测量系统及测量方法
CN110047855A (zh) * 2018-01-16 2019-07-23 豪威科技股份有限公司 光电传感器阵列集成电路及其制造方法
CN110447105A (zh) * 2017-03-31 2019-11-12 索尼半导体解决方案公司 固态摄像装置和电子设备
CN110620125A (zh) * 2019-09-23 2019-12-27 上海华力微电子有限公司 降低cmos图像传感器中随机电报噪声的结构及形成方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014437B1 (ko) * 2013-10-17 2019-10-21 에스케이하이닉스 주식회사 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
US9319613B2 (en) * 2013-12-05 2016-04-19 Omnivision Technologies, Inc. Image sensor having NMOS source follower with P-type doping in polysilicon gate
CN104979390B (zh) * 2014-04-04 2020-07-07 联华电子股份有限公司 高压金属氧化物半导体晶体管及其制造方法
KR102274182B1 (ko) 2014-08-01 2021-07-06 삼성전자주식회사 반도체 장치와 이를 위한 제조 방법
KR102301778B1 (ko) 2014-08-28 2021-09-13 삼성전자주식회사 이미지 센서, 및 상기 이미지 센서의 픽셀
US9754950B2 (en) * 2015-04-28 2017-09-05 SK Hynix Inc. Semiconductor device including transistor having offset insulating layers
JP2017069231A (ja) * 2015-09-28 2017-04-06 ソニー株式会社 Ｍｏｓ型電界効果トランジスタ、半導体集積回路、固体撮像素子、及び、電子機器
KR102400557B1 (ko) 2015-10-13 2022-05-20 삼성전자주식회사 알티에스(rts) 노이즈를 고려한 회로 설계 방법 및 시뮬레이션 방법
US11215457B2 (en) 2015-12-01 2022-01-04 Amer Sports Digital Services Oy Thematic map based route optimization
US11210299B2 (en) 2015-12-01 2021-12-28 Amer Sports Digital Services Oy Apparatus and method for presenting thematic maps
US11137820B2 (en) * 2015-12-01 2021-10-05 Amer Sports Digital Services Oy Apparatus and method for presenting thematic maps
US11144107B2 (en) * 2015-12-01 2021-10-12 Amer Sports Digital Services Oy Apparatus and method for presenting thematic maps
US11838990B2 (en) 2015-12-21 2023-12-05 Suunto Oy Communicating sensor data in wireless communication systems
US11541280B2 (en) 2015-12-21 2023-01-03 Suunto Oy Apparatus and exercising device
US11284807B2 (en) 2015-12-21 2022-03-29 Amer Sports Digital Services Oy Engaging exercising devices with a mobile device
FI127926B (en) 2015-12-21 2019-05-31 Suunto Oy Sensor-based context management
US11587484B2 (en) 2015-12-21 2023-02-21 Suunto Oy Method for controlling a display
KR102466904B1 (ko) 2016-01-12 2022-11-15 삼성전자주식회사 씨모스 이미지 센서
US9947701B2 (en) * 2016-05-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low noise device and method of forming the same
DE102017009171A1 (de) 2016-10-17 2018-04-19 Amer Sports Digital Services Oy Eingebettete rechenvorrichtung
US9929056B1 (en) * 2016-11-22 2018-03-27 United Microelectronics Corp. Method for forming gate structures in different operation voltages
KR102560699B1 (ko) 2017-10-30 2023-07-27 삼성전자주식회사 이미지 센서
US10964738B2 (en) 2018-10-02 2021-03-30 Omnivision Technologies, Inc. Image sensor having a source follower transistor with a multi-thickness gate dielectric

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291049A (en) * 1991-11-29 1994-03-01 Kabushiki Kaisha Toshiba Mosfet with buried element isolation regions
US5965926A (en) * 1996-04-01 1999-10-12 Siemens Aktiengesellschaft Circuit structure having at least one MOS transistor and method for its production
US20040075110A1 (en) * 2002-10-22 2004-04-22 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor
US20050090047A1 (en) * 2000-12-20 2005-04-28 Actel Corporation, A California Corporation. Method of making a MOS transistor having improved total radiation-induced leakage current
US20060273391A1 (en) * 2005-06-01 2006-12-07 Diaz Carlos H CMOS devices for low power integrated circuits
US20090039390A1 (en) * 2005-01-04 2009-02-12 Anand Murthy Cmos transistor junction regions formed by a cvd etching and deposition sequence

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204788A (ja) * 1998-01-19 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
US5950090A (en) * 1998-11-16 1999-09-07 United Microelectronics Corp. Method for fabricating a metal-oxide semiconductor transistor
US6229184B1 (en) * 1999-02-16 2001-05-08 Advanced Micro Devices, Inc. Semiconductor device with a modulated gate oxide thickness
KR100302612B1 (ko) 1999-06-28 2001-11-01 김영환 모스 트랜지스터 제조방법
US6399448B1 (en) 1999-11-19 2002-06-04 Chartered Semiconductor Manufacturing Ltd. Method for forming dual gate oxide
US6660595B2 (en) * 2000-05-23 2003-12-09 Texas Instruments Incorporated Implantation method for simultaneously implanting in one region and blocking the implant in another region
JP2003133549A (ja) * 2001-10-29 2003-05-09 Nec Corp Ｍｏｓｆｅｔ及びその製造方法
JP3598377B2 (ja) 2001-11-08 2004-12-08 独立行政法人情報通信研究機構 冷却式読み出し回路の低周波ノイズ削減方法
KR100739945B1 (ko) 2004-02-23 2007-07-16 주식회사 하이닉스반도체 반도체 소자의 고전압 소자를 위한 접합 영역 형성 방법
KR100680958B1 (ko) * 2005-02-23 2007-02-09 주식회사 하이닉스반도체 피모스 트랜지스터의 제조방법
US7544921B2 (en) 2006-01-19 2009-06-09 Micron Technology, Inc. Linear distributed pixel differential amplifier having mirrored inputs
JP4286877B2 (ja) * 2007-03-13 2009-07-01 Ｏｋｉセミコンダクタ株式会社 炭化珪素半導体装置およびその製造方法
KR20090003719A (ko) 2007-07-03 2009-01-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4630907B2 (ja) 2008-03-03 2011-02-09 シャープ株式会社 固体撮像装置および電子情報機器
US8237233B2 (en) * 2008-08-19 2012-08-07 International Business Machines Corporation Field effect transistor having a gate structure with a first section above a center portion of the channel region and having a first effective work function and second sections above edges of the channel region and having a second effective work function
JP5455798B2 (ja) 2009-07-16 2014-03-26 キヤノン株式会社 画像処理装置
KR20110079325A (ko) 2009-12-31 2011-07-07 주식회사 동부하이텍 이미지 센서
US8227873B2 (en) * 2010-04-09 2012-07-24 Broadcom Corporation Integrated one-time programmable semiconductor device pair
US8471316B2 (en) * 2011-09-07 2013-06-25 Omnivision Technologies, Inc. Isolation area between semiconductor devices having additional active area

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291049A (en) * 1991-11-29 1994-03-01 Kabushiki Kaisha Toshiba Mosfet with buried element isolation regions
US5965926A (en) * 1996-04-01 1999-10-12 Siemens Aktiengesellschaft Circuit structure having at least one MOS transistor and method for its production
US20050090047A1 (en) * 2000-12-20 2005-04-28 Actel Corporation, A California Corporation. Method of making a MOS transistor having improved total radiation-induced leakage current
US20040075110A1 (en) * 2002-10-22 2004-04-22 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor
US20090039390A1 (en) * 2005-01-04 2009-02-12 Anand Murthy Cmos transistor junction regions formed by a cvd etching and deposition sequence
US20060273391A1 (en) * 2005-06-01 2006-12-07 Diaz Carlos H CMOS devices for low power integrated circuits

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108337457A (zh) * 2017-01-18 2018-07-27 三星电子株式会社 图像传感器
CN108337457B (zh) * 2017-01-18 2022-04-05 三星电子株式会社 图像传感器
CN110447105A (zh) * 2017-03-31 2019-11-12 索尼半导体解决方案公司 固态摄像装置和电子设备
CN110447105B (zh) * 2017-03-31 2023-07-18 索尼半导体解决方案公司 固态摄像装置和电子设备
US11804500B2 (en) 2017-03-31 2023-10-31 Sony Semiconductor Solutions Corporation Solid-state image pickup apparatus and electronic equipment
CN109728095A (zh) * 2017-10-31 2019-05-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN109728095B (zh) * 2017-10-31 2023-11-28 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN110047855A (zh) * 2018-01-16 2019-07-23 豪威科技股份有限公司 光电传感器阵列集成电路及其制造方法
CN110047855B (zh) * 2018-01-16 2020-11-20 豪威科技股份有限公司 光电传感器阵列集成电路及其制造方法
CN110045193A (zh) * 2019-03-06 2019-07-23 珠海博雅科技有限公司 一种浮栅器件电报噪声测量系统及测量方法
CN110620125A (zh) * 2019-09-23 2019-12-27 上海华力微电子有限公司 降低cmos图像传感器中随机电报噪声的结构及形成方法

Also Published As

Publication number Publication date
US10515990B2 (en) 2019-12-24
US20160197110A1 (en) 2016-07-07
KR20130035835A (ko) 2013-04-09
US20190140004A1 (en) 2019-05-09
US20150179761A1 (en) 2015-06-25
US9324833B2 (en) 2016-04-26
US8994082B2 (en) 2015-03-31
US20170317123A1 (en) 2017-11-02
US20130082312A1 (en) 2013-04-04
US9711548B2 (en) 2017-07-18
CN103035715B (zh) 2016-06-01
US10157942B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
CN103035715B (zh) 晶体管及其制造方法和降低rts噪声的图像传感器电路
CN100481473C (zh) 固态图像拾取装置及其制造方法
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
KR100922931B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
US8796748B2 (en) Transistors, methods of manufacture thereof, and image sensor circuits
US20140191290A1 (en) Solid-state imaging element
CN102163611B (zh) 固态图像拾取装置和用于制造固态图像拾取装置的方法
JP2004014911A (ja) 半導体装置およびその製造方法
KR102560699B1 (ko) 이미지 센서
US20030227064A1 (en) Semiconductor device and manufacturing method thereof
CN101796642B (zh) 提高图像灵敏度和动态范围的单位像素
CN101471361A (zh) 图像传感器及其制造方法
CN103456789B (zh) 用于形成结绝缘区域的自对准注入工艺
US7531391B2 (en) CMOS image sensor and method for manufacturing the same
KR100606937B1 (ko) 씨모스 이미지 센서의 제조 방법
CN103579262B (zh) 一种cmos图像传感器及其制备方法
CN101383362A (zh) 图像传感器及其制造方法
CN100499149C (zh) Cmos图像传感器及其制造方法
JP2006351729A (ja) 接合形電界効果トランジスタ及びその製造方法並びに固体撮像装置
CN109560097A (zh) 图像传感器及其形成方法
CN101715080A (zh) 图像传感器及其制造方法
CN106558571A (zh) 一种esd布局结构、电子装置
CN101383363B (zh) 图像传感器及其制造方法
KR100718780B1 (ko) 씨모스 이미지 센서의 제조 방법
US20080157149A1 (en) CMOS image sensor and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant