CN110047855A - 光电传感器阵列集成电路及其制造方法 - Google Patents

光电传感器阵列集成电路及其制造方法 Download PDF

Info

Publication number
CN110047855A
CN110047855A CN201811579034.5A CN201811579034A CN110047855A CN 110047855 A CN110047855 A CN 110047855A CN 201811579034 A CN201811579034 A CN 201811579034A CN 110047855 A CN110047855 A CN 110047855A
Authority
CN
China
Prior art keywords
groove
hard mask
mask layer
oxide
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811579034.5A
Other languages
English (en)
Other versions
CN110047855B (zh
Inventor
王欣
杨大江
马四光
毛杜立
戴幸志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN110047855A publication Critical patent/CN110047855A/zh
Application granted granted Critical
Publication of CN110047855B publication Critical patent/CN110047855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

一种用于制造光电传感器阵列集成电路的方法包括形成隔离沟槽,该隔离沟槽通过包括以下的方法形成:在[110]‑取向的单晶硅衬底晶片上沉积硬掩膜层,在该硬掩膜层上沉积光刻胶、使光刻胶曝光并显影以在沟槽的位置限定光刻胶开口,穿过该光刻胶开口进行等离子体干法刻蚀以在硬掩膜层中在沟槽的位置形成开口,和穿过硬掩膜层中的开口进行各向异性湿法刻蚀。在特定的实施方案中,在填充钨之前,用P型硅、二氧化硅介质和其它氧化物层对沟槽加衬。

Description

光电传感器阵列集成电路及其制造方法
技术领域
本发明涉及光电传感器阵列集成电路及制造光电传感器阵列集成电路的方法,和制造光 电传感器阵列的方法。
背景技术
典型的CMOS硅阵列光电传感器具有光电传感器单元的阵列,每个单元包括至少一个 光电二极管和至少一个晶体管。该至少一个晶体管布置为选择光电二极管,通过将光电二极 管充电至“暗”水平而复位光电二极管以及在光电二极管暴露于光后感应光电二极管上的电 荷。本领域已知存在晶体管在单元中的多种不同物理和电路布置。
光电二极管暴露于光将光电二极管上的电荷从“暗”水平改变为与该光电二极管所暴露 的光量成函数的水平。光电二极管的暗电流是每个光电二极管中的泄露电流,其以与光改变 光电二极管上的电荷的方式类似的方式同样改变光电二极管上的电荷。
大多数现有的硅阵列光电传感器设置在[100]单晶衬底中。这些光电传感器中的一些具有 隔离沟槽以限制阵列的相邻光电传感器之间的串扰和泄漏;串扰和泄漏可能导致在暗区附近 具有强照亮区的图像出现光晕(blooming)。本文公开的实施方案涉及与这种阵列光电传感 器一起使用的硅衬底中的隔离沟槽及其制造方法。
发明内容
在一个实施方案中,一种用于制造光电传感器阵列集成电路的方法包括形成隔离沟槽, 该隔离沟槽通过包括以下的方法形成:在[110]-取向的单晶硅衬底晶片上沉积硬掩膜层,在 该硬掩膜层上沉积光刻胶、使光刻胶曝光并显影以在沟槽的位置限定光刻胶开口,穿过该光 刻胶开口进行等离子体干法刻蚀以在硬掩膜层中在沟槽的位置形成开口,和穿过硬掩膜层中 的开口进行各向异性湿法刻蚀。在特定的实施方案中,在填充钨之前,用P型硅、二氧化硅 介质和其它氧化物层对沟槽加衬。在实施方案中,该方法还包括在被隔离沟槽隔开的岛中形 成光电二极管和与光电二极管相关的晶体管。
在另一个实施方案中,阵列光电传感器集成电路具有被隔离沟槽隔开的多个光电传感器 单元,其中每个光电传感器单元具有光电二极管和至少一个晶体管。沟槽衬有硼掺杂的硅衬 层、与硼掺杂的硅相邻的二氧化硅层和金属填料。在特定的实施方案中,填料为钨。
附图说明
图1A、图1B、图1C、图1D、图1E和图1F为说明在一个实施方案中在沟槽隔离光电 二极管方法的几个步骤的每个步骤之后的结构的截面示意图的序列。
图2是说明沟槽隔离光电二极管方法的实施方案的一些步骤的流程图。
图3是说明一个实施方案中的加衬沟槽的层的示意性截面图。
图4是一个实施方案中的光电传感器阵列的一小部分的示意性俯视图,示出了光电二极 管被沟槽彼此隔开。
图5是单个光电传感器阵列单元的俯视图,示出了光电二极管选择电路中所用的N沟 道晶体管和P沟道晶体管的角度。
图6是结合本文所述的沟槽隔离的光电传感器阵列的像素单元的示意图。
具体实施方式
通常使用掩膜步骤然后进行等离子体干法刻蚀将隔离沟槽切入硅表面中。等离子体干法 刻蚀通过激发气体分子以形成反应性离子,并将待刻蚀的表面暴露于这些反应性离子来进 行。然后,反应性离子侵入暴露的表面,去除表面以产生沟槽,并且使沟槽的壁受到一些损 坏,这些损坏有助于设置在邻近沟槽的硅中的光电二极管的暗电流。激发气体的分子可以用 微波、通过气体放电或其它方式来进行。由于受激发的气体分子侵蚀沟槽侧壁以及沟槽底部, 因此沟槽可以以其宽度显著大于掩膜层中用来限定该沟槽的狭槽的宽度来完成。
一些湿法刻蚀工艺已知以随着硅表面的晶向而变化的速率刻蚀硅表面。这些被称为“各 向异性”刻蚀工艺。在一些各向异性刻蚀工艺中,当达到[111]-取向表面时,减缓或停止刻 蚀。图1描绘了深沟槽隔离的硅光电传感器阵列100,其可以通过包括湿法刻蚀步骤的图2 的加工方法200形成。
深沟槽隔离的硅光电传感器阵列100通过图2所示的加工方法200设置在硅[110]-取向 的单晶衬底晶片102中(图1A,图1B)。该方法开始于202在[110]晶片102上生长或沉积硬掩膜层104(图1B),例如二氧化硅或氮化硅。然后204在硬掩膜层104上沉积光刻胶层。 利用光掩膜使光刻胶曝光,并且对光刻胶进行显影206,在不应切割沟槽的每个地方留下光刻胶块106(图1C)。光刻胶块106之间的开口107限定了将形成沟槽的位置。然后用短暂 的等离子体干法刻蚀穿过硬掩膜层208切割开口109,在光刻胶块106下面形成硬掩膜层的 岛108。短暂的等离子体干法刻蚀被配置为避免刻蚀显著超过硬掩膜层。硬掩膜层的岛108 之间的开口109是将形成沟槽的地方。
当开口109切入硬掩膜层中时,进行各向异性湿法刻蚀210。各向异性湿法刻蚀210可 以采用氢氧化钾(KOH)溶液、氢氧化四甲铵(TMAH)溶液和乙二胺-邻苯二酚-水(EDP) 溶液中的一种。各向异性湿法刻蚀210向下刻蚀,直到完成刻蚀时间停止刻蚀,在晶片102 中形成沟槽。沟槽以晶片102的侧壁113为边界,如图1E所示。各向异性湿法刻蚀不能侵 蚀沟槽侧壁113,因为沟槽侧壁113是沿[111]晶向取向的。由于光刻胶与高温加工不兼容, 因此在208穿过硬掩膜层104刻蚀开口109后和开始对沟槽侧壁113加衬(214-218)之前, 将光刻胶块106的任何剩余光刻胶剥离212。
在一些实施方案中,在完成各向异性湿法刻蚀210并除去液体刻蚀剂之后,在还原或惰 性气体气氛中使晶片退火以避免悬空键(dangling bond)。在特定的实施方案中,还原气氛 包括氢气。
在完成各向异性湿法刻蚀210之后,除去液体刻蚀剂并214–218将沟槽侧壁加上衬层 112(图1F)。图3更详细地示出了沟槽110,300的衬层112。对沟槽侧壁113加衬是通过214用硼P-型等离子体掺杂侧壁中硅的浅部304,并216在侧壁113上生长二氧化硅层306 来完成的。然后,218在二氧化硅层306上沉积氧化铪或在可选的实施方案中氧化铝层308。 然后,通过使用高密度等离子体化学气相沉积来沉积二氧化硅的盖310而将沟槽封盖220。
在沟槽被刻蚀208、加衬214-218和封盖220之后,通过标准CMOS加工步骤222继续进行该工艺以形成光电二极管和光电二极管单元的相关晶体管,包括掩膜和注入阱、掩膜和 注入轻度掺杂的漏极、掩膜和注入n和p阈值调节注入物、生长和掩膜栅极氧化物、掩膜和 沉积用于栅极的多晶硅、掩膜和注入源极-漏极区域、在源极和漏极区域上沉积金属(如钼) 和使金属合金化以形成低电阻自对准硅化物(salicide)、在源极、漏极和栅极区域上沉积介 质和进行化学-机械抛光以使介质的顶表面平整。
在形成光电二极管和相关的晶体管之后,利用掩膜刻蚀224继续进行加工以选择性地打 开沟槽的盖310的部分,足以226使钨312通过化学气相沉积(CVD)沉积到沟槽300中以 填充它们。进行化学-机械抛光228以去除过量的钨并使表面平整。在一些实施方案中,然 后沉积一些额外的介质230,并用另一化学-机械抛光使其平整。
然后,通过以下一系列操作继续进行加工:掩膜和刻蚀通孔或接触孔、沉积掩膜和刻蚀 金属,以及对光电二极管阵列中所用的每层金属互连沉积介质。
在可选的实施方案中,在封盖220沟槽300之前,将钨312沉积226到沟槽300内。
光电传感器阵列可以为前照式(FSI)光电传感器阵列,或者可以为背照式光电传感器 阵列。在一些实施方案中,光电传感器阵列被集成到与耦合至、驱动、感测和控制光电传感 器阵列的光电传感器的解码器、驱动器、放大器和多路复用器相同的管芯(die)中,在可 选的实施方案中,光电传感器阵列以每像素键(bond-per-pixel)或每宏单元光电传感器阵列 键(bond-per-macrocell photosensor array)而键合至支撑电路管芯中。
在实施方案中,如图4所示,每个光电二极管402各自定位在与具有一个或多个晶体管 404(如选择晶体管、预充电或复位晶体管和感测晶体管)的相应块相邻,作为阵列中的光 电传感器单元,其中沟槽406将光电传感器单元彼此分开。
电子,N沟道场效应晶体管(FET)中的载流子种类,在形成于[110]衬底上的传统取向晶体管中的迁移率显著低于形成于更常见的[100]衬底上的常规取向晶体管中的迁移率。 注意,为简单起见,图5中未示出P对N扩散注入物和阈值调节注入物、掩膜层。此外, 硅电子迁移率是各向异性的,在通过晶体的不同方向上是不同的。参考图5和图6,已经 发现,如果N沟道场效应晶体管510形成有栅极508多晶硅(平行于限定沟槽506的边缘 的单晶硅的[111]面502,504(图5)绘制),则这些器件与形成在[100]硅晶片上的N沟道 器件相比具有显著更低的电子迁移率,因此传导更少的电流。这些N型晶体管510(在本 文中称为垂直N器件)在源极区域和漏极区域512之间也具有平行或垂直于单晶衬底的[111] 面的沟道。
相反,具有栅极多晶硅516(平行于限定沟槽506的边缘的单晶硅的平面502,504(图 5)绘制)取向的P型场效应晶体管514具有比形成在标准[100]硅晶片上的P沟道器件明显 更好的空穴迁移率,因此传导更多的电流。这些P型晶体管516在源极区域和漏极区域518 之间具有平行或垂直于单晶衬底的[111]面的沟道,在本文中称为垂直P器件。
还发现,如果N沟道场效应晶体管520形成有栅极522多晶硅线(相对于限定沟槽506 的边缘的单晶硅的[111]面502,504(图5)以45度角绘制),则这些器件与形成在[100]硅 晶片上的N沟道器件相比具有显著更高的电子迁移率,因此传导更多的电流。这些N型晶体管520,称为成角度的N器件,在源极区域和漏极区域524之间具有与单晶衬底的[111] 面成约45度取向的沟道,且在一些实施方案中成40和50度之间的角度取向的沟道。
本文中描述的光电二极管和成角度的N晶体管可用于许多光电二极管阵列电路中。在 光电二极管阵列电路的特定实施方案中,如图6所示,沟槽隔离的光电二极管602通过成角 度的N选择晶体管604耦合至节点605,选择晶体管604由行选择控制线606控制。节点 605通过复位晶体管608还耦合至电源线609,复位晶体管608由复位控制线610控制。节点605还耦合至源极跟随器晶体管612的栅极,在特定的实施方案中,该源极跟随器晶体管612为成角度的N晶体管。电源609耦合至源极跟随器晶体管612的漏极。源极跟随器晶体 管612的源极通过读取晶体管614耦合至输出618,读取晶体管614由读取控制线616控制。
为了利用阵列中每个光电传感器的晶体管404(图4)部分的迁移率方面的这些差异, 将用于限定沟槽位置的硬掩膜层剥离以允许CMOS和光电二极管加工。光电二极管与阵列 的每个光电传感器的晶体管部分中的形成为成角度的N器件的N沟道晶体管和形成为垂直 P器件的P沟道器件一起形成在保留在沟槽之间的岛中。在特定的实施方案中,成角度的N 器件用于每个光电传感器单元的行和列N沟道选择和复位或预充电晶体管;形成成角度的N 器件,其具有电耦合至光电二极管的漏极和电耦合至晶体管部分404(图4)中的节点的源 极,该节点可以通过复位晶体管耦合至预充电电压源,并耦合至晶体管部分404中的缓冲器、 源极跟随器或放大器的栅极。在光电传感器单元晶体管部分404中具有放大器或缓冲器的实 施方案中,N沟道缓冲器和放大器晶体管也是成角度的N晶体管。
本文描述的实施方案比本领域已知的其它光电传感器阵列具有优势,因为沟槽用作隔离 沟槽,并且比仅通过干法刻蚀实现的沟槽深。因此,这些实施方案比现有光电传感器更防光 晕,因为更深的沟槽更有效地阻挡了载流子从曝光的光电传感器传输进入相邻的光电传感器 中。此外,由于各向异性的刻蚀使得沟槽比仅通过干法刻蚀所可能的沟槽更深和更窄,因此 整个阵列可以制造在更小的区域内,或者更大的管芯区域可以用于每个光电二极管,从而提 高灵敏度。最后,相对于由仅通过干法刻蚀形成的沟槽隔开的光电传感器,由于暗电流被降 低,因此改善了低光成像。
特征的结合
在一个实施方案中,用于制造光电传感器阵列集成电路的标记为A的方法包括通过以 下至少部分地形成隔离沟槽:在[110]-取向的单晶硅衬底晶片上沉积硬掩膜层,然后在硬掩 膜层上沉积光刻胶、使光刻胶曝光并显影以在沟槽的位置限定光刻胶开口,通过等离子体干 法刻蚀穿过光刻胶开口切割沟槽以在硬掩膜层中在沟槽的位置形成开口,和穿过硬掩膜层中 的开口进行各向异性湿法刻蚀以加深沟槽。在该实施方案中,可以形成比仅通过等离子体干 法刻蚀切割的隔离沟槽更深且更窄的隔离沟槽。
在特定的实施方案中,包括标记为A的方法的标记为AA的方法还包括通过用硼掺杂沟 槽的壁,和在沟槽的壁上生长氧化物而对沟槽加衬。在该实施方案中,通过稳定沟槽壁上的 悬挂键(hanging bond)来降低暗电流。
在特定的实施方案中,包括标记为A或AA的方法的标记为AB的方法还包括通过在沟 槽壁上生长的氧化物上沉积选自由氧化铪和氧化铝组成的组的氧化物而对沟槽加衬。这进一 步稳定沟槽壁上的悬挂键。
包括标记为A或AB的方法的标记为AD的特定实施方案还包括用金属填充沟槽。
在包括标记为AD的方法的标记为AE的特定实施方案中,金属为钨。
在一个实施方案中,制造光电传感器阵列的标记为AF的方法包括通过标记为A、AA、 AB、AD或AE的方法形成多个隔离沟槽,其中隔离沟槽将光电传感器阵列的多个岛隔开;和包括在沟槽之间的多个岛的每个岛中形成光电二极管和至少一个相关的晶体管。因此,沟 槽将光电传感器分离,并防止光晕。
在标记为AG并包括标记为A、AA、AB、AD、AE或AF的方法的特定实施方案中, 该方法还包括通过用硼掺杂沟槽的壁,和在沟槽的壁上生长氧化物而对沟槽加衬。在该实施 方案中,通过稳定沟槽壁上的悬挂键来降低暗电流。
在标记为AH并包括标记为AG的方法的特定实施方案中,还包括用金属填充沟槽。
在标记为AI并包括标记为AH的方法的特定实施方案中,用来填充沟槽的金属为钨。
在标记为AJ的特定实施方案中,包括标记为A、AA、AB、AD、AE、AF、AG、AH 或AI的方法,还包括剥离硬掩膜层和形成成角度的N沟道器件,该成角度的N沟道器件具 有与单晶硅衬底晶片的[111]面成40和50度之间的角度取向的栅极。
在标记为AK的特定实施方案中,包括标记为AJ的方法,还包括形成垂直P器件,该垂直P器件具有垂直于单晶硅衬底晶片的[111]面取向的栅极。
在标记为B的另一个实施方案中,标记为B的光电传感器阵列集成电路包括形成在[110]-取向的硅晶片上的多个光电传感器单元,该光电传感器单元被隔离沟槽隔开,其中每 个光电传感器单元包括光电二极管和至少一个晶体管。在该实施方案中,每个隔离沟槽具有 硼掺杂的硅衬层、与硼掺杂的硅相邻的二氧化硅层和金属填料。[110]晶片取向允许各向异性 刻蚀以形成具有[111]-取向的侧壁的竖直沟槽,且这些隔离沟槽的衬层使悬空键稳定以减少 相邻光电二极管中的暗电流泄漏。
在标记为B的阵列光电传感器集成电路的标记为BA的特定实施方案中,沟槽中的金属 填料包括钨。
在标记为B或BA的阵列光电传感器集成电路的标记为BB的特定实施方案中,在二氧 化硅层和金属填料之间存在第二氧化物层,该第二氧化物层包括选自由氧化铪和氧化铝组成 的组的氧化物。
可以对上述方法和系统作出改变而不脱离其范围。因此需要注意的是,以上描述所包含 的或附图中所示的事项应解释为说明性的,而不是限制性的。以下权利要求旨在涵盖本文所 述的所有一般和具体特征,以及本方法和系统的范围的所有陈述,其由于语言问题可能描述 为介于二者之间。

Claims (15)

1.一种制造光电传感器阵列集成电路的方法,包括:
通过以下至少部分地形成隔离沟槽:
在[110]-取向的单晶硅衬底晶片上沉积硬掩膜层,
在所述硬掩膜层上沉积光刻胶、使所述光刻胶曝光并显影以在所述沟槽的位置限定光刻胶开口,
穿过所述光刻胶开口进行等离子体干法刻蚀以在硬掩膜层中在所述沟槽的位置形成开口,和
穿过所述硬掩膜层中的所述开口进行各向异性湿法刻蚀,所述各向异性湿法刻蚀用于停止在所述单晶硅衬底晶片在所述沟槽侧壁处的[111]面。
2.根据权利要求1所述的方法,还包括剥离所述硬掩膜层和形成成角度的N沟道器件,所述成角度的N沟道器件具有与所述单晶硅衬底晶片的所述[111]面成40和50度之间的角度取向的栅极。
3.根据权利要求1所述的方法,还包括形成垂直P器件,所述垂直P器件具有垂直于所述单晶硅衬底晶片的所述[111]面取向的栅极。
4.根据权利要求2所述的方法,还包括通过以下操作对所述沟槽加衬:
用硼掺杂所述沟槽的壁;和
在所述沟槽的壁上生长氧化物。
5.根据权利要求4所述的方法,还包括在生长于所述沟槽的所述壁上的所述氧化物上沉积选自由氧化铪和氧化铝组成的组的氧化物。
6.根据权利要求4所述的方法,还包括用金属填充所述沟槽。
7.根据权利要求6所述的方法,其中所述金属为钨。
8.一种用于制造光电传感器阵列的方法,包括:
通过权利要求1所述的方法形成多个隔离沟槽,所述隔离沟槽将所述光电传感器阵列的多个岛隔开;和
在所述沟槽之间的所述多个岛的每个岛上形成光电二极管和至少一个相关的成角度的N晶体管。
9.根据权利要求8所述的方法,还包括通过以下操作对所述沟槽加衬:
用硼掺杂所述沟槽的壁;和
在所述沟槽的壁上生长氧化物。
10.根据权利要求9所述的方法,还包括用金属填充所述沟槽。
11.根据权利要求10所述的方法,其中所述金属为钨。
12.一种光电传感器阵列集成电路,包括:
[110]-取向的硅晶片上的多个光电传感器单元,所述光电传感器单元被平行于所述硅晶片的[111]面的隔离沟槽隔开,其中每个光电传感器单元包括光电二极管和至少一个N沟道晶体管,所述N沟道晶体管具有与所述隔离沟槽成45度角度取向的栅极,
所述沟槽还包括:硼掺杂的硅衬层、与所述硼掺杂的硅相邻的二氧化硅层和金属填料。
13.根据权利要求12所述的阵列光电传感器集成电路,其中所述金属包含钨。
14.根据权利要求13所述的阵列光电传感器集成电路,还包括在所述二氧化硅层和所述金属填料之间的第二氧化物层,所述第二氧化物层包括选自由氧化铪和氧化铝组成的组的氧化物。
15.根据权利要求12所述的阵列光电传感器集成电路,其中每个光电传感器单元还包括P沟道晶体管,所述P沟道晶体管具有垂直于所述沟槽取向的栅极。
CN201811579034.5A 2018-01-16 2018-12-24 光电传感器阵列集成电路及其制造方法 Active CN110047855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/872,887 US10243015B1 (en) 2018-01-16 2018-01-16 Silicon photosensor array integrated circuit on [110]substrate with deep, anisotropically-etched, trench isolation
US15/872,887 2018-01-16

Publications (2)

Publication Number Publication Date
CN110047855A true CN110047855A (zh) 2019-07-23
CN110047855B CN110047855B (zh) 2020-11-20

Family

ID=65811776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811579034.5A Active CN110047855B (zh) 2018-01-16 2018-12-24 光电传感器阵列集成电路及其制造方法

Country Status (3)

Country Link
US (1) US10243015B1 (zh)
CN (1) CN110047855B (zh)
TW (1) TWI689091B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112744781A (zh) * 2019-10-29 2021-05-04 中北大学 氧化镁密封腔的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021100509A1 (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその製造方法、電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118142A (en) * 1998-11-09 2000-09-12 United Microelectronics Corp. CMOS sensor
CN1822346A (zh) * 2004-12-29 2006-08-23 东部亚南半导体株式会社 用于在半导体器件中形成隔离区的方法
CN1881614A (zh) * 2005-02-04 2006-12-20 株式会社东芝 Mos型半导体器件及其制造方法
CN101226941A (zh) * 2007-01-19 2008-07-23 国际商业机器公司 半导体结构及其制造方法
CN103035715A (zh) * 2011-09-30 2013-04-10 台湾积体电路制造股份有限公司 晶体管及其制造方法和降低rts噪声的图像传感器电路
CN104465679A (zh) * 2013-09-18 2015-03-25 台湾积体电路制造股份有限公司 背照式图像传感器中的像素隔离结构
US20170358620A1 (en) * 2016-06-13 2017-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (cmos) image sensor
US20180166476A1 (en) * 2016-12-08 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for reducing crosstalk between pixels and fabrication method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030012925A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
US9048173B2 (en) * 2012-11-15 2015-06-02 International Business Machines Corporation Dual phase gallium nitride material formation on (100) silicon
US8652934B1 (en) 2012-12-26 2014-02-18 Micron Technology, Inc. Semiconductor substrate for photonic and electronic structures and method of manufacture
WO2016083952A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
US9613916B2 (en) * 2015-03-12 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Protection ring for image sensors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118142A (en) * 1998-11-09 2000-09-12 United Microelectronics Corp. CMOS sensor
CN1822346A (zh) * 2004-12-29 2006-08-23 东部亚南半导体株式会社 用于在半导体器件中形成隔离区的方法
CN1881614A (zh) * 2005-02-04 2006-12-20 株式会社东芝 Mos型半导体器件及其制造方法
CN101226941A (zh) * 2007-01-19 2008-07-23 国际商业机器公司 半导体结构及其制造方法
CN103035715A (zh) * 2011-09-30 2013-04-10 台湾积体电路制造股份有限公司 晶体管及其制造方法和降低rts噪声的图像传感器电路
CN104465679A (zh) * 2013-09-18 2015-03-25 台湾积体电路制造股份有限公司 背照式图像传感器中的像素隔离结构
US20170358620A1 (en) * 2016-06-13 2017-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (cmos) image sensor
US20180166476A1 (en) * 2016-12-08 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for reducing crosstalk between pixels and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112744781A (zh) * 2019-10-29 2021-05-04 中北大学 氧化镁密封腔的制备方法

Also Published As

Publication number Publication date
US10243015B1 (en) 2019-03-26
CN110047855B (zh) 2020-11-20
TWI689091B (zh) 2020-03-21
TW201933594A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US10741698B2 (en) Semi-floating gate FET
US20210375925A1 (en) Apparatuses including memory cells and related methods
TWI481030B (zh) 具有鰭式電晶體之系統及裝置以及其使用、製造和運作方法
US9190478B2 (en) Method for forming dual oxide trench gate power MOSFET using oxide filled trench
US11735609B2 (en) Image sensor with shallow trench edge doping
WO2007014038A2 (en) Split gate storage device including a horizontal first gate and a vertical second gate in a trench
CN1280388A (zh) 通过栅形成的绝缘体上硅互补金属氧化物半导体体接触
CN1645577A (zh) FinFET的制作方法以及至少包含一个FinFET的集成电路
WO2017035780A1 (zh) 隧穿场效应晶体管及其制备方法
US20110057259A1 (en) Method for forming a thick bottom oxide (tbo) in a trench mosfet
CN105826189B (zh) Ldmos晶体管的形成方法及ldmos晶体管
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型misデバイスの製造方法
JP5008247B2 (ja) 縦形mosトランジスタの製造方法
KR100474591B1 (ko) 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법
CN106024607A (zh) 屏蔽栅功率mosfet的制造方法
CN110047855A (zh) 光电传感器阵列集成电路及其制造方法
TWI435373B (zh) 具有埋藏摻雜層之完全耗盡型絕緣體上矽裝置
US6936519B2 (en) Double polysilicon bipolar transistor and method of manufacture therefor
US6977203B2 (en) Method of forming narrow trenches in semiconductor substrates
CN111883536A (zh) 嵌入式镜像位sonos存储器的工艺方法
EP2439777B1 (en) Tunnel field effect transistor
US20230361137A1 (en) Image sensor with shallow trench edge doping

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant