CN102969237A - 形成栅极的方法、平坦化层间介质层的方法 - Google Patents
形成栅极的方法、平坦化层间介质层的方法 Download PDFInfo
- Publication number
- CN102969237A CN102969237A CN201110255736XA CN201110255736A CN102969237A CN 102969237 A CN102969237 A CN 102969237A CN 201110255736X A CN201110255736X A CN 201110255736XA CN 201110255736 A CN201110255736 A CN 201110255736A CN 102969237 A CN102969237 A CN 102969237A
- Authority
- CN
- China
- Prior art keywords
- layer
- dummy grid
- dielectric layer
- interlayer dielectric
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种形成栅极的方法、平坦化层间介质层的方法,所述平坦化层间介质层的方法包括:提供基底;在所述基底上形成伪栅极结构,所述伪栅极结构包括伪栅极和侧墙,并在所述伪栅极上形成被氧化的多晶硅层;形成层间介质层,覆盖所述基底、伪栅极结构以及被氧化的多晶硅层;以所述被氧化的多晶硅层为研磨停止层对所述层间介质层进行化学机械抛光以平坦化层间介质层。可以大大减小层间介质层在研磨中产生的凹陷的深度。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及形成栅极的方法、平坦化层间介质层的方法。
背景技术
现有技术中,形成栅极的工艺可分为前栅(gate first)工艺和后栅(gatelast)工艺。前栅工艺是指先沉积栅介质层,在栅介质层上形成栅极,然后进行源漏注入,之后进行退火工艺以激活源漏中的离子。前栅工艺其工艺步骤简单,但在进行退火时,栅极不可避免地要承受高温,导致MOS管的阈值电压Vt漂移,影响管子性能。后栅工艺是指在退火工艺后,即在高温步骤后,刻蚀掉多晶硅伪栅,形成伪栅沟槽,再用合适的金属填充伪栅沟槽以形成栅极,这样可以使栅极避开高温,避免MOS管的阈值电压Vt漂移,影响管子性能。
在32nm工艺以及更先进的工艺中,主要利用金属形成栅极,现有技术中,利用后栅工艺形成金属栅极,其形成方法为:在基底上形成包括多晶硅伪栅极和侧墙的伪栅极结构;之后,形成刻蚀阻挡层,覆盖所述伪栅极结构和基底;接着,形成层间介质层,覆盖刻蚀阻挡层;利用CMP(chemical mechenicalpolishing,化学机械抛光)对层间介质层进行平坦化,去除高出多晶硅伪栅极的层间介质层和刻蚀阻挡层,以暴露出多晶硅伪栅极;去除多晶硅栅极,形成伪栅极沟槽;在伪栅极沟槽内和层间介质层上沉积金属,利用CMP平坦化工艺去除高出伪栅极沟槽的金属形成金属栅极。
现有技术的形成金属栅极的步骤中需要利用CMP工艺对层间介质层和刻蚀阻挡层进行平坦化以暴露出多晶硅伪栅极。图1至图4为现有技术的利用CMP工艺对层间介质层和刻蚀阻挡层进行平坦化以暴露出多晶硅伪栅极的剖面结构示意图,其中层间介质层的材料为氧化硅,刻蚀阻挡层的材料为氮化硅。参考图1至图4,现有技术中对作为层间介质层的氧化硅和作为刻蚀阻挡层的氮化硅的平坦化方法为:参考图1,在基底10上形成多晶硅伪栅极11以及侧墙12。参考图2,沉积氮化硅13作为刻蚀阻挡层,覆盖基底10、多晶硅伪栅极11和侧墙12;沉积氧化硅14作为层间介质层,覆盖氮化硅13。参考图3,利用对氧化硅和氮化硅具有高选择比的研磨液研磨氧化硅14以平坦化氧化硅14,在氮化硅13上停止研磨。参考图4,利用氮化硅研磨液研磨去除多晶硅伪栅极14上的氮化硅。该现有技术利用CMP工艺对氧化硅进行平坦化时,容易在氧化硅14形成凹陷,而且凹陷较大,参考图3中圆圈15标注位置,参考图5,由于凹陷较大,在后续工艺中,去除多晶硅伪栅极11形成伪栅极沟槽,利用物理气相沉积或其他方法沉积金属,该金属填充伪栅极沟槽且覆盖氮化硅和氧化硅,之后利用CMP工艺去除高出伪栅极沟槽的金属形成金属栅极16时,在凹陷内会残留金属17,该金属17的存在会导致短路现象,影响器件的性能。
现有技术中有许多关于平坦化的专利以及专利申请,例如2011年5月12日公开的公开号为“US2011/0111677A1”的美国专利申请“method for polishingsemiconductor wafer(抛光半导体晶圆的方法)”,然而均没有解决以上的技术问题。
发明内容
本发明解决的问题是现有技术中利用后栅工艺形成栅极过程中,对层间介质层进行平坦化时,在层间介质层上形成较大凹陷。
为解决上述问题,本发明具体实施例提供一种平坦化层间介质层的方法,包括:
提供基底;
在所述基底上形成伪栅极结构,所述伪栅极结构包括伪栅极和侧墙,在所述伪栅极上形成被氧化的多晶硅层;
形成层间介质层,覆盖所述基底、伪栅极结构以及被氧化的多晶硅层;
以所述被氧化的多晶硅层为研磨停止层对所述层间介质层进行化学机械抛光以平坦化层间介质层。
可选的,所述在所述基底上形成伪栅极结构,所述伪栅极结构包括伪栅极和侧墙,在所述伪栅极上形成被氧化的多晶硅层包括:
在所述基底上形成多晶硅层;
在所述多晶硅层的表面形成被氧化的多晶硅层;
图形化所述被氧化的多晶硅层、多晶硅层,形成伪栅极以及伪栅极上被氧化的多晶硅层;
在所述伪栅极周围形成侧墙。
可选的,所述氧化所述多晶硅层在所述多晶硅层的表面形成被氧化的多晶硅层的方法为:在温度为700℃~800℃的范围内,在H2O蒸气氛围内对所述多晶硅层进行热氧化,在多晶硅层的表面形成被氧化的多晶硅层。
可选的,所述图形化所述被氧化的多晶硅层、多晶硅层,形成伪栅极以及伪栅极上被氧化的多晶硅层;在所述伪栅极周围形成侧墙包括:
在所述被氧化的多晶硅层上形成硬掩膜层;
在所述硬掩膜层上形成图形化的光刻胶层,定义出伪栅极的位置;
以所述图形化的光刻胶层为掩膜依次刻蚀硬掩膜层、被氧化的多晶硅层、多晶硅层,形成伪栅极以及伪栅极上被氧化的多晶硅层、硬掩膜层;
形成介质层,覆盖所述伪栅极、伪栅极上被氧化的多晶硅层、硬掩膜层以及基底;
回刻所述介质层,去除基底上以及硬掩膜层上的介质层在伪栅极周围形成侧墙。
可选的,所述硬掩膜层包括位于所述被氧化的多晶硅层上的氧化硅层、位于所述氧化硅层上的氮化硅层;
回刻所述介质层时,也去除了伪栅极上方的部分或全部氮化硅层。
可选的,在所述基底上形成伪栅极结构,所述伪栅极结构包括伪栅极和侧墙,在所述伪栅极上形成被氧化的多晶硅层之后,形成层间介质层,覆盖所述基底、伪栅极结构以及被氧化的多晶硅层之前还包括:
形成刻蚀阻挡层,覆盖所述基底、伪栅极结构以及被氧化的多晶硅层;
去除形成在伪栅极上方的刻蚀阻挡层。
可选的,所述刻蚀阻挡层的材料为氮化硅。
可选的,所述层间介质层的材料为氧化硅。
本发明具体实施例还提供一种形成栅极的方法,包括:
用上述的方法形成平坦化的层间介质层;
去除所述和伪栅极上被氧化的多晶硅层,形成伪栅极沟槽;
在所述伪栅极沟槽内填充导电材料并进行抛光,形成栅极。
可选的,所述导电材料为金属。
与现有技术相比,本发明具有以下优点:
本技术方案对层间介质层进行平坦化的方法,在所述伪栅极上形成被氧化的多晶硅层,以所述被氧化的多晶硅层为研磨停止层对所述层间介质层进行化学机械抛光以平坦化层间介质层。由于被氧化的多晶硅层作为研磨停止层时,研磨液中的添加剂会和被氧化的多晶硅层发生电化学反应形成保护层,该保护层对层间介质层有很好的保护作用,可以大大减小层间介质层在研磨中产生的凹陷的深度。
附图说明
图1至图4为现有技术的利用CMP工艺对层间介质层和刻蚀阻挡层进行平坦化以暴露出多晶硅伪栅极的剖面结构示意图;
图5是现有技术形成的金属栅极的剖面结构示意图;
图6为被氧化的多晶硅作为研磨停止层和氮化硅作为研磨停止层时,氧化硅的凹陷深度的曲线图;
图7为本发明具体实施例的平坦化层间介质层的方法的流程示意图;
图8至图17为本发明具体实施例的平坦化层间介质层的方法的剖面结构示意图;
图18至图19为本发明具体实施例的形成栅极的方法的剖面结构示意图。
具体实施方式
针对现有技术中利用CMP工艺对氧化硅层间介质层进行平坦化时,会在氧化硅中形成凹陷,由于凹陷的存在会导致后续形成金属栅极时,沉积的金属残留在凹陷内,影响器件的性能。一般研磨氧化硅的研磨液包含:研磨颗粒:如氧化硅,氧化铈,氧化铝等;添加剂:如pH调节剂、稳定剂、选择比调节剂(如大分子的聚合体)等由大分子组成的成分。发明人经过研究发现:以氮化硅为研磨停止层利用CMP工艺对氧化硅进行平坦化时,当研磨到氮化硅时,研磨液中的大分子添加剂会与氮化硅发生电化学反应,被吸附在氮化硅表面,产生一层保护层,理想情况下,由于添加剂的分子很大,大量的保护层可以被同时吸附在相邻的氮化硅层上,从而也覆盖氮化硅之间的氧化层,阻止研磨液中的研磨颗粒研磨氧化硅;但是,实际应用时发现该保护层对氧化层的覆盖和保护不强,会在氧化硅层形成凹陷。为了克服该技术间题,发明人发现:被氧化的多晶硅层(Oxidized poly silicon,OPS)作为研磨停止层时,氧化硅的凹陷深度比氮化硅作为研磨停止层时的凹陷深度小得多。图6为被氧化的多晶硅作为研磨停止层和氮化硅作为研磨停止层时,氧化硅的凹陷深度的曲线图。其中横坐标代表某一位置离研磨停止层即被氧化的多晶硅或氮化硅的距离,单位为微米(μm);纵坐标代表氧化硅的凹陷深度,单位为纳米(nm)。从图6中可以获知,当氮化硅做研磨停止层时,随着氧化硅离氮化硅的距离越远,氧化硅的凹陷深度越大;当被氧化的多晶硅做研磨停止层时,随着氧化硅离被氧化的多晶硅的距离越远,氧化硅的凹陷深度变化比较小,而且从两者的曲线可以获得,以被氧化的多晶硅做研磨停止层时氧化硅的凹陷深度远比以氮化硅做研磨停止层时氧化硅的凹陷深度要小得多。
基于以上所述的被氧化的多晶硅的特性,本发明的平坦化层间介质层的方法在伪栅极上形成被氧化的多晶硅层,以被氧化的多晶硅层为研磨停止层对所述层间介质层进行化学机械抛光以平坦化层间介质层。由于被氧化的多晶硅层作为研磨停止层时,研磨液中的大分子添加剂会和被氧化的多晶硅层发生电化学反应形成很强的保护层,该保护层被吸附在被氧化的多晶硅层的同时可以覆盖层间介质层,对层间介质层有很好的保护作用,可以大大减小层间介质层在研磨中产生的凹陷的深度。
为了使本领域技术人员可以更好的理解本发明,下面结合附图详细说明本发明具体实施方式的平坦化层间介质层的方法。
图7为本发明具体实施例的平坦化层间介质层的方法的流程示意图,参考图7,本发明具体实施例的平坦化层间介质层的方法包括:
步骤S11,提供基底;
步骤S12,在所述基底上形成伪栅极结构,所述伪栅极结构包括伪栅极和侧墙,在所述伪栅极上形成被氧化的多晶硅层;
步骤S13,形成层间介质层,覆盖所述基底、伪栅极结构以及被氧化的多晶硅层;
步骤S14,以所述被氧化的多晶硅层为研磨停止层对所述层间介质层进行化学机械抛光以平坦化层间介质层。
图8至图17为本发明具体实施例的平坦化层间介质层的方法的剖面结构示意图,结合参考图7和图8至图17详细说明本发明具体实施例的平坦化层间介质层的方法。
结合参考图7和图8,执行步骤S11,提供基底20。本发明具体实施例中,基底20的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等III-V族化合物。基底20内形成有阱区等。
结合参考图7和图13,执行步骤S12,在所述基底20上形成伪栅极结构,所述伪栅极结构包括伪栅极24和侧墙25,在所述伪栅极24上形成被氧化的多晶硅层211。本发明具体实施例中,在所述基底20上形成伪栅极结构,在伪栅极24上形成被氧化的多晶硅层211的方法包括:参考图9,在所述基底20上形成多晶硅层21。参考图10,在所述多晶硅层21的表面形成被氧化的多晶硅层211,在该实施例中具体的方法为:在温度为700℃~800℃的范围内,在H2O蒸气氛围内对所述多晶硅层21进行热氧化,在多晶硅层21的表面形成被氧化的多晶硅层211,其中被氧化的多晶硅层211的厚度需要根据实际需要调整氧化多晶硅层的时间来控制,由于形成伪栅极的多晶硅的厚度一部分被氧化,因此相应的形成的多晶硅层21的厚度可以根据实际需要做调整,当然,如果使用现有的厚度对器件性能没有影响则无需做调整。当然,氧化多晶硅层21的方法不限于此处描述的在H2O蒸气氛围内对所述多晶硅层21进行热氧化。继续参考图10,本发明具体实施例中,在对多晶硅层21进行氧化在其表面形成被氧化的多晶硅层211后,在被氧化的多晶硅层211上形成硬掩膜层,参考图11,该实施例中硬掩膜层为两层结构分别为氧化硅层22和氮化硅层23,氧化硅层22形成在被氧化的多晶硅层上211,氮化硅层23形成在氧化硅层22上,由氧化硅层22和氮化硅层23共同作为硬掩膜层;在所述硬掩膜层上即氮化硅层23上形成图形化的光刻胶层,定义出伪栅极的位置;参考图12,以所述图形化的光刻胶层为掩膜依次刻蚀硬掩膜层即氮化硅层23和氧化硅层22、被氧化的多晶硅层211、多晶硅层21,形成伪栅极24以及伪栅极24上被氧化的多晶硅层211、硬掩膜层即氮化硅层23和氧化硅层22;之后,灰化去除图形化后的光刻胶层;参考图13,形成介质层,覆盖所述伪栅极、伪栅极上被氧化的多晶硅层、硬掩膜层以及基底,该介质层可以为单层结构也可以为叠层结构,在为单层结构时,其材料可以为氧化硅,在为叠层结构时,可以为氧化硅和氮化硅的叠层结构;回刻所述介质层,在伪栅极24周围形成侧墙25,在该实施例中,回刻所述介质层时,也去除了伪栅极24上方的部分或全部氮化硅层,图13中显示去除了全部氮化硅层,如果氮化硅层没有完全去除,在之后去除伪栅极的刻蚀阻挡层时,没有去除的氮化硅也会被一起去除。
需要说明的是,在本发明具体实施例中,在所述基底20上形成伪栅极结构,在伪栅极24上形成被氧化的多晶硅层211的方法为:先在被氧化的多晶硅层上形成硬掩膜层,然后在硬掩膜层上形成光刻胶层,曝光、显影光刻胶层定义出伪栅极,以图形化之后的光刻胶层为研磨依次刻蚀硬掩膜层,被氧化的多晶硅层和多晶硅层,形成伪栅极结构。本发明具体实施例中,以硬掩膜层和光刻胶层共同作为形成伪栅极的掩膜层,能改善伪栅极CD(特征尺寸)的准确性。在其他实施例中,也可单独用光刻胶层做掩膜层,即不需要形成硬掩膜层,这样的话,需要很厚的光刻胶层才够挡住离子,但光刻胶层太厚会导致伪栅极的CD较小时,伪栅极不稳定容易倒掉。
需要说明的是,在该实施例中,被氧化的多晶硅层211上形成的硬掩膜层为氮化硅层23和氧化硅层22,但本发明中,硬掩膜层不限于两层结构的氮化硅层23和氧化硅层22,也可以为其他材料的两层结构;本发明中的硬掩膜层也不限于两层结构,也可以为单层结构或三层以上的结构(包括三层),其材料可以根据实际的工艺进行调整。
本发明具体实施例中,伪栅极为多晶硅伪栅极,形成伪栅极以及伪栅极上被氧化的多晶硅层的方法为:氧化多晶硅层,在多晶硅层的表面形成被氧化的多晶硅层,之后图形化表面被氧化的多晶硅层形成多晶硅伪栅极和多晶硅伪栅极上被氧化的多晶硅层。但本发明中,伪栅极不限于多晶硅伪栅极,在为其他材料的伪栅极时,形成伪栅极以及伪栅极上被氧化的多晶硅层的方法可以为:先形成一层其他材料的膜层,然后在膜层上形成一层薄薄的多晶硅层,该多晶硅层的厚度根据实际情况进行确定,接着,氧化膜层上的多晶硅层形成被氧化的多晶硅层,之后,图形化被氧化的多晶硅层和膜层形成伪栅极和伪栅极上被氧化的多晶硅层。
本发明具体实施例中,形成侧墙25后,对基底20进行离子注入形成源区和漏区(图中未示)。
参考图14,本发明具体实施例中,在所述基底上形成伪栅极结构,在所述伪栅极24上形成被氧化的多晶硅层211之后,形成刻蚀阻挡层26,覆盖所述基底20、伪栅极结构以及被氧化的多晶硅层211,也就是覆盖基底20以及基底20上形成的结构,由于本发明实施例中,被氧化的多晶硅层211上还形成有氧化硅层22,也就是说,刻蚀阻挡层26覆盖所述基底20、伪栅极结构、被氧化的多晶硅层211以及氧化硅层22;之后,参考图15,去除形成在伪栅极24上方的刻蚀阻挡层,具体的,在本发明实施例中为去除形成在氧化硅层22上的刻蚀阻挡层,暴露出氧化硅层22。刻蚀阻挡层26的材料为氮化硅,但不限于氮化硅,也可以为本领域技术人员公知的其他材料,形成刻蚀阻挡层的方法为化学气相沉积。去除伪栅极24上的刻蚀阻挡层26的方法为光刻、干法刻蚀,具体为:形成一层光刻胶层,覆盖刻蚀阻挡层26,然后对光刻胶层进行曝光、显影,露出伪栅极24上的刻蚀阻挡层,接着,利用干法刻蚀工艺去除伪栅极24上的刻蚀阻挡层。并且在回刻介质层形成侧墙时,氮化硅没有完全被去除,在该步骤中也被去除。
需要说明的是,本发明具体实施例中,伪栅极24上被氧化的多晶硅层211上形成的是氧化硅层22,该氧化硅层在之后对层间介质层进行化学机械研磨时,可以被去除,因此在该步骤中没有被去除,在其他实施例中,当硬掩膜层为其他材料时,需要根据硬掩膜层的材料对工艺做相应的调整。
结合参考图7和图16,执行步骤S13,形成层间介质层27,覆盖所述基底20、伪栅极结构以及被氧化的多晶硅层211。也就是覆盖基底20以及基底20上形成的结构,由于本发明实施例中,被氧化的多晶硅层211上还形成有氧化硅层22,也就是说,层间介质层27覆盖所述基底20、伪栅极结构、被氧化的多晶硅层211以及氧化硅层22。在本发明具体实施例中,层间介质层27的材料为氧化硅,但本发明中层间介质层27的材料不限于氧化硅,也可以为本领域技术人员公知的其他材料,如正硅酸乙酯(TEOS)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。形成层间介质层27的方法为化学气相沉积。
结合参考图7和图17,执行步骤S14,以所述被氧化的多晶硅层211为研磨停止层对所述层间介质层27进行化学机械抛光以平坦化层间介质层。化学机械抛光中使用的研磨液需要根据层间介质层的材料进行确定。本发明具体实施例中,层间介质层27的材料为氧化硅。以被氧化的多晶硅层为研磨停止层对层间介质层进行化学机械抛光以平坦化层间介质层。由于被氧化的多晶硅层作为研磨停止层时,研磨液中的添加剂会和被氧化的多晶硅层发生电化学反应形成很强的保护层,该保护层会覆盖在层间介质层上,对层间介质层有很好的保护作用,可以大大减小层间介质层在研磨中产生的凹陷的深度。
基于以上所述的在后栅工艺中形成栅极过程对层间介质层平坦化的精神,本发明还提供一种形成栅极的方法,该方法包括:参考图17,步骤S21,用以上所述的方法形成平坦化的层间介质层27,形成平坦化的层间介质层27的过程中也相应的形成了包括伪栅极24和侧墙25的伪栅极结构、被氧化的多晶硅层211,以及源区和漏区,也就是说此时基底上具有平坦化的层间介质层27,包括伪栅极24和侧墙25的伪栅极结构,位于伪栅极24上被氧化的多晶硅层211,层间介质层27的表面与被氧化的多晶硅层211的表面相平,此处相平并不意味着层间介质层27的表面与被氧化的多晶硅层211的表面严格相平,允许一定工艺条件下存在一定的误差。参考图18,步骤S22,去除所述伪栅极24和被氧化的多晶硅层211,形成伪栅极沟槽28;其中去除所述伪栅极24和被氧化的多晶硅层211的方法可以是干法刻蚀,也可以是湿法刻蚀,根据伪栅极的材料进行确定。参考图19,步骤S23,在所述伪栅极沟槽28内填充导电材料,形成栅极29。本发明具体实施例中,填充的导电材料高出伪栅极沟槽,因此,在填充导电材料后,还包括对导电材料进行平坦化,去除高出伪栅极沟槽的导电材料。所述导电材料为金属或导电的非金属。导电材料可以选自多晶硅(Poly-Si)、钛(Ti)、钴(Co)、镍(Ni)、铝(Al)、钨(W)、金属硅化物其中之一或者他们的任意组合。
以上所述仅为本发明的具体实施例,为了使本领域技术人员更好的理解本发明的精神,然而本发明的保护范围并不以该具体实施例的具体描述为限定范围,任何本领域的技术人员在不脱离本发明精神的范围内,可以对本发明的具体实施例做修改,而不脱离本发明的保护范围。
Claims (20)
1.一种平坦化层间介质层的方法,其特征在于,包括:
提供基底;
在所述基底上形成伪栅极结构,所述伪栅极结构包括伪栅极和侧墙,在所述伪栅极上形成被氧化的多晶硅层;
形成层间介质层,覆盖所述基底、伪栅极结构以及被氧化的多晶硅层;
以所述被氧化的多晶硅层为研磨停止层对所述层间介质层进行化学机械抛光以平坦化层间介质层。
2.如权利要求1所述的平坦化层间介质层的方法,其特征在于,所述伪栅极为多晶硅伪栅极;所述在所述基底上形成伪栅极结构,所述伪栅极结构包括伪栅极和侧墙,在所述伪栅极上形成被氧化的多晶硅层包括:
在所述基底上形成多晶硅层;
在所述多晶硅层的表面形成被氧化的多晶硅层;
图形化所述被氧化的多晶硅层、多晶硅层,形成伪栅极以及伪栅极上被氧化的多晶硅层;
在所述伪栅极周围形成侧墙。
3.如权利要求2所述的平坦化层间介质层的方法,其特征在于,在所述多晶硅层的表面形成被氧化的多晶硅层的方法为:在温度为700℃~800℃的范围内,在H2O蒸气氛围内对所述多晶硅层进行热氧化,在多晶硅层的表面形成被氧化的多晶硅层。
4.如权利要求2所述的平坦化层间介质层的方法,其特征在于,所述图形化所述被氧化的多晶硅层、多晶硅层,形成伪栅极以及伪栅极上被氧化的多晶硅层;在所述伪栅极周围形成侧墙包括:
在所述被氧化的多晶硅层上形成硬掩膜层;
在所述硬掩膜层上形成图形化的光刻胶层,定义出伪栅极的位置;
以所述图形化的光刻胶层为掩膜依次刻蚀硬掩膜层、被氧化的多晶硅层、多晶硅层,形成伪栅极以及伪栅极上被氧化的多晶硅层、硬掩膜层;
去除所述图形化的光刻胶层;
形成介质层,覆盖所述伪栅极、伪栅极上被氧化的多晶硅层、硬掩膜层以及基底;
回刻所述介质层,去除基底上以及硬掩膜层上的介质层,在伪栅极周围形成侧墙。
5.如权利要求4所述的平坦化层间介质层的方法,其特征在于,所述硬掩膜层包括位于所述被氧化的多晶硅层上的氧化硅层、位于所述氧化硅层上的氮化硅层。
6.如权利要求5所述的平坦化层间介质层的方法,其特征在于,回刻所述介质层时,也去除了伪栅极上方的部分或全部氮化硅层。
7.如权利要求4所述的平坦化层间介质层的方法,其特征在于,所述介质层为单层结构或叠层结构。
8.如权利要求7所述的平坦化层间介质层的方法,其特征在于,所述介质层为氧化硅层,或者所述介质层为氧化硅层和氮化硅层的叠层结构。
9.如权利要求1所述的平坦化层间介质层的方法,其特征在于,在所述基底上形成伪栅极结构,所述伪栅极结构包括伪栅极和侧墙,在所述伪栅极上形成被氧化的多晶硅层之后,形成层间介质层,覆盖所述基底、伪栅极结构以及被氧化的多晶硅层之前还包括:
形成刻蚀阻挡层,覆盖所述基底、伪栅极结构以及被氧化的多晶硅层;
去除形成在伪栅极上的刻蚀阻挡层。
10.如权利要求9所述的平坦化层间介质层的方法,其特征在于,所述刻蚀阻挡层的材料为氮化硅。
11.如权利要求10所述的平坦化层间介质层的方法,其特征在于,形成刻蚀阻挡层的方法为化学气相沉积。
12.如权利要求9所述的平坦化层间介质层的方法,其特征在于,去除形成在伪栅极上的刻蚀阻挡层的方法为光刻、干法刻蚀。
13.如权利要求1所述的平坦化层间介质层的方法,其特征在于,所述层间介质层的材料为氧化硅。
14.如权利要求13所述的平坦化层间介质层的方法,其特征在于,形成层间介质层的方法为化学气相沉积。
15.一种形成栅极的方法,其特征在于,包括:
用权利要求1~14任一项所述的方法形成平坦化的层间介质层;
去除所述伪栅极和伪栅极上被氧化的多晶硅层,形成伪栅极沟槽;
在所述伪栅极沟槽内填充导电材料,以形成栅极。
16.如权利要求15所述的形成栅极的方法,其特征在于,在所述伪栅极沟槽内填充导电材料后,还包括对导电材料进行平坦化,去除高出伪栅极沟槽的导电材料。
17.如权利要求15所述的形成栅极的方法,其特征在于,去除所述伪栅极的方法为干法刻蚀或者湿法刻蚀。
18.如权利要求15所述的形成栅极的方法,其特征在于,去除所述伪栅极上被氧化的多晶硅层的方法为干法刻蚀或者湿法刻蚀。
19.如权利要求15所述的形成栅极的方法,其特征在于,所述导电材料为金属或非金属导电材料。
20.如权利要求15所述的形成栅极的方法,其特征在于,所述导电材料选自多晶硅、钛、钴、镍、铝、钨、金属硅化物其中之一或者他们的任意组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110255736.XA CN102969237B (zh) | 2011-08-31 | 2011-08-31 | 形成栅极的方法、平坦化层间介质层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110255736.XA CN102969237B (zh) | 2011-08-31 | 2011-08-31 | 形成栅极的方法、平坦化层间介质层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102969237A true CN102969237A (zh) | 2013-03-13 |
CN102969237B CN102969237B (zh) | 2016-05-25 |
Family
ID=47799298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110255736.XA Active CN102969237B (zh) | 2011-08-31 | 2011-08-31 | 形成栅极的方法、平坦化层间介质层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102969237B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104952714A (zh) * | 2014-03-24 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN105097691A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105097467A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105097692A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105448684A (zh) * | 2014-06-13 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法 |
CN105097467B (zh) * | 2014-05-15 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN112820641A (zh) * | 2019-11-15 | 2021-05-18 | 长鑫存储技术有限公司 | 半导体结构平坦化方法 |
CN113113309A (zh) * | 2020-01-13 | 2021-07-13 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构的形成方法 |
CN117790319A (zh) * | 2024-02-27 | 2024-03-29 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101076888A (zh) * | 2004-07-12 | 2007-11-21 | 英特尔公司 | 形成双金属互补金属氧化物半导体集成电路 |
CN101567335A (zh) * | 2008-04-23 | 2009-10-28 | 联华电子股份有限公司 | 一种制作金属栅极结构的方法 |
US20110111677A1 (en) * | 2009-11-11 | 2011-05-12 | Siltronic Ag | Method for polishing a semiconductor wafer |
CN102117831A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 晶体管及其制造方法 |
-
2011
- 2011-08-31 CN CN201110255736.XA patent/CN102969237B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101076888A (zh) * | 2004-07-12 | 2007-11-21 | 英特尔公司 | 形成双金属互补金属氧化物半导体集成电路 |
CN101567335A (zh) * | 2008-04-23 | 2009-10-28 | 联华电子股份有限公司 | 一种制作金属栅极结构的方法 |
US20110111677A1 (en) * | 2009-11-11 | 2011-05-12 | Siltronic Ag | Method for polishing a semiconductor wafer |
CN102117831A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 晶体管及其制造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104952714B (zh) * | 2014-03-24 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN104952714A (zh) * | 2014-03-24 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN105097691B (zh) * | 2014-05-15 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105097692A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105097467A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105097691A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105097467B (zh) * | 2014-05-15 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105448684A (zh) * | 2014-06-13 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法 |
CN105448684B (zh) * | 2014-06-13 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法 |
CN112820641A (zh) * | 2019-11-15 | 2021-05-18 | 长鑫存储技术有限公司 | 半导体结构平坦化方法 |
CN112820641B (zh) * | 2019-11-15 | 2022-03-22 | 长鑫存储技术有限公司 | 半导体结构平坦化方法 |
CN113113309A (zh) * | 2020-01-13 | 2021-07-13 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构的形成方法 |
CN113113309B (zh) * | 2020-01-13 | 2023-02-21 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构的形成方法 |
CN117790319A (zh) * | 2024-02-27 | 2024-03-29 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102969237B (zh) | 2016-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102969237A (zh) | 形成栅极的方法、平坦化层间介质层的方法 | |
CN100565811C (zh) | 具有在退火的高-k栅介电层上形成的金属栅电极的半导体器件 | |
TWI520275B (zh) | 記憶裝置與其形成方法 | |
CN203085558U (zh) | 一种栅堆叠结构和半导体器件 | |
US20150076624A1 (en) | Integrated circuits having smooth metal gates and methods for fabricating same | |
CN102969233A (zh) | 半导体器件及其形成方法 | |
US11069784B2 (en) | Semiconductor device and method of manufacture | |
TWI529785B (zh) | 半導體裝置及其形成方法 | |
US20140035010A1 (en) | Integrated circuit having a replacement gate structure and method for fabricating the same | |
CN105336688B (zh) | 半导体结构的形成方法 | |
CN103137452B (zh) | 控制替代栅极结构高度的方法 | |
TW201543553A (zh) | 積體電路裝置的製造方法 | |
US10483377B2 (en) | Devices and methods of forming unmerged epitaxy for FinFet device | |
WO2004112146A1 (en) | Finfet with dual silicon gate layer for chemical mechanical polishing planarization | |
KR101992520B1 (ko) | 메모리 디바이스 및 그 제조 방법 | |
CN106571294B (zh) | 一种半导体器件的制造方法 | |
CN102983098A (zh) | 后栅工艺中电极和连线的制造方法 | |
CN107799461B (zh) | 一种半导体器件的制造方法 | |
US10403552B1 (en) | Replacement gate formation with angled etch and deposition | |
CN100449757C (zh) | 一种集成电路结构及制造方法 | |
CN104103586A (zh) | 半导体器件的形成方法 | |
US20150129939A1 (en) | Method and structure for forming contacts | |
CN108305850B (zh) | 半导体结构及其形成方法 | |
CN104979277B (zh) | 一种40nm以下尺寸的器件的化学机械平坦化的工艺方法 | |
CN203038894U (zh) | 一种半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |