CN112820641A - 半导体结构平坦化方法 - Google Patents
半导体结构平坦化方法 Download PDFInfo
- Publication number
- CN112820641A CN112820641A CN201911118490.4A CN201911118490A CN112820641A CN 112820641 A CN112820641 A CN 112820641A CN 201911118490 A CN201911118490 A CN 201911118490A CN 112820641 A CN112820641 A CN 112820641A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- barrier
- semiconductor structure
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 26
- 238000005137 deposition process Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 28
- 239000000126 substance Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000007517 polishing process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000003575 carbonaceous material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000005498 polishing Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000013043 chemical agent Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- -1 silicon nitride compound Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体结构平坦化方法，包括：提供半导体结构，半导体结构包括介质层，介质层的上表面具有凸起结构；采用沉积工艺于凸起结构的侧壁及介质层的上表面形成阻挡层；去除部分凸起结构；对介质层进行平坦化处理。本发明能够通过沉积工艺在凸起结构的侧壁以及介质层上表面形成阻挡层，因此不需要进行光刻制程即可对凸起结构进行定义，继而针对凸起结构进行刻蚀，在降低凸起结构的高度后再对介质层进行平坦化处理，能够在降低制作成本的同时不影响半导体结构平坦化的效果。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构平坦化方法。
背景技术
在现有技术中对半导体结构进行平坦化时，会选择先将凸起部分进行适当刻蚀，进行初步平坦化之后再进行机械抛光，现有技术在对凸起部分进行初步刻蚀时会使用光刻制程，利用光阻材料填充凹陷部分，从而定义出凸起的部分，但是光刻制程本身会增加机台成本，提高了半导体结构的生产成本。
发明内容
基于此，有必要针对上述问题，提供一种半导体平坦化方法，其具有降低半导体结构生产成本的效果。
一种半导体结构平坦化方法，包括：
提供半导体结构，所述半导体结构包括介质层，所述介质层的上表面具有凸起结构；
采用沉积工艺于所述凸起结构的侧壁及所述介质层的上表面形成阻挡层；
去除部分所述凸起结构；
对所述介质层进行平坦化处理。
通过上述技术方案，本发明能够通过沉积工艺在凸起结构的侧壁以及介质层上表面形成阻挡层，因此不需要进行光刻制程即可对凸起结构进行定义，继而针对凸起结构进行刻蚀，在降低凸起结构的高度后再对介质层进行平坦化处理，能够在降低制作成本的同时不影响半导体结构平坦化的效果。
在其中一个实施例中，采用沉积工艺于所述凸起结构的侧壁及所述介质层的上表面形成阻挡层包括：
于所述凸起结构的侧壁、上表面及所述介质层的上表面形成阻挡材料层；
去除位于所述凸起结构的上表面的所述阻挡材料层以形成所述阻挡层。
在其中一个实施例中，所述阻挡材料层的厚度为40nm～80nm。
通过上述技术方案，阻挡材料层的厚度沉积达到40nm～80nm使得阻挡材料层在去除部分凸起结构时不易坍塌。
在其中一个实施例中，采用化学机械抛光工艺去除所述凸起结构上表面的所述阻挡材料层。
通过上述技术方案，使用化学机械抛光工艺形成阻挡层能够进一步减少半导体结构平坦化时的成本。
在其中一个实施例中，去除的所述凸起结构的厚度小于所述凸起结构的初始厚度。
在其中一个实施例中，去除部分所述凸起结构后，保留的所述凸起结构的高度为200nm～800nm。
在其中一个实施例中，对所述介质层进行平坦化处理之包括：
去除所述阻挡层；
采用化学机械抛光工艺平坦化所述介质层。
通过上述技术方案，降低平坦化处理过程中因为不同材料具有不同的选择比不同造成的其他影响，同时避免未去除的沉积材料在平坦化过程中刮伤介质层。
在其中一个实施例中，所述阻挡层为碳材料层；使用氧气氧化工艺去除所述阻挡层。
在其中一个实施例中，所述阻挡层为氮化硅层或氮氧化硅层；采用刻蚀工艺去除所述阻挡层。
在其中一个实施例中，所述半导体结构还包括：
基底；
图形化结构，位于所述基底的上表面；所述介质层位于所述基底的上表面且覆盖所述图形化结构；所述凸起结构位于所述图形化结构的上方。
附图说明
图1为本发明一个实施例展示半导体结构平坦化方法的方法流程图；
图2至图7为本发明的一个实施例展示展示半导体结构平坦化方法中各步骤所呈现的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1所示，本发明的一个实施例提供了一种半导体结构平坦化方法，具体包括以下步骤：
步骤S10：提供半导体结构，半导体结构包括介质层10，介质层10的上表面具有凸起结构11；
步骤S20：采用沉积工艺于凸起结构11的侧壁及介质层10的上表面形成阻挡层12；
步骤S30：去除部分凸起结构11；
步骤S40：对介质层10进行平坦化处理。
对于步骤S10，如图2所示，在一个可选的实施例中，半导体结构至少包括基底13、图形化结构14和介质层10，图形化结构14通过光刻刻蚀制程等形成于基底13的上表面，介质层10位于基底13的上表面并覆盖图形化结构14，由于图形化结构14相较于基底13呈凸起状，又形成介质层10时各处介质层10的厚度基本一致，因此当介质层10形成于基底13和图形化结构14上时，介质层10会在图形化结构14的上方形成与图形化结构14对应的凸起结构11，介质层10通常由沉积氧化物而形成，在其他可选的实施例中，介质层10还可以由氮化物、氮氧化物或金属沉积而形成。
对于步骤S20，在一个可选的实施例中个，步骤S20具体的包括以下步骤：
步骤S201：于凸起结构11的侧壁、上表面及介质层10的上表面形成阻挡材料层，如图3所示。
具体的，通过沉积工艺将阻挡材料沉积在凸起结构11的侧壁、上表面及介质层10的上表面，将半导体结构的上表面完全覆盖，阻挡材料层可以由含碳类材料或者氮化硅、氮氧化硅等氮硅化合物沉积形成，具有不易坍塌的效果。阻挡材料层沉积的厚度为40nm～80nm，可以为50nm，较厚的阻挡材料层同样保证在后续的蚀刻过程中不易坍塌。
步骤S202：去除位于凸起结构11的上表面的阻挡材料层以形成阻挡层12，如图4所示。
具体的，采用化学机械抛光工艺抛光凸起结构11上表面的阻挡材料层，令凸起结构11上表面的阻挡材料层与抛光液中的化学剂反应生成较为容易去除的软质层，然后在抛光液中的磨料和抛光垫的机械作用下去除软质层，在化学作用过程和机械作用过程的交替中完成凸起结构11上表面阻挡材料层的去除，保留凸起结构11侧面及介质层10上表面的阻挡材料层形成阻挡层12，因此凸起结构11的上表面暴露出来而介质层10被阻挡层12遮挡。通过化学机械抛光工艺暴露出凸起结构11的上表面使得在平坦化制程中不需要用到光刻制程，减少了机台成本。
对于步骤S30，如图5所示，具体的，在一个可选的实施例中采用湿法刻蚀工艺通过凸起结构11被暴露的上表面去除部分凸起结构11，去除的凸起结构11的厚度大小小于凸起结构11的初始厚度，在去除部分凸起结构11后，保留的凸起结构11高度为200nm～800nm，保留此高度的凸起结构11有利于后续平坦化制程的进行。在其他可选的实施例中，还可以使用干法刻蚀工艺通过凸起结构11被暴露的上表面去除部分凸起结构11。无论用何种刻蚀方式去除部分凸起结构11，阻挡层12应当有足够的厚度和硬度，从而保证留下的阻挡层12不易坍塌。
对于步骤S40，在一个可选的实施例中，步骤S40具体的包括以下步骤：
步骤S401：去除阻挡层12，如图6所示；
具体的，当阻挡层12为含碳类材料沉积形成的碳材料层时，采用氧气氧化工艺去除阻挡层12，当阻挡层12由氮化硅或氮氧化硅等氮硅化合物沉积形成，采用刻蚀工艺去除阻挡层12。去除阻挡层12能够降低后续平坦化处理过程中因为不同材料具有不同的选择比造成的负载效应，同时能够避免未去除的沉积材料在平坦化过程中刮伤介质层10。
步骤S402：采用化学机械抛光工艺平坦化介质层10，如图7所示；
具体的，令残余的凸起结构11在抛光液中化学剂的软化作用和磨料和抛光垫的机械作用交替作用下被去除，达到对介质层10完全平坦化的处理，由于去除凸起结构11上表面的阻挡材料层和最后的平坦化处理均采用的是化学机械抛光工艺，因此能够进一步减少机台成本，达到降低半导体结构生产成本的效果。
综上，通过沉积工艺和化学机械抛光工艺形成阻挡层12，达到对凸起机构先进行部分去除预处理再进行完全平坦化的处理，在整个过程中两次使用到化学机械抛光，而不需要使用光刻制程，在保障半导体结构平坦化效果的同时大大减小了半导体结构平坦化过程中的成本。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体结构平坦化方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括介质层，所述介质层的上表面具有凸起结构；
采用沉积工艺于所述凸起结构的侧壁及所述介质层的上表面形成阻挡层；
去除部分所述凸起结构；
对所述介质层进行平坦化处理。
2.根据权利要求1所述的半导体结构平坦化方法，其特征在于，采用沉积工艺于所述凸起结构的侧壁及所述介质层的上表面形成阻挡层包括：
于所述凸起结构的侧壁、上表面及所述介质层的上表面形成阻挡材料层；
去除位于所述凸起结构的上表面的所述阻挡材料层以形成所述阻挡层。
3.根据权利要求2所述的半导体结构平坦化方法，其特征在于，所述阻挡材料层的厚度为40nm～80nm。
4.根据权利要求2所述的半导体结构平坦化方法，其特征在于，采用化学机械抛光工艺去除所述凸起结构上表面的所述阻挡材料层。
5.根据权利要求1所述的半导体结构平坦化方法，其特征在于，去除的所述凸起结构的厚度小于所述凸起结构的初始厚度。
6.根据权利要求5所述的半导体结构平坦化方法，其特征在于，去除部分所述凸起结构后，保留的所述凸起结构的高度为200nm～800nm。
7.根据权利要求1所述的半导体结构平坦化方法，其特征在于，对所述介质层进行平坦化处理之包括：
去除所述阻挡层；
采用化学机械抛光工艺平坦化所述介质层。
8.根据权利要求7所述的半导体结构平坦化方法，其特征在于，所述阻挡层为碳材料层；使用氧气氧化工艺去除所述阻挡层。
9.根据权利要求7所述的半导体结构平坦化方法，其特征在于，所述阻挡层为氮化硅层或氮氧化硅层；采用刻蚀工艺去除所述阻挡层。
10.根据权利要求1所述的半导体结构平坦化方法，其特征在于，所述半导体结构还包括：
基底；
图形化结构，位于所述基底的上表面；所述介质层位于所述基底的上表面且覆盖所述图形化结构；所述凸起结构位于所述图形化结构的上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911118490.4A CN112820641B (zh) | 2019-11-15 | 2019-11-15 | 半导体结构平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911118490.4A CN112820641B (zh) | 2019-11-15 | 2019-11-15 | 半导体结构平坦化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112820641A true CN112820641A (zh) | 2021-05-18 |
| CN112820641B CN112820641B (zh) | 2022-03-22 |
Family
ID=75851582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911118490.4A Active CN112820641B (zh) | 2019-11-15 | 2019-11-15 | 半导体结构平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112820641B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855037A (zh) * | 2024-03-07 | 2024-04-09 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
| CN117855037B (zh) * | 2024-03-07 | 2024-06-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569050A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
| CN102969237A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法、平坦化层间介质层的方法 |
| CN105225951A (zh) * | 2014-05-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN106783803A (zh) * | 2016-11-30 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种减少光刻标记图形损失的方法和半导体结构 |
-
2019
- 2019-11-15 CN CN201911118490.4A patent/CN112820641B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569050A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
| CN102969237A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极的方法、平坦化层间介质层的方法 |
| CN105225951A (zh) * | 2014-05-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN106783803A (zh) * | 2016-11-30 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种减少光刻标记图形损失的方法和半导体结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855037A (zh) * | 2024-03-07 | 2024-04-09 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
| CN117855037B (zh) * | 2024-03-07 | 2024-06-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112820641B (zh) | 2022-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080076071A1 (en) | Method of forming a fine pattern | |
| US20050214694A1 (en) | Pattern formation method | |
| US8853088B2 (en) | Methods for forming gates in gate-last processes and gate areas formed by the same | |
| US20140349464A1 (en) | Method for forming dual sti structure | |
| US8871103B2 (en) | Process of planarizing a wafer with a large step height and/or surface area features | |
| CN113643966B (zh) | 掩膜结构及其制备方法及半导体结构的制备方法 | |
| US20130049161A1 (en) | Nitride shallow trench isolation (sti) structures and methods for forming the same | |
| US9711374B2 (en) | Mechanisms for forming oxide layer over exposed polysilicon during a chemical mechanical polishing (CMP) process | |
| CN112820641B (zh) | 半导体结构平坦化方法 | |
| US20160351495A1 (en) | Process for manufacturing integrated electronic devices, in particular cmos devices using a borderless contact technique | |
| US20100190272A1 (en) | Rework method of metal hard mask | |
| CN115775766B (zh) | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| US7691741B2 (en) | Method of forming bit line in semiconductor device | |
| US7335564B2 (en) | Method for forming device isolation layer of semiconductor device | |
| US20060084233A1 (en) | Method for forming STI structures with controlled step height | |
| US20070161253A1 (en) | Method of fabricating a trench isolation layer in a semiconductor device | |
| US7968418B1 (en) | Apparatus and method for isolating integrated circuit components using deep trench isolation and shallow trench isolation | |
| US20100155794A1 (en) | Rework method of metal structure of semiconductor device | |
| JP4258158B2 (ja) | 平坦化処理方法及び半導体装置の製造方法 | |
| US9589828B2 (en) | Method for photolithography-free self-aligned reverse active etch | |
| CN111354630B (zh) | 半导体结构及其制造方法 | |
| JP2010027690A (ja) | 半導体装置の製造方法 | |
| US20170162402A1 (en) | Method of manufacturing a semiconductor structure | |
| US7622360B2 (en) | Shallow trench isolation region in semiconductor device and method of manufacture | |
| CN106971973B (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |