CN102945854A - 阵列基板及阵列基板上扇出导线的制作方法、显示装置 - Google Patents
阵列基板及阵列基板上扇出导线的制作方法、显示装置 Download PDFInfo
- Publication number
- CN102945854A CN102945854A CN201210454642XA CN201210454642A CN102945854A CN 102945854 A CN102945854 A CN 102945854A CN 201210454642X A CN201210454642X A CN 201210454642XA CN 201210454642 A CN201210454642 A CN 201210454642A CN 102945854 A CN102945854 A CN 102945854A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- amorphous silicon
- etching
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 187
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims description 59
- 238000009413 insulation Methods 0.000 claims description 31
- 238000003384 imaging method Methods 0.000 claims description 18
- 238000004380 ashing Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 9
- 239000012528 membrane Substances 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例提供阵列基板及阵列基板上扇出导线的制作方法、显示装置，涉及显示技术领域，能够减小阵列基板的扇出线路的线间距，制备出满足窄边框技术要求的阵列基板。本发明的阵列基板包括：基板；设置于基板上的栅绝缘层；设置于栅绝缘层上的扇出线路，扇出线路包括多条扇出导线，扇出导线包括设置于栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，扇出导线是通过在源漏极层上形成第一光刻胶，并对第一光刻胶进行半曝光显影工艺后，对非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。
Description
技术领域
本发明涉及显示技术领域，尤其涉及阵列基板及阵列基板上扇出导线的制作方法、显示装置。
背景技术
随着科技的不断进步，用户对显示设备的需求日益增加，TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)也成为了手机、平板电脑等产品中使用的主流显示器。此外，随着显示设备的普及，用户对高色彩质量、高对比度、高可视角度、高响应速度且低功耗的需求越来越普遍，OLED(OrganicLight-Emitting Diode，有机发光二极管)显示器也开始逐渐进入用户的视野。
对于当今显示设备行业，显示设备的窄边框化已经是一种发展趋势。窄边框技术要求阵列基板的扇出(Fanout)区域面积尽可能的小，也就是要求扇出线路的线间距尽可能的小，其中，扇出区域位于显示设备的面板(Panel)的周边位置。然而，采用现有技术制作而成的扇出线路的线间距最小为7～10μm左右，并不能满足窄边框的技术要求。
发明内容
本发明的实施例提供一种阵列基板及阵列基板上扇出导线的制作方法，能够减小阵列基板的扇出线路的线间距，制备出满足窄边框技术要求的阵列基板。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明提供一种阵列基板，包括：
基板；
设置于所述基板上的栅绝缘层；
设置于所述栅绝缘层上的扇出线路，所述扇出线路包括多条扇出导线，所述扇出导线包括设置于所述栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，所述扇出导线是通过在所述源漏极层上形成第一光刻胶，并对所述第一光刻胶进行半曝光显影工艺后，对所述非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对所述第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。
相邻的所述扇出导线之间的距离在3至5微米的范围内。
所述基板的材料为无碱玻璃。
本发明还提供一种显示装置，包括对盒设置的彩膜基板和具有上述任意特征的阵列基板，以及填充于所述彩膜基板和阵列基板之间的液晶。
本发明还提供一种显示装置，包括具有上述任意特征的阵列基板，以及形成于所述阵列基板之上的有机发光材料。
本发明还提供一种阵列基板上扇出导线的制作方法，包括：
在基板的扇出区域上形成栅绝缘层、非晶硅层、欧姆接触层以及源漏极层；
在所述源漏极层上形成第一光刻胶；
对所述第一光刻胶进行半曝光工艺，灰化后形成光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应于扇出导线，所述光刻胶部分保留区域对应与扇出导线之间的间隔区域；
采用刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶，以及光刻胶完全去除区域对应的、光刻胶部分保留区域对应的所述源漏极层、欧姆接触层、非晶硅层，其中，保留部分所述非晶硅层；
剥离所述光刻胶完全保留区域的光刻胶，在所述栅绝缘层、有源层、非晶硅层上形成第二光刻胶；
对所述第二光刻胶进行全曝光工艺，灰化后形成光刻胶完全曝光区域以及光刻胶未曝光区域；
采用刻蚀工艺，刻蚀所述光刻胶完全曝光区域对应的所述非晶硅层，以形成多条扇出导线。
所述采用刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶，以及光刻胶完全去除区域对应的、光刻胶部分保留区域对应的所述源漏极层、欧姆接触层、非晶硅层，其中，保留部分所述非晶硅层，包括：
采用湿法刻蚀工艺，刻蚀所述光刻胶完全去除区域对应的所述源漏极层；
采用干法刻蚀工艺，刻蚀所述光刻胶完全去除区域对应的所述欧姆接触层及非晶硅层；
采用干法刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶；
采用湿法刻蚀或干法刻蚀工艺，刻蚀所述光刻胶部分保留区域对应的所述源漏极层；
采用干法刻蚀工艺，刻蚀所述光刻胶部分保留区域对应的所述欧姆接触层及非晶硅层，其中，保留部分所述非晶硅层。
相邻的所述扇出导线之间的距离在3至5微米的范围内。
所述基板的材料为无碱玻璃。
本发明提供的阵列基板及阵列基板上扇出导线的制作方法，阵列基板包括基板，设置于基板上的栅绝缘层，以及设置于栅绝缘层上的扇出线路，扇出线路包括多条扇出导线，扇出导线包括设置于栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，扇出导线是通过在源漏极层上形成第一光刻胶，并对第一光刻胶进行半曝光显影工艺后，对非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。通过该方案，由于在刻蚀源漏极层、欧姆接触层、非晶硅层之前，先对第一光刻胶采用了半曝光显影技术，再采用刻蚀技术刻蚀所述第一光刻胶的部分保留区域，因此使得刻蚀源漏极层、欧姆接触层、非晶硅层所形成的扇出导线的间距能够减小至3至5微米，从而制备出了满足窄边框技术要求的阵列基板。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种阵列基板结构示意图；
图2为本发明提供的一种阵列基板制作方法流程图；
图3为本发明提供的阵列基板制作过程中的阵列基板结构示意图一；
图4为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图二；
图5为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图三；
图6为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图四；
图7为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图五；
图8为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图六；
图9为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图七；
图10为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图八；
图11为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图九；
图12为本发明提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结构示意图十。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是：本发明实施例的“上”“下”只是参考附图对本发明实施例进行说明，不作为限定用语。
本发明实施例提供的阵列基板，包括：
基板；
设置于所述基板上的栅绝缘层；
设置于所述栅绝缘层上的扇出线路，所述扇出线路包括多条扇出导线，所述扇出导线包括设置于所述栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，所述扇出导线是通过在所述源漏极层上形成第一光刻胶，并对所述第一光刻胶进行半曝光显影工艺后，对所述非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对所述第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。
如图1所示，本发明实施例提供的阵列基板1，其扇出区域可以包括：
基板10；
设置于基板10上的栅绝缘层11；
设置于栅绝缘层11上的非晶硅层121；
设置于非晶硅层121上的欧姆接触层122；
设置于欧姆接触层122上的源漏极层123；
其中，非晶硅层121、欧姆接触层122以及源漏极层123构成扇出导线12，扇出导线12是通过在源漏极层123上形成第一光刻胶(图1中未画出)，并对第一光刻胶进行半曝光显影工艺后，对非晶硅层121、欧姆接触层122、源漏极层123、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶(图1中未画出)，对第二光刻胶进行全曝光显影工艺，以及对非晶硅层121采用刻蚀工艺所形成的。
进一步地，相邻的扇出导线12之间的距离在3至5微米的范围内。
进一步地，基板10的材料为无碱玻璃。
需要补充的是，无碱玻璃是指，在不明显提高应变点的前提下能够减少加热处理时产生的收缩的玻璃。无碱玻璃的特征在于，从退火点(Tan)附近至应变点(Tst)附近的温度范围内的平衡密度曲线的梯度Δan-st(ppm/℃)与50～350℃的平均线膨胀系数α50-350(×10-6/℃)的比值(Δan-st/α50-350)大于等于0未满3.64。
本发明提供的一种阵列基板，包括基板，设置于基板上的栅绝缘层，以及设置于栅绝缘层上的扇出线路，扇出线路包括多条扇出导线，扇出导线包括设置于栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，扇出导线是通过在源漏极层上形成第一光刻胶，并对第一光刻胶进行半曝光显影工艺后，对非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。通过该方案，由于在刻蚀源漏极层、欧姆接触层、非晶硅层之前，先对第一光刻胶采用了半曝光显影技术，再采用刻蚀技术刻蚀所述第一光刻胶的部分保留区域，因此使得刻蚀源漏极层、欧姆接触层、非晶硅层所形成的扇出导线的间距能够减小至3至5微米，从而制备出了满足窄边框技术要求的阵列基板。
本发明实施例提供的一种阵列基板上扇出导线的制作方法，包括：
在基板的扇出区域上形成栅绝缘层、非晶硅层、欧姆接触层以及源漏极层；
在所述源漏极层上形成第一光刻胶；
需要补充的是，本发明实施例中在源漏极层上形成第一光刻胶的方法具体为在源漏极层上采用沉积或涂覆等方式形成第一光刻胶。
对所述第一光刻胶进行半曝光工艺，灰化后形成光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应于扇出导线，所述光刻胶部分保留区域对应与扇出导线之间的间隔区域；
需要说明的是，本申请实施例中仅对扇出区域的光刻胶完全保留或者部分保留区域做了限定描述，对显示区域未作说明。显示区域可以采用现有技术的光刻工艺，在此不做赘述。
采用刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶，以及光刻胶完全去除区域对应的、光刻胶部分保留区域对应的所述源漏极层、欧姆接触层、非晶硅层，其中，保留部分所述非晶硅层；具体的，可以通过控制刻蚀时间或者刻蚀气体量即可达到保留部分所述非晶硅层的结构。
剥离所述光刻胶完全保留区域的光刻胶，在所述栅绝缘层、有源层、非晶硅层上形成第二光刻胶；
需要补充的是，本发明实施例中在栅绝缘层、有源层、非晶硅层上形成第二光刻胶的方法具体为在栅绝缘层、有源层、非晶硅层上采用沉积或涂覆等方式形成第二光刻胶。
对所述第二光刻胶进行全曝光工艺，灰化后形成光刻胶完全曝光区域以及光刻胶未曝光区域；
采用刻蚀工艺，刻蚀所述光刻胶完全曝光区域对应的所述非晶硅层，以形成多条扇出导线。
示例性的，如图2所示，阵列基板上扇出导线的制作方法包括：
S101、提供基板。
需要补充的是，基板可以为无碱玻璃。
S102、在基板的扇出区域上形成栅绝缘层、非晶硅层、欧姆接触层以及源漏极层。
如图3所示，在经过预先清洗的基板10的扇出区域上，形成栅绝缘层11、非晶硅层121、欧姆接触层122以及源漏极层123。
S103、在源漏极层上形成第一光刻胶。
如图4所示，在源漏极层123上形成一层第一光刻胶13。
S104、对第一光刻胶进行半曝光工艺，灰化后形成光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域。
具体地，如图5所示，通过双色调掩膜板对第一光刻胶13进行一次曝光，灰化后形成光刻胶完全保留区域130，光刻胶部分保留区域131及光刻胶完全去除区域132。
S105、采用湿法刻蚀工艺，刻蚀光刻胶完全去除区域对应的源漏极层。
具体地，如图6所示，对图5所示的光刻胶完全去除区域132对应的源漏极层123进行刻蚀，去除源漏极层123的部分区域。
这里，对湿法刻蚀工艺进行简单介绍：
湿法刻蚀是一种刻蚀方法，刻蚀可用稀释的盐酸等，湿法刻蚀是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术。简单来说，就是化学溶液腐蚀的概念，它是一种纯化学刻蚀，具有优良的选择性，刻蚀完当前薄膜就会停止，而不会损坏下面一层其他材料的薄膜。所有的半导体湿法刻蚀都具有各向同性，所以无论是氧化层还是金属层的刻蚀，横向刻蚀的宽度都接近于垂直刻蚀的深度。
S106、采用干法刻蚀工艺，刻蚀光刻胶完全去除区域对应的欧姆接触层及非晶硅层。
具体地，如图7所示，对图5所示的光刻胶完全去除区域132对应的欧姆接触层122及非晶硅层121进行刻蚀，去除欧姆接触层122及非晶硅层121的部分区域。
这里，对干法刻蚀工艺进行简单介绍：
干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。
S107、采用干法刻蚀工艺，刻蚀光刻胶部分保留区域的光刻胶。
具体地，如图8所示，对图5所示的光刻胶部分保留区域131进行干法刻蚀灰化处理，将光刻胶部分保留区域131的光刻胶去除掉此时，由于先采用半曝光显影技术形成光刻胶部分保留区域131，再采用刻蚀工艺刻蚀该光刻胶部分保留区域131，因此相邻的第一光刻胶岛之间的距离小于3至5微米。
S108、采用湿法刻蚀或干法刻蚀工艺，刻蚀光刻胶部分保留区域对应的源漏极层。
具体地，如图9所示，对图5所示的光刻胶部分保留区域131对应的源漏极层123进行刻蚀，去除源漏极层123的部分区域。
S109、采用干法刻蚀工艺，刻蚀光刻胶部分保留区域对应的欧姆接触层及非晶硅层，其中，保留部分非晶硅层。
具体地，如图10所示，对图5所示的光刻胶部分保留区域131对应的欧姆接触层122及非晶硅层121进行刻蚀，去除欧姆接触层122及非晶硅层121的部分区域，其中，保留部分非晶硅层，形成非晶硅部分保留区域1210，这是由于制作TFT的工艺在此处需留有部分非晶硅层，以保证源极和漏极能够相连，因此，本发明实施例提出的制作方法可以配合制作TFT的工艺来进行。
S110、剥离光刻胶完全保留区域的光刻胶，在栅绝缘层、有源层、非晶硅层上形成第二光刻胶。
如图11所示，将图10中剩余的光刻胶完全保留区域130的光刻胶剥离，并在栅绝缘层11、有源层123、非晶硅层121的非晶硅部分保留区域1210上形成第二光刻胶14。
S111、对第二光刻胶进行全曝光工艺，灰化后形成光刻胶完全曝光区域以及光刻胶未曝光区域。
具体地，如图12所示，采用掩膜板对第二光刻胶14进行全曝光工艺，灰化后形成光刻胶未曝光区域140和光刻胶完全曝光区域141。
S112、采用刻蚀工艺，刻蚀光刻胶完全曝光区域对应的非晶硅层，以形成多条扇出导线。
采用刻蚀工艺，刻蚀非晶硅层121的非晶硅部分保留区域1210，以形成多条扇出导线，至此，制成了如图1所示的阵列基板，其中，扇出导线之间的间距能够减小至3至5微米的范围内。
这里，对曝光显影工艺进行简单介绍：
曝光显影工艺是在一片平整的硅片上构建半导体MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)管和电路的基础，这其中包含有很多步骤与流程。首先要在硅片上涂上一层耐腐蚀的光刻胶，随后让强光通过一块刻有电路图案的镂空掩膜板照射在硅片上。被照射到的部分(如源极区和漏极区)光刻胶会发生变质，而构筑栅极区的地方不会被照射到，所以光刻胶会仍旧粘连在上面。接下来就是用腐蚀性液体清洗硅片，变质的光刻胶被除去，露出下面的硅片，而栅极区在光刻胶的保护下不会受到影响。
本发明提供的阵列基板上扇出导线的制作方法，通过在基板的扇出区域上形成栅绝缘层、非晶硅层、欧姆接触层以及源漏极层，在源漏极层上形成第一光刻胶，对第一光刻胶进行半曝光工艺，灰化后形成光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域，采用刻蚀工艺，刻蚀光刻胶部分保留区域的光刻胶，以及光刻胶完全去除区域对应的、光刻胶部分保留区域对应的源漏极层、欧姆接触层、非晶硅层，其中，保留部分非晶硅层，剥离光刻胶完全保留区域的光刻胶，在栅绝缘层、有源层、非晶硅层上形成第二光刻胶，对第二光刻胶进行全曝光工艺，灰化后形成光刻胶完全曝光区域以及光刻胶未曝光区域，采用刻蚀工艺，刻蚀光刻胶未曝光区域对应的非晶硅层，以形成多条扇出导线，进而制成阵列基板。通过该方案，由于在刻蚀源漏极层、欧姆接触层、非晶硅层之前，先对第一光刻胶采用了半曝光显影技术，再采用刻蚀技术刻蚀所述第一光刻胶的部分保留区域，因此使得刻蚀源漏极层、欧姆接触层、非晶硅层所形成的扇出导线的间距能够减小至3至5微米，从而制备出了满足窄边框技术要求的阵列基板。
本发明实施例提供一种显示装置，可以为液晶显示装置，包括对盒设置的彩膜基板和上述实施例所提出的阵列基板，以及填充于所述彩膜基板和阵列基板之间的液晶，此处不再赘述。
本发明实施例提供的液晶显示装置，所述液晶显示装置可以为液晶显示器、液晶电视、数码相框、手机、平板电脑、电子纸等具有显示功能的产品或者部本发明不做限制。
本发明实施例提供的显示装置，可以为OLED显示装置，包括上述实施例所提出的阵列基板，以及形成于该阵列基板之上的有机发光材料。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种阵列基板，其特征在于，包括：
基板；
设置于所述基板上的栅绝缘层；
设置于所述栅绝缘层上的扇出线路，所述扇出线路包括多条扇出导线，所述扇出导线包括设置于所述栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，所述扇出导线是通过在所述源漏极层上形成第一光刻胶，并对所述第一光刻胶进行半曝光显影工艺后，对所述非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对所述第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。
2.根据权利要求1所述的阵列基板，其特征在于，相邻的所述扇出导线之间的距离在3至5微米的范围内。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述基板的材料为无碱玻璃。
4.一种显示装置，其特征在于，包括对盒设置的彩膜基板和如权利要求1-3任意一项所述的阵列基板，以及填充于所述彩膜基板和阵列基板之间的液晶。
5.一种显示装置，其特征在于，包括如权利要求1-3任意一项所述的阵列基板，以及形成于所述阵列基板之上的有机发光材料。
6.一种阵列基板上扇出导线的制作方法，其特征在于，包括：
在基板的扇出区域上形成栅绝缘层、非晶硅层、欧姆接触层以及源漏极层；
在所述源漏极层上形成第一光刻胶；
对所述第一光刻胶进行半曝光工艺，灰化后形成光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应于扇出导线，所述光刻胶部分保留区域对应与扇出导线之间的间隔区域；
采用刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶，以及光刻胶完全去除区域对应的、光刻胶部分保留区域对应的所述源漏极层、欧姆接触层、非晶硅层，其中，保留部分所述非晶硅层；
剥离所述光刻胶完全保留区域的光刻胶，在所述栅绝缘层、有源层、非晶硅层上形成第二光刻胶；
对所述第二光刻胶进行全曝光工艺，灰化后形成光刻胶完全曝光区域以及光刻胶未曝光区域；
采用刻蚀工艺，刻蚀所述光刻胶完全曝光区域对应的所述非晶硅层，以形成多条扇出导线。
7.根据权利要求6所述的阵列基板上扇出导线的制作方法，其特征在于，所述采用刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶，以及光刻胶完全去除区域对应的、光刻胶部分保留区域对应的所述源漏极层、欧姆接触层、非晶硅层，其中，保留部分所述非晶硅层，包括：
采用湿法刻蚀工艺，刻蚀所述光刻胶完全去除区域对应的所述源漏极层；
采用干法刻蚀工艺，刻蚀所述光刻胶完全去除区域对应的所述欧姆接触层及非晶硅层；
采用干法刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶；
采用湿法刻蚀或干法刻蚀工艺，刻蚀所述光刻胶部分保留区域对应的所述源漏极层；
采用干法刻蚀工艺，刻蚀所述光刻胶部分保留区域对应的所述欧姆接触层及非晶硅层，其中，保留部分所述非晶硅层。
8.根据权利要求6或7所述的阵列基板上扇出导线的制作方法，其特征在于，相邻的所述扇出导线之间的距离在3至5微米的范围内。
9.根据权利要求6或7所述的阵列基板上扇出导线的制作方法，其特征在于，所述基板的材料为无碱玻璃。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210454642.XA CN102945854B (zh) | 2012-11-13 | 2012-11-13 | 阵列基板及阵列基板上扇出导线的制作方法、显示装置 |
| US14/077,770 US8962404B2 (en) | 2012-11-13 | 2013-11-12 | Method for manufacturing fan-out lines on array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210454642.XA CN102945854B (zh) | 2012-11-13 | 2012-11-13 | 阵列基板及阵列基板上扇出导线的制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102945854A true CN102945854A (zh) | 2013-02-27 |
| CN102945854B CN102945854B (zh) | 2015-05-13 |
Family
ID=47728783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210454642.XA Expired - Fee Related CN102945854B (zh) | 2012-11-13 | 2012-11-13 | 阵列基板及阵列基板上扇出导线的制作方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8962404B2 (zh) |
| CN (1) | CN102945854B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105974620A (zh) * | 2016-06-17 | 2016-09-28 | 京东方科技集团股份有限公司 | 一种基板的制作方法及基板、显示装置 |
| CN106505033A (zh) * | 2016-11-16 | 2017-03-15 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN108231797A (zh) * | 2018-01-03 | 2018-06-29 | 京东方科技集团股份有限公司 | 一种导电结构图案及其制备方法、阵列基板、显示装置 |
| CN109410750A (zh) * | 2018-10-26 | 2019-03-01 | 合肥京东方光电科技有限公司 | 显示基板及其制作方法、显示装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881598B (zh) * | 2012-09-17 | 2015-08-12 | 京东方科技集团股份有限公司 | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 |
| JP6481994B2 (ja) * | 2014-10-23 | 2019-03-13 | 東京エレクトロン株式会社 | 画素電極のパターン形成方法および形成システム |
| KR102420115B1 (ko) * | 2015-05-22 | 2022-07-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| GB201519187D0 (en) | 2015-10-30 | 2015-12-16 | Knauf Insulation Ltd | Improved binder compositions and uses thereof |
| CN105810688A (zh) * | 2016-03-14 | 2016-07-27 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置 |
| CN108807421B (zh) * | 2018-06-12 | 2020-11-24 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
| KR20210126841A (ko) * | 2020-04-10 | 2021-10-21 | 삼성디스플레이 주식회사 | 표시장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010084255A (ko) * | 2000-02-24 | 2001-09-06 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| US20070008442A1 (en) * | 2005-07-11 | 2007-01-11 | Toshimasa Ishigaki | Resist and manufacturing method of display device using the resist |
| KR20080040373A (ko) * | 2006-11-03 | 2008-05-08 | 삼성전자주식회사 | 액정 표시 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4480442B2 (ja) * | 2004-03-31 | 2010-06-16 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
| JP2007273826A (ja) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| KR101340727B1 (ko) * | 2006-09-11 | 2013-12-12 | 엘지디스플레이 주식회사 | 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법 |
| KR20080073549A (ko) * | 2007-02-06 | 2008-08-11 | 삼성전자주식회사 | 포토레지스트패턴의 형성방법 및 표시패널의 제조방법 |
| KR20080078164A (ko) * | 2007-02-22 | 2008-08-27 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법 |
| US20090045402A1 (en) * | 2007-08-13 | 2009-02-19 | Wintek Corporation | TFT array substrate and manufacturing method the same |
| CN101807551B (zh) * | 2009-02-12 | 2014-07-30 | 京东方科技集团股份有限公司 | 电子纸阵列基板制造方法和电子纸阵列基板 |
| CN102646634B (zh) * | 2011-04-29 | 2013-06-12 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法 |
-
2012
- 2012-11-13 CN CN201210454642.XA patent/CN102945854B/zh not_active Expired - Fee Related
-
2013
- 2013-11-12 US US14/077,770 patent/US8962404B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010084255A (ko) * | 2000-02-24 | 2001-09-06 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| US20070008442A1 (en) * | 2005-07-11 | 2007-01-11 | Toshimasa Ishigaki | Resist and manufacturing method of display device using the resist |
| KR20080040373A (ko) * | 2006-11-03 | 2008-05-08 | 삼성전자주식회사 | 액정 표시 장치 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105974620A (zh) * | 2016-06-17 | 2016-09-28 | 京东方科技集团股份有限公司 | 一种基板的制作方法及基板、显示装置 |
| CN106505033A (zh) * | 2016-11-16 | 2017-03-15 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN106505033B (zh) * | 2016-11-16 | 2019-06-25 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN108231797A (zh) * | 2018-01-03 | 2018-06-29 | 京东方科技集团股份有限公司 | 一种导电结构图案及其制备方法、阵列基板、显示装置 |
| CN109410750A (zh) * | 2018-10-26 | 2019-03-01 | 合肥京东方光电科技有限公司 | 显示基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8962404B2 (en) | 2015-02-24 |
| CN102945854B (zh) | 2015-05-13 |
| US20140134809A1 (en) | 2014-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102945854B (zh) | 阵列基板及阵列基板上扇出导线的制作方法、显示装置 | |
| CN102074502B (zh) | 制造阵列基板的方法 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| CN102646632B (zh) | 阵列基板及其制作方法和显示装置 | |
| EP3054483B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| CN102023432B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| US9484360B2 (en) | Method for manufacturing oxide thin film transistor (TFT) array substrate | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| CN101630640A (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| CN101609236A (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN102651322A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示器件 | |
| CN109872973A (zh) | 一种阵列基板及其制造方法 | |
| KR101467710B1 (ko) | Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
| CN103715266A (zh) | 氧化物薄膜晶体管、阵列基板的制造方法及显示器件 | |
| CN101414564B (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| CN103337479A (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
| CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
| CN101963726A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104465670A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US10269974B2 (en) | Method of manufacturing lower temperature polycrystal silicon thin film transistor array substrate | |
| CN108615735B (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
| CN102629583A (zh) | 阵列基板制作方法、阵列基板及液晶显示器 | |
| CN103117284A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102944975B (zh) | 一种掩膜板及其制造方法，阵列基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150513 |