CN101807551B - 电子纸阵列基板制造方法和电子纸阵列基板 - Google Patents
电子纸阵列基板制造方法和电子纸阵列基板 Download PDFInfo
- Publication number
- CN101807551B CN101807551B CN200910077717.5A CN200910077717A CN101807551B CN 101807551 B CN101807551 B CN 101807551B CN 200910077717 A CN200910077717 A CN 200910077717A CN 101807551 B CN101807551 B CN 101807551B
- Authority
- CN
- China
- Prior art keywords
- array base
- base plate
- electronic paper
- grid
- storage capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000003860 storage Methods 0.000 claims abstract description 50
- 238000009413 insulation Methods 0.000 claims abstract description 46
- 239000011521 glass Substances 0.000 claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000001259 photo etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 36
- 238000001459 lithography Methods 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000000576 coating method Methods 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 abstract 2
- 230000005684 electric field Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 18
- 239000010408 film Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004064 recycling Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 235000014692 zinc oxide Nutrition 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种电子纸阵列基板制造方法和电子纸阵列基板，电子纸阵列基板制造方法包括：步骤1、在玻璃基板上沉积绝缘找平层，利用第一掩膜版光刻出栅极和存储电容底电极的图形；步骤2、在完成步骤1的玻璃基板上沉积金属层，利用第一掩膜版光刻出栅极和存储电容底电极；步骤3、在完成步骤2的玻璃基板上分别沉积绝缘板层、非晶硅层、n+非晶硅层和源/漏极金属层，利用第二掩膜版光刻出源/漏极和沟道区；步骤4、在完成步骤3的玻璃基板上涂覆钝化膜。本发明还提供了一种电子纸阵列基板。本发明消除了阵列基板结构表面的段差，为后续电子墨水的涂覆工艺带来方便，并使得漏极电场均匀分布。
Description
技术领域
本发明涉及反射显示技术，尤其涉及一种电子纸阵列基板制造方法和电子纸阵列基板。
背景技术
随着科技的不断发展，电子数码产品更新换代的频率越来越高，同时也不断研制出各种新型产品。电子纸(E-paper)也叫数字纸，作为普通纸张显示信息的特点与计算机显示屏的特点相结合的产物，是近几年出现在数码产品市场上的一种新型产品。由于E-paper能够复制纸张的显示特点且能够重复利用，因此可以节省普通纸张的消费，也不会对环境造成很大的破坏。另外E-paper还具有显示动态画面等诸多优点，因而E-paper将取代普通的纸质文件作为一种显示手段。
如图1所示为电子纸的结构示意图，有源E-paper主要由上基板1、电子墨水层2和下基板3构成。E-paper显示器为反射式显示器，不需要背景光源，通过反射环境光源来显示资料，在电子墨水层2中包含白色颜料粒子21和黑色颜料粒子22，利用反射能力佳的白色颜料粒子21来显示亮态，吸收能力佳的黑色颜料粒子22来显示暗态。由于E-paper不需要背景光源，因此驱动电子纸的薄膜晶体管(Thin Film Transistor；以下简称：TFT)阵列基板与驱动液晶显示器(Liquid Crystal Display；以下简称：LCD)的基板的结构不完全相同。近年来，驱动电子纸的阵列基板的制造工艺逐渐成熟，但主要基于五次掩膜(5mask)或四次掩膜(4mask)工艺，工艺过程复杂，成本高。有人提出通过直接采用漏极作为驱动电极来简化上述工艺过程，仅使用二次掩膜(2mask)来制作驱动电子纸的阵列基板，图2为现有技术中的电子纸阵列基板结构示意图，如图2所示，采用2mask工艺制作的阵列基板由玻璃基板(Glass)4、栅极(Gate)5、存储电容底电极(Cs底电极)6、绝缘板层(Insulator)7、非晶硅(a-Si)层8、n+非晶硅层9、源/漏极(S/D)金属层10和钝化膜(PVX)11组成。然而，这种方法导致阵列基板的结构出现段差，如图2中的钝化膜11表面凹凸不平，这为后续工艺中电子墨水的涂覆带来困难，而且漏极电场分布不均匀，影响E-paper的显示效果。
发明内容
本发明的目的在于提供一种电子纸阵列基板制造方法和电子纸阵列基板，在不改变掩膜版数量的前提下，消除阵列基板结构表面的段差，方便电子墨水的涂覆，并使得漏极电场均匀分布，提高E-paper的显示效果。
为了实现上述目的，本发明提供了一种电子纸阵列基板制造方法，包括：
步骤1、在玻璃基板上沉积绝缘找平层，利用第一掩膜版光刻出栅极和存储电容底电极的图形；
步骤2、在完成步骤1的所述玻璃基板上沉积金属层，利用所述第一掩膜版光刻出所述栅极和存储电容底电极；
步骤3、在完成步骤2的所述玻璃基板上分别沉积绝缘板层、非晶硅层、n+非晶硅层和源/漏极金属层，利用第二掩膜版光刻出源/漏极和沟道区；
步骤4、在完成步骤3的所述玻璃基板上涂覆钝化膜。
本发明还提供了一种电子纸阵列基板，包括玻璃基板、找平层、栅极、存储电容底电极、绝缘板层、非晶硅层、n+非晶硅层、源/漏极金属层和钝化膜，所述找平层、所述栅极和所述存储电容底电极共同构成厚度均匀的电极层，所述电极层位于所述玻璃基板上。
本发明提供的一种电子纸阵列基板制造方法和电子纸阵列基板，通过在玻璃基板上设置找平层，在不改变掩膜版数量的前提下，消除了阵列基板结构表面的段差，使得漏极电场均匀分布，为后续电子墨水的涂覆工艺提供了方便，提高了E-paper的显示效果。
附图说明
图1为电子纸的结构示意图；
图2为现有技术中的电子纸阵列基板结构示意图；
图3本发明电子纸阵列基板制造方法实施例的流程图；
图4为本发明电子纸阵列基板制造方法实施例中的第一工艺示意图；
图5为本发明电子纸阵列基板制造方法实施例中的第二工艺示意图；
图6为本发明电子纸阵列基板制造方法实施例中的第三工艺示意图；
图7为本发明电子纸阵列基板制造方法实施例中的第四工艺示意图；
图8为本发明电子纸阵列基板制造方法实施例中的第五工艺示意图；
图9为本发明电子纸阵列基板制造方法实施例中的第六工艺示意图；
图10为本发明电子纸阵列基板制造方法实施例中的第七工艺示意图；
图11为本发明电子纸阵列基板制造方法实施例中的第八工艺示意图；
图12为本发明电子纸阵列基板制造方法实施例中的第九工艺示意图；
图13为本发明电子纸阵列基板制造方法实施例中第二掩膜版的曝光原理示意图；
图14为本发明电子纸阵列基板实施例的结构图。
附图标记说明：
1-上基板； 2-电子墨水层； 3-下基板；
21-白色颜料粒子； 22-黑色颜料粒子； 4-玻璃基板；
5-栅极； 6-存储电容底电极； 7-绝缘板层；
8-非晶硅层； 9-n+非晶硅层； 10-源/漏极金属层；
11-钝化膜； 12-绝缘找平层。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图3为本发明电子纸阵列基板制造方法实施例的流程图，如图3所示，本实施例提供的电子纸阵列基板制造方法具体包括如下步骤：
步骤1，在玻璃基板上沉积绝缘找平层，利用第一掩膜版光刻出栅极和存储电容底电极的图形。
本实施例提供的制造基板的方法为驱动反射式显示器的阵列基板的制造方法，例如驱动E-paper的阵列基板的制造方法。如图4～12为本发明电子纸阵列基板制造方法实施例中的各个工艺示意图，以下将结合附图对本实施例的电子纸阵列基板制造方法作详细的解释。在本步骤中，先在玻璃基板上沉积一层绝缘找平层，如图4所示为本发明电子纸阵列基板制造方法实施例中的第一工艺图，即完成本步骤中在玻璃基板4上沉积绝缘找平层12后的示意图，具体可以采用等离子体增强化学气相沉积(Plasm Ehanced Chemical VaporDeposition；以下简称：PECVD)技术来沉积绝缘找平层12。完成图4所示的绝缘找平层12的沉积之后，利用第一掩膜版(mask1)光刻出栅极和存储电容底电极的图形。如图5所示为本发明电子纸阵列基板制造方法实施例中的第二工艺图，即完成本步骤中光刻出栅极5和存储电容底电极6的图形后的示意图。其中，绝缘找平层12的材料可以为氮化硅(SiNx)、氧化硅或光刻胶。当绝缘找平层12的材料为SiNx、氧化硅时，本步骤中光刻栅极5和存储电容底电极6的图形具体为：利用第一掩膜版，采用负性光刻胶光刻出栅极5和存储电容底电极6的图形。具体可以采用普通的光刻方法进行光刻，先在图4所示的绝缘找平层12上涂覆负性光刻胶，将第一掩膜版置于涂覆有负性光刻胶的绝缘找平层12上，对光刻胶进行曝光显影，然后刻蚀绝缘找平层12中未被光刻胶遮挡的部分，最后去除光刻胶，便得到如图5所示的栅极5和存储电容底电极6的图形的示意图。如果绝缘找平层12的材料为负性光刻胶时，利用第一掩膜版光刻出栅极5和存储电容底电极6的图形具体为：直接在玻璃基板4上涂覆负性光刻胶，利用第一掩膜版，对绝缘找平层12进行曝光显影，得到栅极5和存储电容底电极6的图形，由于绝缘找平层12直接采用光刻胶作为材料，则只需利用第一掩膜版对绝缘找平层12进行曝光显影，便可得到如图5所示的栅极5和存储电容底电极6的图形的示意图。
步骤2，在完成步骤1的玻璃基板上沉积金属层，利用第一掩膜版光刻出栅极和存储电容底电极。
执行上述步骤1得到图5所示的示意图之后，在进行光刻之后的绝缘找平层12上沉积一层金属层，沉积金属层后得到如图6所示的示意图，然后利用第一掩膜版光刻出栅极5和存储电容底电极6，得到如图7所示的示意图。具体地，可以采用溅镀(Sputter)的方法在玻璃基板4上沉积金属层，该金属层的材料可以为AlNdMo。利用第一掩膜版光刻出栅极5和存储电容底电极6的步骤可以具体为：利用第一掩膜版，采用正性光刻胶光刻出栅极5和存储电容底电极6，具体可以采用普通的光刻方法进行光刻，此处不再赘述，本步骤仍然使用第一掩膜版，但是采用的光刻胶为正性光刻胶，这样在进行曝光显影之后，恰好使得与绝缘找平层12重合的金属层之上的光刻胶被去除掉，而在蚀刻时保留了与绝缘找平层12不重合的金属层，使得光刻后绝缘找平层12与光刻后的金属层完全互补，共同构成一厚度均匀的电极层。
在本实施例中，在制造阵列基板时，先在玻璃基板上沉积一层绝缘找平层，利用第一掩膜版在绝缘找平层上光刻出栅极和存储电容底电极的图形，再利用第一掩膜版在金属层上光刻出栅极和存储电容底电极。其中，光刻出的栅极和存储电容底电极的图形与光刻出的栅极和存储电容底电极本身是不同的，它们之间为互补关系，共同构成一厚度均匀的电极层。即本实施例利用绝缘找平层对栅极和存储电容底电极之外的区域进行填充，使得栅极和存储电容底电极所位于的一层的表面是平坦的，克服了图2中所示的现有技术中栅极和存储电容底电极所位于的一层的凹凸不平。
步骤3，在完成步骤2的玻璃基板上分别沉积绝缘板层、非晶硅层、n+非晶硅层和源/漏极金属层，利用第二掩膜版光刻出源/漏极和沟道区。
在如图7所示的示意图基础上，在完成步骤2的玻璃基板上分别沉积绝缘板层、非晶硅层、n+非晶硅层和源/漏极金属层，得到如图8所示的示意图，具体地，可以利用PECVD技术在金属层上分别沉积绝缘板层7、非晶硅层8和n+非晶硅层9，再利用Sputter沉积源/漏极金属层10。然后利用第二掩膜版(mask2)光刻出沟道区，其中mask2为HALF TONE等含有半透光区域的掩膜版，可以使沟道区的光刻胶被部分曝光。图13为本发明电子纸阵列基板制造方法实施例中第二掩膜版的曝光原理示意图，如图13所示，mask2包含半透光区和全透光区，在曝光显影时，全透光区对应的光刻胶被全部曝光而去掉，而半透光区对应的光刻胶只有部分被曝光去掉。在如图8所示的示意图的基础上，利用mask2光刻出沟道区，可以具体采用如下步骤光刻出沟道区：首先，利用mask2，采用正性光刻胶光刻源/漏极金属层10，光刻的结果为如图9所示的示意图，在光刻之前，对正性光刻胶进行曝光，沟道区对应的掩膜版为半透光区，因此沟道区的光刻胶被部分曝光，且被曝光的厚度低于未曝光的厚度，而非沟道区对应的掩膜版为全透光区，因此非沟道区的光刻胶被全部曝光。其次，利用灰化技术去除沟道区中的正性光刻胶，结果为如图10所示的示意图。再次，刻蚀非沟道区中的非晶硅层8和n+非晶硅层9，结果为如图11所示的示意图。最后，刻蚀沟道区中的n+非晶硅层9和源/漏极金属层10，结果为如图12所示的示意图，从图12可以看出，由于mask2的作用，沟道区的非晶硅层8被部分刻蚀。
步骤4，在完成步骤3的玻璃基板上涂覆钝化膜。
在图12所示的示意图的基础上，在源/漏极金属层10上涂覆一层钝化膜11，可以利用PECVD技术进行钝化膜的涂覆，其中，钝化膜可以为SiNx薄膜，作为阵列基板的保护膜和钝化膜，得到如图14所示的示意图。完成钝化膜的涂覆之后，便完成整个阵列基板的制造过程。从采用本发明的方法制造完成的阵列基板可以看出，明显克服了TFT结构存在的段差，而且本发明也只用两个掩膜版便可以实现，并未增加掩膜版的数量。
本实施例提供了一种电子纸阵列基板制造方法，通过在玻璃基板上设置找平层，在不改变掩膜版数量的前提下，消除了阵列基板结构表面的段差，使得漏极电场均匀分布，为后续电子墨水的涂覆工艺提供了方便，提高了E-paper的显示效果。
图14为本发明电子纸阵列基板实施例的结构图，如图14所示，本实施例提供了一种电子纸阵列基板，电子纸阵列基板包括玻璃基板4、绝缘找平层12、栅极5、存储电容底电极6、绝缘板层7、非晶硅层8、n+非晶硅层9、源/漏极金属层10和钝化膜11，其中，绝缘找平层12、栅极5和存储电容底电极6共同构成厚度均匀的电极层，电极层位于玻璃基板4上。具体地，绝缘找平层12的材料可以为氮化硅或光刻胶。
在本实施例中，在制造阵列基板时，先在玻璃基板上沉积一层绝缘找平层，利用第一掩膜版在绝缘找平层上光刻出栅极和存储电容底电极的图形，再利用第一掩膜版在金属层上光刻出栅极和存储电容底电极。其中，光刻出的栅极和存储电容底电极的图形与光刻出的栅极和存储电容底电极本身是不同的，它们之间为互补关系，共同构成一厚度均匀的电极层。即本实施例利用绝缘找平层对栅极和存储电容底电极之外的区域进行填充，使得栅极和存储电容底电极所位于的一层的表面是平坦的，克服了图2中所示的现有技术中栅极和存储电容底电极所位于的一层的凹凸不平。
本实施例提供了一种基板，通过设置找平层，消除了阵列基板结构表面的段差，使得漏极电场均匀分布，为后续电子墨水的涂覆工艺提供了方便，提高了E-paper的显示效果。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (7)
1.一种电子纸阵列基板制造方法，其特征在于，包括：
步骤1、在玻璃基板上沉积绝缘找平层，利用第一掩膜版光刻出栅极和存储电容底电极的图形；
步骤2、在完成步骤1的所述玻璃基板上沉积金属层，利用所述第一掩膜版光刻出所述栅极和存储电容底电极；
步骤3、在完成步骤2的所述玻璃基板上分别沉积绝缘板层、非晶硅有源层、n+非晶硅层和源/漏极金属层，利用第二掩膜版光刻出源/漏极和沟道区；
步骤4、在完成步骤3的所述玻璃基板上涂覆钝化膜；
其中，利用所述第一掩膜版光刻出的所述栅极和存储电容底电极的图形与利用所述第一掩膜版光刻出的所述栅极和存储电容底电极完全互补；
所述利用第二掩膜版光刻出源/漏极和沟道区具体为：
利用第二掩膜版，采用正性光刻胶光刻所述源/漏极金属层；
去除沟道区中的所述正性光刻胶；
刻蚀非沟道区中的所述非晶硅有源层和所述n+非晶硅层；
刻蚀所述沟道区中的所述n+非晶硅层和所述源/漏极金属层。
2.根据权利要求1所述的电子纸阵列基板制造方法，其特征在于，所述绝缘找平层的材料为氮化硅、氧化硅或光刻胶。
3.根据权利要求2所述的电子纸阵列基板制造方法，其特征在于，当所述绝缘找平层的材料为氮化硅或氧化硅时，所述利用第一掩膜版光刻出栅极和存储电容底电极的图形具体为：利用第一掩膜版，采用负性光刻胶光刻出栅极和存储电容底电极的图形。
4.根据权利要求2所述的电子纸阵列基板制造方法，其特征在于，当所述绝缘找平层的材料为负性光刻胶时，所述利用第一掩膜版光刻出栅极和存储电容底电极的图形具体为：利用第一掩膜版，对所述绝缘找平层进行曝光显影，得到栅极和存储电容底电极的图形。
5.根据权利要求3或4所述的电子纸阵列基板制造方法，其特征在于，所述利用所述第一掩膜版光刻出所述栅极和存储电容底电极具体为：利用所述第一掩膜版，采用正性光刻胶光刻出所述栅极和存储电容底电极。
6.一种采用权利要求1-5任一项所述方法制作的电子纸阵列基板，其特征在于，包括玻璃基板、绝缘找平层、栅极、存储电容底电极、绝缘板层、非晶硅层、n+非晶硅层、源/漏极金属层和钝化膜，所述绝缘找平层、所述栅极和所述存储电容底电极共同构成厚度均匀的电极层，所述电极层位于所述玻璃基板上；其中，所述绝缘找平层、与所述栅极和所述存储电容底电极完全互补。
7.根据权利要求6所述的电子纸阵列基板，其特征在于，所述绝缘找平层的材料为氮化硅、氧化硅或光刻胶。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910077717.5A CN101807551B (zh) | 2009-02-12 | 2009-02-12 | 电子纸阵列基板制造方法和电子纸阵列基板 |
| US12/628,878 US8916404B2 (en) | 2009-02-12 | 2009-12-01 | E-paper array substrate with storage capacitor electrode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910077717.5A CN101807551B (zh) | 2009-02-12 | 2009-02-12 | 电子纸阵列基板制造方法和电子纸阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101807551A CN101807551A (zh) | 2010-08-18 |
| CN101807551B true CN101807551B (zh) | 2014-07-30 |
Family
ID=42539685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910077717.5A Active CN101807551B (zh) | 2009-02-12 | 2009-02-12 | 电子纸阵列基板制造方法和电子纸阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8916404B2 (zh) |
| CN (1) | CN101807551B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102945854B (zh) * | 2012-11-13 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及阵列基板上扇出导线的制作方法、显示装置 |
| CN109371361A (zh) * | 2018-12-15 | 2019-02-22 | 武汉华星光电半导体显示技术有限公司 | 掩膜板组件和显示面板及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633175A (en) * | 1991-12-19 | 1997-05-27 | Hitachi, Ltd. | Process for stripping photoresist while producing liquid crystal display device |
| US7037767B2 (en) * | 2003-03-24 | 2006-05-02 | Konica Minolta Holdings, Inc. | Thin-film transistor, thin-film transistor sheet and their manufacturing method |
| US7223641B2 (en) * | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
| CN100452325C (zh) | 2005-03-22 | 2009-01-14 | 友达光电股份有限公司 | 一种薄膜晶体管与液晶显示器的制造方法 |
| CN101364572B (zh) * | 2007-08-10 | 2011-12-21 | 群康科技(深圳)有限公司 | 薄膜晶体管基板制造方法 |
-
2009
- 2009-02-12 CN CN200910077717.5A patent/CN101807551B/zh active Active
- 2009-12-01 US US12/628,878 patent/US8916404B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8916404B2 (en) | 2014-12-23 |
| CN101807551A (zh) | 2010-08-18 |
| US20100200856A1 (en) | 2010-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101957530B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN104965333B (zh) | Coa型液晶显示面板及其制作方法 | |
| US9746707B2 (en) | Method for manufacturing display substrate, display substrate and display device | |
| CN102646634B (zh) | Tft-lcd阵列基板制造方法 | |
| CN101807583B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| CN102655155B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN101825815B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN205229635U (zh) | 像素结构、阵列基板及显示装置 | |
| KR101002936B1 (ko) | 캐리어 기판, 이를 이용한 플라스틱 기판의 적층 방법 및유연한 디스플레이 장치의 제조 방법 | |
| CN103151359A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN101398580A (zh) | 液晶显示装置及制造方法 | |
| CN102768990B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101995713A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN103178119A (zh) | 阵列基板、阵列基板制备方法以及显示装置 | |
| CN103413784B (zh) | 一种阵列基板及其制备方法及显示装置 | |
| CN101799603B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN103048840A (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
| CN105742186A (zh) | 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 | |
| CN101807551B (zh) | 电子纸阵列基板制造方法和电子纸阵列基板 | |
| CN103500746A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102269897A (zh) | 彩膜基板及其制造方法、液晶面板以及液晶显示器 | |
| CN103700663A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104166261A (zh) | 一种阵列基板及其制作方法 | |
| CN104319261A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |