CN101364572B - 薄膜晶体管基板制造方法 - Google Patents

薄膜晶体管基板制造方法 Download PDF

Info

Publication number
CN101364572B
CN101364572B CN2007100756644A CN200710075664A CN101364572B CN 101364572 B CN101364572 B CN 101364572B CN 2007100756644 A CN2007100756644 A CN 2007100756644A CN 200710075664 A CN200710075664 A CN 200710075664A CN 101364572 B CN101364572 B CN 101364572B
Authority
CN
China
Prior art keywords
layer
groove
passivation layer
grid
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100756644A
Other languages
English (en)
Other versions
CN101364572A (zh
Inventor
林耀楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chi Mei Optoelectronics Corp
Original Assignee
Innolux Shenzhen Co Ltd
Chi Mei Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Shenzhen Co Ltd, Chi Mei Optoelectronics Corp filed Critical Innolux Shenzhen Co Ltd
Priority to CN2007100756644A priority Critical patent/CN101364572B/zh
Publication of CN101364572A publication Critical patent/CN101364572A/zh
Application granted granted Critical
Publication of CN101364572B publication Critical patent/CN101364572B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管基板制造方法，其步骤包括：提供一绝缘基底；在该绝缘基底上形成栅极槽；沉积一栅极金属层；对该栅极金属层进行化学机械研磨形成栅极；依序沉积一栅极绝缘层、一半导体层和一第一钝化层；形成源极槽和漏极槽；沉积一源/漏极金属层；对该源/漏极金属层进行化学机械研磨形成源极和漏极；沉积一第二钝化层；形成像素电极槽并暴露该漏极；沉积一导体层；形成像素电极。

Description

薄膜晶体管基板制造方法
技术领域
本发明涉及一种薄膜晶体管基板制造方法。
背景技术
目前，液晶显示器逐渐取代用在计算器的传统阴极射线管(Cathode Ray Tube，CRT)显示器，而且，由在液晶显示器具轻、薄、小等特点，使其非常适合应用在台式计算机、掌上型计算机、个人数字助理(Personal Digital Assistant，PDA)、便携式电话、电视和多种办公自动化和视听设备中。液晶面板是其主要组件，其一般包括一薄膜晶体管基板、一彩色滤光片基板和夹在该薄膜晶体管基板和该彩色滤光片基板之间的液晶层。
请参阅图1，是一种现有技术薄膜晶体管基板100的结构示意图。该薄膜晶体管基板100包括一基底101、一位于基底101上的栅极102、一位于该栅极102和该基底101上的栅极绝缘层103、一位于该栅极绝缘层103上的半导体层104、一位于该半导体层104和该栅极绝缘层103上的源极105和漏极106、一位于该栅极绝缘层103、该源极105和该漏极106上的钝化层107以及一位于该钝化层107上的像素电极108。
请参照图2，是该薄膜晶体管基板100的制造方法的流程图。该制造方法采用五道光刻工艺，包括以下步骤：
一、第一道光刻工艺
(1)形成栅极金属层：提供一绝缘基底101，在该绝缘基底101上依序形成一栅极金属层和一第一光阻层；
(2)形成栅极：以第一道光刻的图案对该第一光阻层进行曝光显影，从而形成一第一光阻层图案；以该第一光阻层图案为遮罩对该栅极金属层进行刻蚀，进而形成一栅极102，移除第一光阻层。
二、第二道光刻工艺
(3)形成栅极绝缘层、非晶硅和掺杂非晶硅层：在具有该栅极的绝缘基底上形成一栅极绝缘层103、一非晶硅和掺杂非晶硅层和一第二光阻层；
(4)形成半导体层：以第二道光刻的图案对该第二光阻层进行曝光显影，从而形成一第二光阻层图案；以该第二光阻层图案为遮罩对该掺杂非晶硅层和该非晶硅层进行刻蚀，进而形成具有一预定图案的半导体层104，移除第二光阻层。
三、第三道光刻工艺
(5)形成源/漏极金属层：在该基底和该半导体层图案上形成一源/漏极金属层和一第三光阻层；
(6)形成源/漏极金属层图案：以第三道光刻的图案对该第三光阻层进行曝光显影，从而形成一第三光阻层图案；以该第三光阻层图案为遮罩对该源/漏极金属层进行刻蚀，进而形成一源极105和一漏极106，并对掺杂非晶硅层进行刻蚀形成一沟槽，移除第三光阻层。
四、第四道光刻工艺
(7)形成钝化层：在具有该栅极、源极和漏极的基底上沉积一钝化层和一第四光阻层；
(8)形成钝化层图案：以第四道光刻的图案对该第四光阻层进行曝光显影，从而形成一第四光阻层图案；以该第四光阻层图案为遮罩对该钝化层进行刻蚀，进而定义出一钝化层107的图案，移除第四光阻层。
五、第五道光刻工艺
(9)形成一导体层：在具有该栅极、源极、漏极和钝化层图案的基底上形成一导体层和一第五光阻层；
(10)形成像素电极：以第五道光刻的图案对该第五光阻层进行曝光显影，从而形成一第五光阻层图案；以该第五光阻层图案为遮罩对该导体层进行刻蚀，进而图案化该导体层，形成像素电极108，移除该第五光阻层。
但是，该方法需要较多光刻工艺，而光刻工艺通常较为复杂且成本较高，从而使得制造成本较高。另外，在每一次光刻工艺的微影生产过程中，灰尘的污染以及曝光的好坏会直接影响整个产品的良率，因此，光刻工艺较多易增加降低产品良率的机会。
发明内容
为解决现有技术中制造薄膜晶体管基板工艺复杂且成本高的问题，有必要提供一种工艺简单且成本低的薄膜晶体管基板制造方法。
一种薄膜晶体管基板制造方法，其步骤包括：提供一绝缘基底；在该绝缘基底上沉积一第一栅极绝缘层；形成一栅极槽；在该第一栅极绝缘层上和该栅极槽内沉积一栅极金属层；对该栅极金属层进行化学机械研磨形成一栅极；在该第一栅极绝缘层和该栅极上依序沉积一第二栅极绝缘层、一半导体层和一第一钝化层；形成一源极槽和一漏极槽；在该第一钝化层上、该源极槽和一漏极槽内沉积一源/漏极金属层；对该源/漏极金属层进行化学机械研磨形成一源极和一漏极；在该第一钝化层和该源极和漏极上沉积一第二钝化层；形成一像素电极槽并暴露该漏极，移除该像素电极槽处的第二钝化层、第一钝化层及半导体层；在第二钝化层上、暴露的漏极上、像素电极槽内沉积一导体层；形成一像素电极。
一种薄膜晶体管基板制造方法，其步骤包括提供一绝缘基底；在该绝缘基底上沉积一第一栅极绝缘层；于一第一道光刻工艺形成一栅极槽；在剩余的第一栅极绝缘层上和该栅极槽内沉积一栅极金属层；对该栅极金属层进行化学机械研磨形成一栅极；在剩余的第一栅极绝缘层和该栅极上依序沉积一第二栅极绝缘层、一半导体层和一第一钝化层；于一第二道光刻工艺形成一源极槽和一漏极槽；在剩余的第一钝化层上、该源极槽和一漏极槽内沉积一源/漏极金属层；对该源/漏极金属层进行化学机械研磨形成一源极和一漏极；在该第一钝化层和该源极和漏极上沉积一第二钝化层；于一第三道光刻工艺形成一像素电极槽并使得漏极暴露出来，移除该像素电极槽处的第二钝化层、第一钝化层及半导体层；在剩余的第二钝化层上、暴露的漏极上、像素电极槽内沉积一导体层；于一第四道光刻工艺形成一像素电极。
与现有技术相比，该制造方法利用化学机械研磨配合光刻工艺，实现用四道光刻工艺形成薄膜晶体管基板，无需用一道光刻工艺去单独形成具有预定图案的钝化层，从而比现有技术节省一道光刻工艺，光刻次数减少，工艺简化，可有效降低成本。
附图说明
图1是一种现有技术薄膜晶体管基板的结构示意图。
图2是图1所示薄膜晶体管基板制造方法的流程图。
图3是采用本发明薄膜晶体管基板制造方法所制造的薄膜晶体管基板结构示意图。
图4是本发明的薄膜晶体管基板制造方法的一较佳实施方式的流程图。
图5～15是图4所示制造方法的各步骤的图示说明。
具体实施方式
请参阅图3，是采用本发明薄膜晶体管基板制造方法所制造的薄膜晶体管基板结构示意图。该薄膜晶体管基板200包括一绝缘基底201、设置在该绝缘基底201上的一栅极213和一第一栅极绝缘层202、依序设置在该第一栅极绝缘层202上的第二栅极绝缘层206和半导体层207、设置在该半导体层207上的一第一钝化层208、一源极214和一漏极215、设置在该半导体层207和源极214上的第二钝化层209和一设置在该漏极215和第一栅极绝缘层202上的像素电极216。
请参阅图4，是薄膜晶体管基板制造方法的一较佳实施方式的流程图。该薄膜晶体管基板200的制造方法包括四道光刻工艺，其具体步骤如下：
一、第一道光刻工艺
(1)形成第一栅极绝缘层；
请参阅图5，提供一绝缘基底201，该绝缘基底201可以为玻璃、石英或者陶瓷等绝缘材质；用化学气相沉积法(chemical vapordeposition，CVD)，反应气体为硅烷(SiH4)和氨气(NH3)，在该绝缘基底201上形成一氮化硅(SiNx)构成的第一栅极绝缘层202；在该第一栅极绝缘层202上沉积一第一光阻层231。
请一并参阅图6，以第一道光刻图案对准该第一光阻层231上方，以紫外光线平行照射该第一光阻层231，再对该第一光阻层231进行显影，从而可形成一第一光阻图案，以该第一光阻图案为遮罩对该第一栅极绝缘层202进行刻蚀使对应处的该绝缘基底201暴露，并移除剩余的第一光阻层231，形成预定的栅极槽210和公共线槽260。
(2)形成栅极金属层；
请一并参阅图7，在剩余的该第一栅极绝缘层202、该栅极槽210上沉积一栅极金属层205。其材料可为铝(Al)是金属、钼(Mo)、铬(Cr)、钽(Ta)、或铜(Cu)。该栅极金属层205的厚度和该第一栅极绝缘层202的厚度相同。
(3)形成栅极图案；
请一并参阅图8，以化学机械研磨(chemical mechanicalpolishing，CMP)除去位于该栅极槽210外的栅极金属层205，形成具有预定图案的栅极213和公共线226。
二、第二道光刻工艺
(4)依序形成第二栅极绝缘层、半导体层和第一钝化层；
请参阅图9，用化学气相沉积法在具有该第一栅极绝缘层202、该栅极213和该公共线226的绝缘基底201上形成一氮化硅(SiNx)构成的第二栅极绝缘层206；再用化学气相沉积方法在该第二栅极绝缘层206上形成一半导体层207；在该半导体层207上沉积一第一钝化层208；在该第一钝化层208上沉积一第二光阻层232。
请一并参阅图10，以第二道光刻图案对准该第二光阻层232上方，以紫外光线平行照射该第二光阻层232，再对该第二光阻层232进行显影，从而可在该第二光阻层232上形成一第二光阻图案。以该第二光阻图案为遮罩，对该第一钝化层208进行刻蚀使得部分半导体层207暴露，移除剩余的第二光阻层232，形成源极槽220、漏极槽230和储存电容电极槽270。
(5)形成源/漏极金属层；
在剩余的第一钝化层208和暴露的半导体层207上沉积一源/漏极金属层(图未示)。其中该源/漏极金属层材料可以是铝合金、铝(Al)、钼(Mo)、钽(Ta)、或钼钨(MoW)合金。
(6)形成源/漏极图案；
请一并参阅图11，对该源/漏极金属层以化学机械研磨除去位于剩余的第一钝化层208上的源/漏极金属层，从而形成具有预定图案的源极214、漏极215和储存电容电极227。
三、第三道光刻工艺
(7)形成第二钝化层；
请一并参阅图12，在该剩余的第一钝化层208、该源/漏极214、215和该储存电容电极227上沉积一第二钝化层209。
(8)形成像素电极槽并且暴露该漏极；
请一并参阅图13，在该第二钝化层209上沉积一第三光阻层233，以第三道光刻对准该第三光阻层233上方，以紫外光线平行照射该第三光阻层，再对该第三光阻层进行显影，从而形成一第三光阻图案。如图13所示，该第三光阻图案具有一和该漏极215对应的第一凹槽240、一和该储存电容电极227对应的第二凹槽242和位于该二凹槽240、242之间的一像素电极槽250。该像素电极槽250暴露该第二钝化层209。
请一并参阅图14，以该第三光阻图案为遮罩，刻蚀该第二钝化层209、第一钝化层208、半导体层207、第二栅极绝缘层206，移除该像素电极槽250处的该第二钝化层209、第一钝化层208、半导体层207、第二栅极绝缘层206，暴露该像素电极槽250所对应的第一栅极绝缘层202。同时，该漏极215和该储存电容电极227上对应的第二钝化层209也被去除，该漏极215和该储存电容电极227暴露。移除剩余的该第三光阻层233。
四、第四道光刻工艺
(9)形成导体层；
请一并参阅图15，在该第二钝化层209、该漏极215、该暴露的第一栅极绝缘层202和该储存电容电极227上沉积一透明的导体层290，该导体层290为铟锡氧化物或铟锌氧化物。
(10)形成像素电极图案；
在该导体层290上沉积一第四光阻层(图未示)。以第四道光刻图案对准该第四光阻层上方，以紫外光线平行照射该第四光阻层，再对该第四光阻层进行显影，从而可行成一第四光阻图案。以该第四光阻层图案为遮罩对该导体层290进行刻蚀，从而得到具有预定图案的像素电极216。
相较于现有技术，该制造方法利用化学机械研磨配合光刻工艺，实现用四道光刻工艺形成该薄膜晶体管基板200，无需单独形成具有预定图案的钝化层，从而比现有技术节省一道光刻工艺，光刻次数减少，工艺简化，可有效降低成本。
本发明薄膜晶体管基板制造方法的第一道光刻过程中，也可以不必沉积该第一栅极绝缘层，而直接对绝缘基板进行光刻、显影和刻蚀以形成一栅极槽，对后续的工艺并无影响。

Claims (11)

1.一种薄膜晶体管基板制造方法，其特征在于：包括以下步骤：
提供一绝缘基底；
在该绝缘基底上沉积一第一栅极绝缘层；
形成一栅极槽；
在该第一栅极绝缘层上和该栅极槽内沉积一栅极金属层；
对该栅极金属层进行化学机械研磨形成一栅极；
在该第一栅极绝缘层和该栅极上依序沉积一第二栅极绝缘层、一半导体层和一第一钝化层；
图案化第一钝化层从而在该第一钝化层上形成穿透该第一钝化层且曝露出半导体层的一部分的源极槽及漏极槽，该源极槽及漏极槽位于同一平层且整体设置于该半导体层上；
在该第一钝化层上、该源极槽和一漏极槽内沉积一源/漏极金属层；
对该源/漏极金属层进行化学机械研磨形成一源极和一漏极；
在该第一钝化层和该源极和漏极上沉积一第二钝化层；
形成一像素电极槽并暴露该漏极，移除该像素电极槽处的第二钝化层、第一钝化层及半导体层；
在第二钝化层上、暴露的漏极上、像素电极槽内沉积一导体层；
形成一像素电极。
2.如权利要求1所述的薄膜晶体管基板制造方法，其特征在于：形成一栅极槽具体包括如下步骤：在该第一栅极绝缘层上沉积一第一光阻层；对该第一光阻层曝光和显影，形成一第一光阻图案；以该第一光阻图案为遮罩，对该第一栅极绝缘层刻蚀以形成一栅极槽。
3.如权利要求1所述的薄膜晶体管基板制造方法，其特征在于：形成一源极槽和一漏极槽具体包括如下步骤：在该第一钝化层上沉积一第二光阻层；对该第二光阻层曝光和显影，形成一第二光阻图案；以该第二光阻图案为遮罩，对该第一钝化层刻蚀以形成一源极槽和一漏极槽。
4.如权利要求1所述的薄膜晶体管基板制造方法，其特征在于：形成一像素电极槽并暴露该漏极包括：在该第二钝化层上沉积一第三光阻层，对该第三光阻层曝光和显影以形成一第三光阻层图案，该第三光阻层图案具有一和该漏极对应的凹槽和一像素电极槽，该凹槽暴露和该漏极对应的第二钝化层。
5.如权利要求4所述的薄膜晶体管基板制造方法，其特征在于：形成一像素电极槽并暴露该漏极，移除该像素电极槽处的第二钝化层、第一钝化层及半导体层的步骤还可以为：以该第三道光阻图案为遮罩，依序刻蚀该像素电极槽对应处的第二钝化层、第一钝化层、半导体层和第二栅极绝缘层，使得该像素电极槽对应处的第一栅极绝缘层暴露，并且刻蚀该漏极对应处的第二钝化层，使得该漏极暴露。
6.如权利要求1所述的薄膜晶体管基板制造方法，其特征在于：形成一像素电极包括：在该导体层上沉积一第四光阻层，并对该第四光阻层曝光和显影以形成一第四光阻图案，以该第四光阻图案为遮罩对该导体层刻蚀以形成该像素电极。
7.如权利要求1所述的薄膜晶体管基板制造方法，其特征在于：形成一栅极槽进一步包括形成一公共线槽的步骤，形成一源极槽和一漏极槽进一步包括形成一储存电容电极槽的步骤。
8.如权利要求1所述的薄膜晶体管基板制造方法，其特征在于：该绝缘基底是采用下列材料的一种：玻璃、石英和陶瓷，该栅极金属层是采用下列材料的一种：铝族金属、钼、铬、钽和铜。
9.如权利要求1所述的薄膜晶体管基板制造方法，其特征在于：该源/漏极金属层是采用下列材料的一种：钽、铝合金、铝、钼和钼钨合金，该导体层是采用铟锡氧化物或铟锌氧化物。
10.一种薄膜晶体管基板制造方法，其特征在于：其步骤包括：
提供一绝缘基底；
通过一第一道光刻工艺在该绝缘基底上形成一栅极槽和一公共线槽；
在剩余的绝缘基底上和该栅极槽内沉积一栅极金属层；
对该栅极金属层进行化学机械研磨形成一栅极；
在剩余的绝缘基底和该栅极上依序沉积一栅极绝缘层、一半导体层和一第一钝化层；
通过一第二道光刻工艺图案化第一钝化层从而在该第一钝化层上形成穿透该第一钝化层且曝露出半导体层的一部分的源极槽及漏极槽，该源极槽及漏极槽位于同一平层且整体设置于该半导体层上；同时形成一储存电容电极槽；
在剩余的第一钝化层上、该源极槽和一漏极槽内沉积一源/漏极金属层；
对该源/漏极金属层进行化学机械研磨形成一源极和一漏极；
在该第一钝化层和该源极和漏极上沉积一第二钝化层；
通过一第三道光刻工艺形成一像素电极槽并使得漏极暴露出来，移除该像素电极槽处的第二钝化层、第一钝化层及半导体层；
在剩余的第二钝化层上、暴露的漏极上、像素电极槽内沉积一导体层；
通过一第四道光刻工艺形成一像素电极。
11.如权利要求10所述的薄膜晶体管基板制造方法，其特征在于：通过一第三道光刻工艺形成一像素电极槽并使得漏极暴露出来，移除该像素电极槽处的第二钝化层、第一钝化层及半导体层的步骤时进一步移除第二栅极绝缘层。
CN2007100756644A 2007-08-10 2007-08-10 薄膜晶体管基板制造方法 Expired - Fee Related CN101364572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100756644A CN101364572B (zh) 2007-08-10 2007-08-10 薄膜晶体管基板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100756644A CN101364572B (zh) 2007-08-10 2007-08-10 薄膜晶体管基板制造方法

Publications (2)

Publication Number Publication Date
CN101364572A CN101364572A (zh) 2009-02-11
CN101364572B true CN101364572B (zh) 2011-12-21

Family

ID=40390849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100756644A Expired - Fee Related CN101364572B (zh) 2007-08-10 2007-08-10 薄膜晶体管基板制造方法

Country Status (1)

Country Link
CN (1) CN101364572B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807551B (zh) * 2009-02-12 2014-07-30 京东方科技集团股份有限公司 电子纸阵列基板制造方法和电子纸阵列基板
CN105932024B (zh) * 2016-05-05 2019-05-24 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
WO2019242384A1 (zh) * 2018-06-19 2019-12-26 广东聚华印刷显示技术有限公司 显示面板背板结构、其制备方法及顶发射型显示面板
CN110085625B (zh) * 2018-06-19 2021-12-21 广东聚华印刷显示技术有限公司 顶发射型显示器件及其制作方法
CN110416257A (zh) * 2018-07-13 2019-11-05 广东聚华印刷显示技术有限公司 显示面板背板结构、其制备方法及顶发射型显示面板
CN110164870A (zh) * 2019-05-14 2019-08-23 深圳市华星光电半导体显示技术有限公司 含电容背板构造

Also Published As

Publication number Publication date
CN101364572A (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
CN102034750B (zh) 阵列基板及其制造方法
CN101540342B (zh) 薄膜晶体管及显示装置
US7951631B2 (en) Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same
CN102890378B (zh) 一种阵列基板及其制造方法
CN101364572B (zh) 薄膜晶体管基板制造方法
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN105552027A (zh) 阵列基板的制作方法及阵列基板
KR20140037808A (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
CN102077354A (zh) 薄膜晶体管、半导体装置及电子设备
CN100499082C (zh) 薄膜晶体管基板及其制造方法
CN103236440A (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN105655359A (zh) Tft基板的制作方法
CN101752319A (zh) 薄膜晶体管液晶显示器阵列基板的制造方法
CN103413782B (zh) 一种阵列基板及其制作方法和显示面板
WO2021077673A1 (zh) 阵列基板的制作方法及阵列基板
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN103293776A (zh) 一种阵列基板及其制备方法、显示装置
CN103293797B (zh) 一种薄膜晶体管液晶显示装置及其制作方法
CN103515375B (zh) 阵列基板及其制造方法、以及显示装置
CN100529866C (zh) 液晶显示器制造方法
CN104269413A (zh) 阵列基板及其制作方法、液晶显示装置
CN106684038A (zh) 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
CN100386674C (zh) 液晶显示装置用下基板的制造方法
CN100454555C (zh) 薄膜晶体管基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: QIMEI ELECTRONIC CO LTD

Free format text: FORMER OWNER: INNOLUX DISPLAY CORPORATION

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111021

Address after: 518109 Longhua, Shenzhen, town, Foxconn science and Technology Industrial Park E District, building 1, floor 4,

Applicant after: Qunkang Technology (Shenzhen) Co., Ltd.

Co-applicant after: Chimei Optoelectronics Co., Ltd.

Address before: 518109 Longhua, Shenzhen, town, Foxconn science and Technology Industrial Park E District, building 1, floor 4,

Applicant before: Qunkang Technology (Shenzhen) Co., Ltd.

Co-applicant before: Innolux Display Group

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20200810

CF01 Termination of patent right due to non-payment of annual fee