CN103500746A - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN103500746A CN103500746A CN201310455200.1A CN201310455200A CN103500746A CN 103500746 A CN103500746 A CN 103500746A CN 201310455200 A CN201310455200 A CN 201310455200A CN 103500746 A CN103500746 A CN 103500746A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation layer
- array base
- base palte
- fit area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 238000002161 passivation Methods 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 18
- 238000002360 preparation method Methods 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 238000011161 development Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及显示技术领域,具体涉及一种阵列基板及其制备方法、显示装置。该阵列基板包括衬底基板以及设置在所述衬底基板上的多列数据线;各列数据线的端部为贴合区域,相邻贴合区域之间的区域为非贴合区域,所述非贴合区域覆盖有钝化层;所述非贴合区域覆盖的钝化层与衬底基板之间设置有增高层。本发明所提供的阵列基板,通过在非贴合区域覆盖的钝化层与衬底基板之间增加增高层,从而减少或者消除贴合区域覆盖的钝化层与非贴合区域覆盖的钝化层高度差异,使贴合区域覆盖的钝化层和非贴合区域覆盖的钝化层平坦化,从而改善了贴合区域覆盖的钝化层与非贴合区域覆盖的钝化层脱落问题,降低了接线不良现象的发生,提高了产品的可靠性。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
平板显示装置相比与传统的阴极射线管显示装置具有轻薄、驱动电压低、没有闪烁抖动以及使用寿命长等优点;平板显示装置分为主动发光显示装置与被动发光显示装置;例如,薄膜晶体管液晶显示装置(Thin Film Transistor-Liquid Crystal Display,TFT-LCD)就是一种被动发光显示装置,由于其具有画面稳定、图像逼真、消除辐射、节省空间以及节省能耗等优点,被广泛应用于电视、手机、显示装置等电子产品中,已占据了平面显示领域的主导地位。
液晶显示装置主要包括液晶显示面板以及驱动该液晶显示面板的驱动装置;液晶显示面板主要包括相对设置的第一基板和第二基板;通常,第一基板和第二基板分别为阵列基板和彩膜基板,阵列基板包括纵横交错设置的多条数据线以及多条扫描线,数据线和扫描线限定出一个个像素区域,每个像素区域均设置有薄膜晶体管。驱动装置包括将扫描信号输出至扫描线的栅极驱动电路以及将数据信号输出至数据线是源极驱动电路。
如图1中所示,数据线1的端部为贴合区域2,即与源极驱动电路或者其他控制电路连接的区域,相邻贴合区域2之间的区域为非贴合区域3,在贴合区域2以及非贴合区域3均覆盖有钝化层5,从而起到防止数据线1被氧化以及受到物理损伤;在钝化层5上开设有过孔4,源极驱动电路或者其他控制电路通过过孔4与数据线1连接。如图3中所示,由于现有技术中,贴合区域2覆盖的钝化层与衬底基板之间还设置有数据线1以及有源层8等,这样造成贴合区域2覆盖的钝化层与非贴合区域3覆盖的钝化层的高度差异很大,因此时常发生如图2中所示的钝化层脱落现象,例如,图示中的A区域即钝化层脱落的区域。在钝化层脱落之后,暴露出的数据线1很容易被氧化或者受到物理损伤或者被污染物腐蚀,从而引起接线不良。
发明内容
(一)要解决的技术问题
本发明的目的在于提供一种能够改善贴合区域覆盖的钝化层与非贴合区域覆盖的钝化层脱落现象的阵列基板;进一步的,本发明还提供了一种该阵列基板的制备方法以及应用该阵列基板的显示装置。
(二)技术方案
本发明技术方案如下:
一种阵列基板,包括衬底基板以及设置在所述衬底基板上的多列数据线;各列数据线的端部为贴合区域,相邻贴合区域之间的区域为非贴合区域,所述非贴合区域覆盖有钝化层;所述非贴合区域覆盖的钝化层与衬底基板之间设置有增高层。
优选的,所述阵列基板上还设置有栅极金属层;所述增高层与所述栅极金属层同层设置且材质相同。
优选的,所述数据线的端部与衬底基板之间设置有有源层;所述增高层的厚度等于所述数据线与所述有源层的厚度之和。
优选的,所述增高层的长度不小于所述贴合区域的长度。
本发明还提供一种阵列基板制备方法:
一种阵列基板制备方法,包括形成上述任意一种增高层的步骤。
优选的,包括:
同时形成栅极金属层以及增高层;
形成栅绝缘层、有源层、数据线、源漏金属层、钝化层以及过孔。
优选的,所述同时形成栅极金属层以及增高层进一步包括:
在衬底基板上沉积金属薄膜;
通过构图工艺形成所述栅极金属层以及增高层图案。
优选的,所述形成所述栅极金属层以及增高层图案进一步包括:
在所述金属薄膜上涂覆一层光刻胶;
通过掩膜板曝光,形成对应所述增高层以及栅极金属层的光刻胶保留区域以及对应上述区域之外区域的光刻胶去除区域;
显影处理后,通过刻蚀工艺去除光刻胶去除区域的金属薄膜;
剥离剩余的光刻胶。
本发明还提供了一种包括上述任意一种阵列基板的显示装置。
(三)有益效果
本发明所提供的阵列基板,通过在非贴合区域覆盖的钝化层与衬底基板之间增加增高层,从而减少或者消除了贴合区域覆盖的钝化层与非贴合区域覆盖的钝化层高度差异,使贴合区域覆盖的钝化层和非贴合区域覆盖的钝化层平坦化,从而改善了贴合区域覆盖的钝化层与非贴合区域覆盖的钝化层脱落问题,降低了接线不良现象的发生,提高了产品的可靠性。
附图说明
图1是现有技术中数据线贴合区域以及非贴合区域的结构示意图;
图2是图1中数据线贴合区域以及非贴合区域发生钝化层脱落现象后的结构示意图;
图3是图1在A-A方向的剖面示意图;
图4是现有技术中扫描线贴合区域以及非贴合区域的结构示意图;
图5是本发明实施例中数据线贴合区域以及非贴合区域的结构示意图;
图6是图5在A-A方向的剖面示意图。
图中:1:数据线;2:贴合区域;3:非贴合区域;4:过孔;5:钝化层;6:增高层;7:栅绝缘层;8:有源层;11:栅电极。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式做进一步描述。以下实施例仅用于说明本发明,但不用来限制本发明的范围。
现有技术中,数据线的贴合区域覆盖的钝化层以及数据线贴合区域之间的非贴合区域覆盖的钝化层时常发生如图2中所示的钝化层脱落现象,但是,如图4中所示的扫描线11的贴合区域覆盖的钝化层以及扫描线11的贴合区域之间的非贴合区域覆盖的钝化层则很少发生脱落现象;经过发明人的长期实践研究以及比对观察,发现两者的主要区别在于,扫描线11的贴合区域覆盖的钝化层以及扫描线11的贴合区域之间的非贴合区域覆盖的钝化层相对而言更加平坦,而数据线1的贴合区域2覆盖的钝化层与数据线1贴合区域2之间的非贴合区域3覆盖的钝化层的高度差异则很大;即,如图3中所示的高度差ΔH2远小于图2中所示的ΔH1。因此,减小或者消除数据线1的贴合区域2覆盖的钝化层与数据线1贴合区域2之间的非贴合区域3覆盖的钝化层的高度差异,是改善数据线1的贴合区域2覆盖的钝化层以及数据线1贴合区域2之间的非贴合区域3覆盖的钝化层时常发生钝化层脱落现象的关键。
如图5以及图6所示,本实施例中所提供的阵列基板,包括衬底基板以及设置在衬底基板上的多列数据线1;各列数据线1的端部为贴合区域2,相邻贴合区域2之间的区域为非贴合区域3,贴合区域2以及非贴合区域3均覆盖有钝化层5;非贴合区域3覆盖的钝化层与衬底基板之间设置有增高层6;本发明通过在非贴合区域3覆盖的钝化层与衬底基板之间增加增高层6,从而减少或者消除贴合区域2覆盖的钝化层与非贴合区域3覆盖的钝化层高度差异,使贴合区域2覆盖的钝化层和非贴合区域3覆盖的钝化层平坦化,从而改善了贴合区域2覆盖的钝化层与非贴合区域3覆盖的钝化层脱落问题,降低了接线不良现象的发生,提高了产品的可靠性。
由于数据线1的端部与衬底基板之间设置有有源层8;因此贴合区域2覆盖的钝化层与非贴合区域3覆盖的钝化层高度差值大致等于数据线1与有源层8的厚度之和,因此,本实施例中,增高层6的厚度优选大致等于数据线1与有源层8的厚度之和,此时,贴合区域2覆盖的钝化层和非贴合区域3覆盖的钝化层最为平坦。
进一步的,本实施例中增高层6的长度不小于贴合区域2的长度,例如可以比贴合区域2的长度稍长,从而在较大的面积上减少或者消除贴合区域2覆盖的钝化层与非贴合区域3覆盖的钝化层高度差异,尽可能完全避免钝化层的脱落。
本实施例中还提供了一种上述阵列基板制备方法,相应的,与现有技术中阵列基板制备方法的主要不同之处在于,本实施例中的阵列基板制备方法还包括形成上述任意一种增高层6的步骤。
上述增高层6可以单独形成,例如,在非贴合区域3覆盖的钝化层与衬底基板之间增加一层树脂层作为增高层6等;上述增高层6也可以在形成像素结构的同时形成,例如,增高层6与栅极金属层同层设置且材质相同,这样可以在形成栅极金属层的同时形成增高层6等;在形成像素结构的同时形成增高层6可以减少工艺步骤,降低工艺难度,节省生产成本,因此,本实施例中,以在形成栅极金属层的同时形成增高层6为例对本发明中的阵列基板制备方法加以详细说明。
本实施例中所提供的阵列基板制备方法主要包括:
通过构图工艺同时形成栅极金属层以及增高层6;
通过构图工艺形成栅绝缘层7、有源层8、数据线1、源漏金属层、钝化层5以及过孔4等。
例如,通过构图工艺同时形成栅极金属层以及增高层6进一步包括:
清洁衬底基板,衬底基板可以是玻璃基板或者石英基板等等;
在衬底基板上沉积金属薄膜;例如采用磁控溅射或热蒸发的方法在衬底基板上沉积一层金属薄膜;金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金,也可以为由多层金属薄膜组成的复合薄膜;
在金属薄膜上涂布一层光刻胶;
采用普通掩膜板进行曝光,形成对应增高层6以及栅极金属层的光刻胶保留区域以及对应上述区域之外区域的光刻胶去除区域;
对光刻胶进行显影处理;显影处理后,光刻胶保留区域的光刻胶厚度没有变化,光刻胶去除区域的光刻胶被去除;
通过刻蚀工艺去除光刻胶去除区域的金属薄膜;
显影处理后,通过刻蚀工艺去除光刻胶去除区域的金属薄膜;
最后剥离剩余的光刻胶,留下的金属薄膜即包括栅电极以及扫描线的栅极金属层和增高层6。
通过构图工艺形成栅绝缘层7、有源层8、数据线1、源漏金属层、钝化层5以及过孔4等工艺与现有技术中的相关工艺类似;例如:
在栅极金属层以及增高层6上形成覆盖整个衬底基板的栅绝缘层7;
采用PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学气相沉积法)等方法在栅绝缘层7上依次沉积半导体层以及掺杂半导体层;然后采用磁控溅射或热蒸发等方法沉积源漏金属层;
在源漏金属层上涂覆一层光刻胶;
通过双色调掩模板曝光,形成对应源电极以及漏电极区域的光刻胶完全保留区域、对应沟道区域的光刻胶半保留区域以及对应上述区域之外区域的光刻胶完全去除区域;
显影处理后,光刻胶完全保留区域的光刻胶厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的光刻胶厚度变薄;然后通过第一次刻蚀工艺去除光刻胶完全去除区域的源漏金属层、掺杂半导体层以及半导体层,形成有源层8图形;
通过灰化工艺去除光刻胶半保留区域的光刻胶,暴露出该区域的源漏金属层;
通过第二次刻蚀工艺去除光刻胶半保留区域的源漏金属层以及掺杂半导体层,并去除部分厚度的半导体层,形成源电极、漏电极以及沟道区域;
剥离剩余的光刻胶;
在源电极、漏电极及沟道区域上采用PECVD方法或者其他方式沉积形成钝化层5;
采用普通掩膜板工艺在钝化层5上形成过孔4。
本实施例中的阵列基板制备方法仅仅是制备本发明所提供的阵列基板的一种实现方法,实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合改变实现方法来实现本发明。
本还提供了一种包括上述任意一种阵列基板的显示装置;由于该显示装置中,使用的阵列基板的贴合区域覆盖的钝化层和非贴合区域覆盖的钝化层不会出现钝化层脱落问题,因此可靠性得到了很大的提升。上述显示装置可以是:液晶显示面板、电子纸、OLED(有机发光二极管)显示面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的保护范畴。
Claims (9)
1.一种阵列基板,包括衬底基板以及设置在所述衬底基板上的多列数据线;各列数据线的端部为贴合区域,相邻贴合区域之间的区域为非贴合区域,所述非贴合区域覆盖有钝化层;其特征在于,所述非贴合区域覆盖的钝化层与衬底基板之间设置有增高层。
2.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板上还设置有栅极金属层;所述增高层与所述栅极金属层同层设置且材质相同。
3.根据权利要求1或2所述的阵列基板,其特征在于,所述数据线的端部与衬底基板之间设置有有源层;所述增高层的厚度等于所述数据线与所述有源层的厚度之和。
4.根据权利要求1或2所述的阵列基板,其特征在于,所述增高层的长度不小于所述贴合区域的长度。
5.一种阵列基板制备方法,其特征在于,包括形成权利要求1-4任意一项所述的增高层的步骤。
6.根据权利要求5所述的阵列基板制备方法,其特征在于,包括:
同时形成栅极金属层以及增高层;
形成栅绝缘层、有源层、数据线、源漏金属层、钝化层以及过孔。
7.根据权利要求6所述的阵列基板制备方法,其特征在于,所述同时形成栅极金属层以及增高层进一步包括:
在衬底基板上沉积金属薄膜;
通过构图工艺形成所述栅极金属层以及增高层图案。
8.根据权利要求7所述的阵列基板制备方法,其特征在于,所述形成所述栅极金属层以及增高层图案进一步包括:
在所述金属薄膜上涂覆一层光刻胶;
通过掩膜板曝光,形成对应所述增高层以及栅极金属层的光刻胶保留区域以及对应上述区域之外区域的光刻胶去除区域;
显影处理后,通过刻蚀工艺去除光刻胶去除区域的金属薄膜;
剥离剩余的光刻胶。
9.一种显示装置,其特征在于,包括权利要求1-4任意一项所述的阵列基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310455200.1A CN103500746A (zh) | 2013-09-29 | 2013-09-29 | 阵列基板及其制备方法、显示装置 |
PCT/CN2014/083562 WO2015043315A1 (zh) | 2013-09-29 | 2014-08-01 | 阵列基板及其制造方法、显示装置 |
US14/432,638 US10134769B2 (en) | 2013-09-29 | 2014-08-01 | Array substrate, method for manufacturing thereof, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310455200.1A CN103500746A (zh) | 2013-09-29 | 2013-09-29 | 阵列基板及其制备方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103500746A true CN103500746A (zh) | 2014-01-08 |
Family
ID=49865936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310455200.1A Pending CN103500746A (zh) | 2013-09-29 | 2013-09-29 | 阵列基板及其制备方法、显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10134769B2 (zh) |
CN (1) | CN103500746A (zh) |
WO (1) | WO2015043315A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015043315A1 (zh) * | 2013-09-29 | 2015-04-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN105549286A (zh) * | 2016-03-02 | 2016-05-04 | 京东方科技集团股份有限公司 | 显示面板、显示装置及显示面板的制造方法 |
CN107238962A (zh) * | 2017-07-27 | 2017-10-10 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
WO2017211281A1 (en) * | 2016-06-08 | 2017-12-14 | Boe Technology Group Co., Ltd. | Array substrate, display panel, and display apparatus |
CN107942528A (zh) * | 2018-01-02 | 2018-04-20 | 京东方科技集团股份有限公司 | 一种裸眼3d显示设备及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032890A (en) * | 1988-01-30 | 1991-07-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with dummy patterns |
US20030122989A1 (en) * | 2001-12-28 | 2003-07-03 | Hyun-Tak Park | Array substrate for a liquid crystal display device and fabricating method thereof |
CN1237373C (zh) * | 2002-12-30 | 2006-01-18 | Lg.飞利浦Lcd有限公司 | 液晶显示器件及其制造方法 |
CN103293727A (zh) * | 2012-06-29 | 2013-09-11 | 上海中航光电子有限公司 | 液晶显示装置的阵列基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101384079B1 (ko) * | 2006-06-26 | 2014-04-18 | 엘지디스플레이 주식회사 | 어레이기판, 이의 제조 방법 및 이를 구비한 액정표시장치 |
KR101329288B1 (ko) * | 2007-11-13 | 2013-11-14 | 삼성디스플레이 주식회사 | 게이트 구동용 박막 트랜지스터 및 이를 포함하는 액정표시 장치 |
CN101697053B (zh) * | 2009-09-23 | 2011-11-16 | 深超光电(深圳)有限公司 | 有源组件阵列基板 |
CN103489918A (zh) * | 2012-06-08 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管和阵列基板及其制造方法 |
CN103500746A (zh) * | 2013-09-29 | 2014-01-08 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
-
2013
- 2013-09-29 CN CN201310455200.1A patent/CN103500746A/zh active Pending
-
2014
- 2014-08-01 US US14/432,638 patent/US10134769B2/en active Active
- 2014-08-01 WO PCT/CN2014/083562 patent/WO2015043315A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032890A (en) * | 1988-01-30 | 1991-07-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with dummy patterns |
US20030122989A1 (en) * | 2001-12-28 | 2003-07-03 | Hyun-Tak Park | Array substrate for a liquid crystal display device and fabricating method thereof |
CN1237373C (zh) * | 2002-12-30 | 2006-01-18 | Lg.飞利浦Lcd有限公司 | 液晶显示器件及其制造方法 |
CN103293727A (zh) * | 2012-06-29 | 2013-09-11 | 上海中航光电子有限公司 | 液晶显示装置的阵列基板 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015043315A1 (zh) * | 2013-09-29 | 2015-04-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
US10134769B2 (en) | 2013-09-29 | 2018-11-20 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing thereof, and display device |
CN105549286A (zh) * | 2016-03-02 | 2016-05-04 | 京东方科技集团股份有限公司 | 显示面板、显示装置及显示面板的制造方法 |
CN105549286B (zh) * | 2016-03-02 | 2019-05-24 | 京东方科技集团股份有限公司 | 显示面板、显示装置及显示面板的制造方法 |
US10606132B2 (en) | 2016-03-02 | 2020-03-31 | Boe Technology Group Co., Ltd. | Display panel, display device, and method for manufacturing display panel |
WO2017211281A1 (en) * | 2016-06-08 | 2017-12-14 | Boe Technology Group Co., Ltd. | Array substrate, display panel, and display apparatus |
CN107238962A (zh) * | 2017-07-27 | 2017-10-10 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
CN107942528A (zh) * | 2018-01-02 | 2018-04-20 | 京东方科技集团股份有限公司 | 一种裸眼3d显示设备及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160035748A1 (en) | 2016-02-04 |
WO2015043315A1 (zh) | 2015-04-02 |
US10134769B2 (en) | 2018-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9746707B2 (en) | Method for manufacturing display substrate, display substrate and display device | |
US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
CN103489824A (zh) | 一种阵列基板及其制备方法与显示装置 | |
CN104332473A (zh) | 一种阵列基板、其制备方法、显示面板和显示装置 | |
CN103474437B (zh) | 一种阵列基板及其制备方法与显示装置 | |
CN103513459A (zh) | 阵列基板及其制备方法、显示装置及其制备方法 | |
CN103500746A (zh) | 阵列基板及其制备方法、显示装置 | |
CN104900676A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103178119B (zh) | 阵列基板、阵列基板制备方法以及显示装置 | |
CN102768990B (zh) | 阵列基板及其制作方法、显示装置 | |
WO2015000255A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
US20190043898A1 (en) | Array substrate motherboard, method for manufacturing the same, and display device | |
US9219088B2 (en) | Array substrate, manufacturing method thereof, and display device | |
CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
CN103887245A (zh) | 一种阵列基板的制造方法 | |
CN104142593A (zh) | 阵列基板及显示装置 | |
CN203519954U (zh) | 阵列基板及显示装置 | |
US20200348784A1 (en) | Touch display substrate, method of manufacturing the same and display device | |
CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
CN103413784B (zh) | 一种阵列基板及其制备方法及显示装置 | |
CN103681765A (zh) | 显示面板及其制作方法、显示装置 | |
US9312276B2 (en) | Method for manufacturing array substrate | |
CN105137645A (zh) | 一种彩膜阵列基板及其制造方法、显示装置 | |
US8687162B2 (en) | Liquid crystal display device and method for fabricating the same | |
CN103700663A (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140108 |
|
RJ01 | Rejection of invention patent application after publication |