CN102945822A - 逻辑电路制造方法以及逻辑电路 - Google Patents

逻辑电路制造方法以及逻辑电路 Download PDF

Info

Publication number
CN102945822A
CN102945822A CN 201210507659 CN201210507659A CN102945822A CN 102945822 A CN102945822 A CN 102945822A CN 201210507659 CN201210507659 CN 201210507659 CN 201210507659 A CN201210507659 A CN 201210507659A CN 102945822 A CN102945822 A CN 102945822A
Authority
CN
China
Prior art keywords
input
implantation
output device
core devices
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201210507659
Other languages
English (en)
Other versions
CN102945822B (zh
Inventor
张瑛
莘海维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210507659.7A priority Critical patent/CN102945822B/zh
Publication of CN102945822A publication Critical patent/CN102945822A/zh
Application granted granted Critical
Publication of CN102945822B publication Critical patent/CN102945822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种逻辑电路制造方法以及逻辑电路。逻辑电路制造方法包括：在硅片中形成有源区；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；形成逻辑器件的栅极；执行NMOS核心器件区域的轻掺杂；执行PMOS核心器件区域的轻掺杂；执行NMOS区域的n型离子注入；执行PMOS区域的p型离子注入；其中，不执行NMOS和PMOS输入输出器件的轻掺杂步骤。

Description

逻辑电路制造方法以及逻辑电路
技术领域
本发明涉及半导体制造工艺，更具体地说，本发明涉及一种逻辑电路制造方法以及由此制成的逻辑电路。
背景技术
在CMOS逻辑器件工艺中，通常包含输入/输出器件(I/O device)和核心器件(Core device)两种主要器件，输入/输出器件主要用于芯片与外围电路的输入/输出功能，由于其需要承受较高的电压，因此其栅氧通常较厚。核心器件主要用于芯片内部的逻辑运算，由于其需要速度较快，所以核心器件的栅氧通常较薄。
针对例如由CMOS逻辑器件组成的逻辑电路，图1示意性地示出了根据现有技术的逻辑电路制造方法的流程图。
如图1所示，根据现有技术的逻辑电路制造方法包括：有源区形成步骤S1，用于在硅片中形成有源区；高压N阱形成步骤S2，用于在有源区中形成高压N阱；低压N阱形成步骤S3，用于有源区中形成低压N阱；高压P阱形成步骤S4，用于在有源区中形成高压P阱；低压P阱形成步骤S5，用于在有源区中形成低压P阱；氧化层图案形成步骤S6，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；栅极形成步骤S7，用于形成逻辑器件的栅极；NMOS核心器件轻掺杂步骤S8，用于执行NMOS核心器件区域的轻掺杂；PMOS核心器件轻掺杂步骤S9，用于执行PMOS核心器件区域的轻掺杂；NMOS输入输出器件轻掺杂步骤S10，用于执行NMOS输入输出器件区域的轻掺杂；PMOS输入输出器件轻掺杂步骤S11，用于执行PMOS输入输出器件区域的轻掺杂；NMOS区域n型离子注入步骤S12，用于执行NMOS区域的n型离子注入；以及PMOS区域p型离子注入步骤S13，用于执行PMOS区域的p型离子注入。
但是，在根据现有技术的逻辑电路制造方法中，由于核心器件和输入输出器件的阱区形成步骤必须是分开的，从而才能符合核心器件和输入输出器件各自的要求。并且NMOS和PMOS输入输出器件还需要轻掺杂步骤。导致步骤较多且需要较多的掩膜数量，因此成本较高。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述缺陷，提供一种能够减少现有逻辑电路制造方法中NMOS和PMOS输入输出器件形成时所需的P阱和N阱的光刻步骤，以及栅极形成后的输入输出器件所需的轻掺杂对应的光刻及离子注入步骤，同时加大核心器件注入能量以进行环状离子注入从而抑制其短沟道效应，从而减少输入输出器件形成过程中所需的掩膜数量和离子注入步骤的逻辑电路制造方法以及由此制成的逻辑电路。
为了实现上述技术目的，根据本发明的第一方面，提供了一种逻辑电路制造方法，其包括：有源区形成步骤，用于在硅片中形成有源区；以输入输出器件离子注入量为基准的高压和低压N阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件离子注入量为基准的高压和低压P阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；氧化层图案形成步骤，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；栅极形成步骤，用于形成逻辑器件的栅极；改进的NMOS核心器件轻掺杂步骤，用于执行NMOS核心器件区域的轻掺杂；改进的PMOS核心器件轻掺杂步骤，用于执行PMOS核心器件区域的轻掺杂；NMOS区域n型离子注入步骤，用于执行NMOS区域的n型离子注入；PMOS区域p型离子注入步骤，用于执行PMOS区域的p型离子注入；其中，在改进的PMOS核心器件轻掺杂步骤之后不执行NMOS和PMOS输入输出器件的轻掺杂步骤。
优选地，以输入输出器件需要的离子量为基准进行离子注入，N阱形成步骤形成了核心器件和输入输出器件两者的N阱区域，P阱形成步骤形成了核心器件和输入输出器件两者的P阱区域；此后，在改进的NMOS核心器件轻掺杂步骤和改进的PMOS核心器件轻掺杂步骤中，采取加大能量的环状注入将与源漏反型的离子注入到核心器件的器件沟道之中从而抑制其短沟道效应。
优选地，NMOS区域n型离子注入步骤执行NMOS区域的光刻处理，用来实现在NMOS区域的n型离子注入，同时用光阻挡住PMOS区域，防止离子注入。
优选地，PMOS区域p型离子注入步骤执行PMOS区域的光刻处理，用来实现在PMOS区域的p型离子注入，同时用光阻挡住NMOS区域，防止离子注入。
优选地，所述逻辑电路是由CMOS逻辑器件组成的逻辑电路。
根据本发明的第二方面，提供了根据本发明的第一方面所述的逻辑电路制造方法制成的逻辑电路。
根据本发明的逻辑电路制造方法取消了NMOS和PMOS输入输出器件所需的轻掺杂步骤以实现低成本的逻辑电路制成工艺，并且将核心器件和输入输出器件一起进行阱区注入，节省了分开形成阱区的步骤，节省了掩膜数量，然后采取加大能量的环状注入，将与源漏反型的离子注入到核心器件沟道之中，从而增大核心器件的阈值电压，对一次性形成核心器件和输入输出器件的阱区所带来的问题进行补偿；并且通过加大能量的环状注入来抑制核心器件的短沟道效应，实现低成本的逻辑制成。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的逻辑电路制造方法的流程图。
图2示意性地示出了根据本发明实施例的逻辑电路制造方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示意性地示出了根据本发明实施例的逻辑电路制造方法的流程图。
如图2所示，根据本发明实施例的逻辑电路制造方法包括：
有源区形成步骤ST1，用于在硅片中形成有源区；
以输入输出器件离子注入量为基准的高压和低压N阱形成步骤ST2，用于以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；
以输入输出器件离子注入量为基准的高压和低压P阱形成步骤ST3，用于以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；
氧化层图案形成步骤ST4，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；
栅极形成步骤ST5，用于形成逻辑器件的栅极；
改进的NMOS核心器件轻掺杂步骤ST6，用于执行NMOS核心器件区域的轻掺杂；
改进的PMOS核心器件轻掺杂步骤ST7，用于执行PMOS核心器件区域的轻掺杂；
此后，取消了传统的NMOS和PMOS输入输出器件的轻掺杂步骤，而是直接执行下述NMOS区域n型离子注入步骤ST8和PMOS区域p型离子注入步骤ST9；
NMOS区域n型离子注入步骤ST8，用于执行NMOS区域的n型离子注入；NMOS区域n型离子注入步骤ST8实际上是NMOS区域的光刻步骤，用来实现在NMOS区域的n型离子注入，同时用光阻挡住PMOS区域，防止离子注入；
PMOS区域p型离子注入步骤ST9，用于执行PMOS区域的p型离子注入。PMOS区域p型离子注入步骤ST9实际上是PMOS区域的光刻步骤，用来实现在PMOS区域的p型离子注入，同时用光阻挡住NMOS区域，防止离子注入；
其中，N阱形成步骤ST2形成了核心器件和输入输出器件两者的N阱区域，P阱形成步骤ST3形成了核心器件和输入输出器件两者的P阱区域；此后，在改进的NMOS核心器件轻掺杂步骤ST6和改进的PMOS核心器件轻掺杂步骤ST7中，采取加大能量的环状注入将与源漏反型的离子注入到核心器件的器件沟道之中从而抑制其短沟道效应。其中，具体地说，“加大能量”指的是，传统的环状注入是不会穿过栅极到达沟道表面的，而改进的“加大能量”的环状注入是根据离子注入的能量表计算，采取对应注入离子所需的能量，使得离子正好能够穿过栅极，注入到沟道浅表面。
根据本发明实施例的逻辑电路制造方法将核心器件和输入输出器件一起进行阱区注入，节省了分开形成阱区的步骤，节省了掩膜数量，然后采取加大能量的环状注入(Halo Implantation)，将与源漏反型的离子注入到器件沟道之中，从而增大核心器件的阈值电压，对一次性形成核心器件和输入输出器件的阱区所带来的问题进行补偿；并且通过环状注入来抑制短沟道效应，实现低成本的逻辑制成。同时，根据本发明实施例的逻辑电路制造方法取消了传统的NMOS和PMOS输入输出器件的轻掺杂步骤以实现低成本的逻辑电路制成工艺。
例如，优选地，所述逻辑电路是由CMOS逻辑器件组成的逻辑电路。
根据本发明的另一优选实施例，本发明还提供了一种根据上述逻辑电路制造方法制成的逻辑电路。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种逻辑电路制造方法，其特征在于包括：
有源区形成步骤，用于在硅片中形成有源区；
以输入输出器件离子注入量为基准的高压和低压N阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；
以输入输出器件离子注入量为基准的高压和低压P阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；
氧化层图案形成步骤，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；
栅极形成步骤，用于形成逻辑器件的栅极；
改进的NMOS核心器件轻掺杂步骤，用于执行NMOS核心器件区域的轻掺杂；
改进的PMOS核心器件轻掺杂步骤，用于执行PMOS核心器件区域的轻掺杂；
NMOS区域n型离子注入步骤，用于执行NMOS区域的n型离子注入；
PMOS区域p型离子注入步骤，用于执行PMOS区域的p型离子注入；
其中，在改进的PMOS核心器件轻掺杂步骤之后不执行NMOS和PMOS输入输出器件的轻掺杂步骤。
2.根据权利要求1所述的逻辑电路制造方法，其特征在于，以输入输出器件需要的离子量为基准进行离子注入，N阱形成步骤形成了核心器件和输入输出器件两者的N阱区域，P阱形成步骤形成了核心器件和输入输出器件两者的P阱区域；此后，在改进的NMOS核心器件轻掺杂步骤和改进的PMOS核心器件轻掺杂步骤中，采取加大能量的环状注入将与源漏反型的离子注入到核心器件的器件沟道之中。
3.根据权利要求1或2所述的逻辑电路制造方法，其特征在于，NMOS区域n型离子注入步骤执行NMOS区域的光刻处理，用来实现在NMOS区域的n型离子注入，同时用光阻挡住PMOS区域，防止离子注入。
4.根据权利要求1或2所述的逻辑电路制造方法，其特征在于，PMOS区域p型离子注入步骤执行PMOS区域的光刻处理，用来实现在PMOS区域的p型离子注入，同时用光阻挡住NMOS区域，防止离子注入。
5.根据权利要求1或2所述的逻辑电路制造方法，其特征在于，所述逻辑电路是由CMOS逻辑器件组成的逻辑电路。
6.一种根据权利要求1至5之一所述的逻辑电路制造方法制成的逻辑电路。
CN201210507659.7A 2012-11-30 2012-11-30 逻辑电路制造方法以及逻辑电路 Active CN102945822B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210507659.7A CN102945822B (zh) 2012-11-30 2012-11-30 逻辑电路制造方法以及逻辑电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210507659.7A CN102945822B (zh) 2012-11-30 2012-11-30 逻辑电路制造方法以及逻辑电路

Publications (2)

Publication Number Publication Date
CN102945822A true CN102945822A (zh) 2013-02-27
CN102945822B CN102945822B (zh) 2017-07-11

Family

ID=47728752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210507659.7A Active CN102945822B (zh) 2012-11-30 2012-11-30 逻辑电路制造方法以及逻辑电路

Country Status (1)

Country Link
CN (1) CN102945822B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928068A (zh) * 2021-03-24 2021-06-08 上海华虹宏力半导体制造有限公司 Coms生产工艺中节省轻掺杂光罩数的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060630A (ja) * 1999-08-23 2001-03-06 Nec Corp 半導体装置の製造方法
US7718494B2 (en) * 2007-04-09 2010-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high-drain-voltage tolerance MOSFET transistor in a CMOS process flow with double well dose approach
CN101488478B (zh) * 2008-01-17 2012-06-06 中芯国际集成电路制造(上海)有限公司 用于保护多晶和衬底表面的集成方法
CN101740517A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 轻掺杂漏极的形成方法和半导体器件
US20100213507A1 (en) * 2009-02-20 2010-08-26 Ching-Chung Ko Lateral bipolar junction transistor
CN102446718A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种减小半导体器件热载流子注入损伤的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928068A (zh) * 2021-03-24 2021-06-08 上海华虹宏力半导体制造有限公司 Coms生产工艺中节省轻掺杂光罩数的方法
CN112928068B (zh) * 2021-03-24 2023-11-03 上海华虹宏力半导体制造有限公司 Cmos生产工艺中节省轻掺杂光罩数的方法

Also Published As

Publication number Publication date
CN102945822B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
CN102194827A (zh) 一种基于高介电常数材料的抗辐照soi器件及制备方法
US9236469B2 (en) High-voltage LDMOS integrated device
CN102623353A (zh) N-ldmos的制造方法
CN101866922B (zh) 一种用于esd保护电路的ggnmos器件
CN102945822A (zh) 逻辑电路制造方法以及逻辑电路
CN102751198B (zh) 半导体器件中mos晶体管的形成方法
CN111223768B (zh) 低压cmos器件的制作方法
CN102956494B (zh) 半导体装置及其制造方法
US20160020228A1 (en) Cmos transistor and method for fabricating the same, display panel and display device
CN111834221B (zh) Ldmos和其制作方法
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN102664150A (zh) 提高接触刻蚀阻挡层工艺中pmos性能的方法
CN103390587B (zh) Cmos器件的制造方法
CN103996619A (zh) 利用氮注入改善锗硅选择性外延的侧墙淀积问题的方法
CN102623352A (zh) P-ldmos的制造方法
CN105244260A (zh) 一种半导体结构及其制备方法
CN112928068B (zh) Cmos生产工艺中节省轻掺杂光罩数的方法
CN102610528B (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法
CN103000583B (zh) 一种改善高压mos晶体管栅致漏电的方法
CN106952906A (zh) 一种多外延半导体器件及其制造方法
CN103325834A (zh) 晶体管及其沟道长度的形成方法
CN103779197A (zh) 一种制造p型轻掺杂漏区的方法
CN102693904B (zh) 一种减小i/o mos器件hci效应的方法
CN104362177B (zh) 一种nmos器件及其制作方法
CN102683186A (zh) 抑制热载流子注入的方法及BiCMOS器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140508

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140508

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant