CN102906719B - 输入/输出地址到存储器地址的转换 - Google Patents

输入/输出地址到存储器地址的转换 Download PDF

Info

Publication number
CN102906719B
CN102906719B CN201080066984.3A CN201080066984A CN102906719B CN 102906719 B CN102906719 B CN 102906719B CN 201080066984 A CN201080066984 A CN 201080066984A CN 102906719 B CN102906719 B CN 102906719B
Authority
CN
China
Prior art keywords
address
adapter
instruction
conversion
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080066984.3A
Other languages
English (en)
Other versions
CN102906719A (zh
Inventor
D·克拉多克
T·格雷格
D·格雷纳
E·N·莱丝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102906719A publication Critical patent/CN102906719A/zh
Application granted granted Critical
Publication of CN102906719B publication Critical patent/CN102906719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/206—Memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)

Abstract

在由适配器发出的请求中提供的地址被转换为可直接用于访问系统存储器的地址。所述地址包括多个位，其中所述多个位包括第一部分位和第二部分位。第二部分位被用于索引到一个或多个地址转换表等级中以执行转换，而所述第一部分位在转换中被忽略。第一部分位被用于验证所述地址。

Description

输入/输出地址到存储器地址的转换
技术领域
本发明一般涉及在计算环境中转换地址，且特别地，涉及将输入/输出地址转换为可在访问环境的系统存储器中使用的存储器地址。
系统存储器可通过读写请求而被访问。这些请求可来自计算环境的各种组件，包括中央处理单元以及适配器。每个请求包括将被用于访问系统存储器的地址。但是，该地址典型地与系统存储器中的物理位置不具有一一对应的关系。因此，执行地址转换。
地址转换用于将以不能直接在访问系统存储器时使用的一种形式提供的地址转换为可在访问系统存储器中的物理位置时直接使用的另一种形式。例如，包括在由中央处理单元提供的请求中的虚拟地址被转换为系统存储器中的真实或绝对地址。作为又一个例子，在来自适配器的请求中提供的外围组件互连（PCI）地址可被转换为系统存储器中的绝对地址。
于2008年7月10日公开的美国专利申请公开号2008/0168208A1，Gregg，“I/O Adapter LPAR Isolation In A Hypertransport EnvironmentWith Assigned Memory Sp ace Indexing A TVT Via Unit Ids”描述了一种数据处理系统和隔离系统中的多个I/O适配器的方法。该数据处理系统还包括一组处理器、主桥（host bridge）和连接该组处理器和主桥的系统总线。每个I/O适配器具有各自的ID并发送包括一个或多个I/O适配器的ID的命令到主桥。在优选的实施例中，这些ID是超传输(HyperTransport）定义的单元ID，且由I/O适配器发布的命令包括含有一个或多个I/O适配器的单元ID的单元ID字段。每个单元ID被用于索引TVT以识别唯一的和独立的系统存储器空间。
于2009年7月16日公开的美国专利申请公开号2009/0182966A1，Greiner等人，“Dynamic Address Translation with Frame Management”公开了为计算机系统的机器架构定义的帧管理功能。在一个实施例中，获取帧管理指令，其识别第一和第二通用寄存器。第一通用寄存器包含具有键（key）字段的帧管理字段，所述键字段具有访问保护位和块大小指示。如果块大小指示指示了大块，则从第二通用寄存器获得大数据块的操作数地址。大数据块具有多个小块，每个小块与具有多个存储键访问保护位的对应存储键关联。如果块大小指示指示了大块，则大块中的每个小块的每个对应的存储键的存储键访问保护位被设置为具有键字段的访问保护位。
发明内容
通过提供用于转换计算环境中的地址的计算机程序产品，克服了现有技术的缺点，并提供了额外的优点。该计算机程序产品包括计算机可读存储介质，其可被处理电路读取并存储用于由处理电路执行以执行方法的指令。所述方法包括，例如，从适配器获取将被转换的地址，所述地址包括多个位，所述多个位包括第一部分位和第二部分位；接收指示允许的地址范围的地址范围值；使用所述至少第一部分位和接收的地址范围验证（validate）所述地址；并将所述地址转换为可用于访问计算环境中的存储器的存储器地址，所述转换忽略第一部分位并使用第二部分位来从一个或多个等级的地址转换表获取地址以执行转换。
在此也描述并要求保护涉及本发明的一个或多个方面的方法和系统。
通过本发明的技术实现了额外的特点和优势。在此将详细描述本发明的其他实施例和方面，并且其被认为是要求保护的本发明的一部分。
附图说明
特别指出了本发明的一个或多个方面，并将其作为说明书结尾处的权利要求中的例子而要求保护。本发明的前述和其他目标、特点和优势将从以下结合附图的详细描述变得明显，在附图中：
图1示出了包含并使用本发明的一个或多个方面的计算环境的一个实施例；
图2示出了根据本发明的一方面的图1的系统存储器和I/O集线器（hub）的进一步细节的一个实施例；
图3A示出了根据本发明的一方面的注册用于适配器的DMA（直接存储器访问）地址空间的逻辑的概况的一个实施例；
图3B示出了根据本发明的一方面的注册用于适配器的DMA地址空间的各种细节的一个实施例；
图4示出了根据本发明的一方面的处理DMA操作的逻辑的一个实施例；
图5A示出了当整个地址被用于索引到地址转换表中以转换地址并访问页时使用的转换等级的一个例子；
图5B示出了根据本发明的一方面，当索引到地址转换表中时忽略一部分地址时使用的转换等级的一个例子；
图5C示出了根据本发明的一个或多个方面的各种可用的CPU DAT兼容格式的例子；
图5D示出了根据本发明的一个或多个方面的各种可用的I/O扩展地址转换的例子；
图6A示出了根据本发明的一方面而使用的修改PCI功能控制指令的一个实施例；
图6B示出了根据本发明的一方面的由图6A的修改PCI功能控制指令使用的字段的一个实施例；
图6C示出了根据本发明的一方面的由图6A的修改PCI功能控制指令使用的另一个字段的一个实施例；
图6D示出了根据本发明的一方面而使用的功能信息块（FIB）的内容的一个实施例；
图7示出了根据本发明的一方面的修改PCI功能控制的逻辑的概况的一个实施例；
图8示出了根据本发明的一方面，与由修改PCI功能控制指令指定的注册I/O地址转换参数操作有关的逻辑的一个实施例；
图9示出了根据本发明的一方面，与由修改PCI功能控制指令指定的注销I/O地址转换参数操作有关的逻辑的一个实施例；
图10示出了包含本发明的一个或多个方面的计算机程序产品的一个实施例；
图11示出了包含并使用本发明的一个或多个方面的主计算机系统的一个实施例；
图12示出了包含并使用本发明的一个或多个方面的计算机系统的进一步的例子；
图13示出了包括包含并使用本发明的一个或多个方面的计算机网络的计算机系统的另一个例子；
图14示出了包含并使用本发明的一个或多个方面的计算机系统的各种元件的一个实施例；
图15A示出了包含并使用本发明的一个或多个方面的图14的计算机系统的执行单元的一个实施例；
图15B示出了包含并使用本发明的一个或多个方面的图14的计算机系统的分支单元的一个实施例；
图15C示出了包含并使用本发明的一个或多个方面的图14的计算机系统的加载/存储单元的一个实施例；以及
图16示出了包含并使用本发明的一个或多个方面的仿真的主计算机系统的一个实施例。
具体实施方式
根据本发明的一方面，提供了在计算环境中转换地址的能力。在一个例子中，被转换的地址是由适配器提供的地址（在此被称为输入/输出（I/O）地址），其将被转换为可在访问系统存储器时使用的地址。为了执行地址转换，使用了若干地址转换等级，且等级的数量是基于例如被分配给适配器的存储器地址空间的大小、在转换中使用的一个或多个地址转换表的大小以及/或将被访问的页（或其他存储器单元）的大小。
被转换的地址包括多个位，且在一个实施例中，仅这些位的一部分被用于索引到地址转换表中以获得转换后的地址。其余的位在转换时被忽略。例如，所述地址包括高阶位（high order bit）和低阶位（low order bit）（基于分配的地址空间的大小）。在该例子中，低阶位被用于索引到地址转换表（包括页表）中，并索引到页本身中。高阶位（不管其值，即，零或非零）在转换时被忽略且不被用于索引到地址转换表中。这减少了用于转换的地址转换表的等级数量。（低阶和高阶位的指示与位如何被编号无关。）在一个实施例中，执行转换，而同时提供适用于诸如服务器的企业级服务器的保护。作为例子，在访问服务器时使用完整地址（例如，整个64位地址）；但是，仅部分地址被用于转换。在转换时被忽略的另一部分地址与用于转换的至少一部分地址一起被用于验证（例如，范围检查）。通过仅使用一部分地址用于转换，地址转换查找被最小化。这是通过执行若干转换等级而完成的，所述转换等级基于例如被注册用于适配器的访问的DMA地址空间的大小，而不是地址本身的大小。
参考图1描述包含并使用本发明的一个或多个方面的计算环境的一个实施例。在一个例子中，计算环境100是由国际商业机器公司提供的 服务器。服务器是基于由国际商业机器公司提供的关于的细节在IBM出版物中描述，该出版物的标题是“z/Architecture Principles of Operation”（z/Architecture操作原理），IBM出版号SA22-7832-07，2009年2月。和是位于纽约州阿蒙克的国际商业机器公司的注册商标。在此使用的其他名字可以是国际商业机器公司或其他公司的注册商标、商标或产品名称。
在一个例子中，计算环境100包括经由存储控制器106耦合到系统存储器104（也称为主存储器）的一个或多个中央处理单元（CPU）102。为了访问系统存储器104，中央处理单元102发出包括被用于访问系统存储器的地址的读或写请求。包括在请求中的地址典型地不能直接用于访问系统存储器，且因此，其被转换为可直接用于访问系统存储器的地址。所述地址经由转换机制（XLATE）108而被转换。例如，使用例如动态地址转换（DAT），将地址从虚拟地址转换为真实或绝对的地址。
包括转换的地址的请求被存储控制器106接收。在一个例子中，存储控制器106包含硬件且被用于仲裁对系统存储器的访问并维持存储器的一致性。该仲裁针对从CPU 102接收的请求以及从一个或多个适配器110接收的请求而执行。与中央处理单元类似，适配器向系统存储器104发出请求以获得对系统存储器的访问。
在一个例子中，适配器110是外围组件互连（PCI）或PCI Express（PCIe）适配器，其包括一个或多个PCI功能。PCI功能发出要求访问系统存储器的请求。请求经由一个或多个交换器（例如，PCIe交换器）114被路由到输入/输出集线器112（例如，PCI集线器）。在一个例子中，输入/输出集线器包括含有一个或多个状态机的硬件。
如在此使用的，术语适配器包括任何类型的适配器（例如，存储适配器、网络适配器、处理适配器、PCI适配器、加密适配器、其他类型的输入/输出适配器等）。在一个实施例中，适配器包括一个适配器功能。但是，在其他实施例中，适配器可包括多个适配器功能。不管适配器包括一个适配器功能还是多个适配器功能，本发明的一个或多个方面是适用的。而且，在此示出的例子中，适配器可与适配器功能（例如，PCI功能）互换地使用，除非另外注明。
输入/输出集线器包括，例如，从交换器接收请求的根复合体（rootcomplex）116。请求包括将被转换的输入/输出地址，且由此根复合体向地址转换和保护单元118提供地址。该单元是例如将I/O地址转换为可直接用于访问系统存储器104的地址的硬件单元，如以下将详细描述的。
从适配器发起的、包括转换的地址的请求经由例如I/O到存储器总线120而被提供给存储控制器106。存储控制器执行其仲裁，并在合适的时间将具有转换的地址的请求转送给系统存储器。
将参考图2描述关于系统存储器和输入/输出集线器的进一步细节。在本实施例中，没有示出存储控制器。但是，I/O集线器可直接或经由存储控制器而被耦合到系统存储器。在一个例子中，系统存储器104包括一个或多个地址空间200。地址空间是已被分配给计算环境的特定组件（诸如特定适配器）的系统存储器的特定部分。在一个例子中，地址空间可被由适配器启动的直接存储器访问（DMA）访问，且因此，系统空间在该例子中被称为DMA地址空间。但是，在其他例子中，直接存储器访问没有被用于访问地址空间。
而且，在一个例子中，系统存储器104包括地址转换表202，其被用于将不能直接用于访问系统存储器的地址转换为可直接使用的地址。在一个实施例中，有一个或多个地址转换表被分配给一DMA地址空间，且这些一个或多个地址转换表基于例如其被分配给的地址空间的大小、地址转换表本身的大小以及/或页（或其他存储器单元）的大小而被配置。
在一个例子中，存在地址转换表（AT）的分级结构。例如，如图2所示，存在由（如下所述的）IOAT指针218指向的第一级表202a（例如，段表），以及由第一级表的项206a指向的第二、更低级表202b（例如，页表）。接收的地址204的一个或多个位可被用于索引到表202a中以定位特定项206a，其指示特定的更低等级表202a。然后，地址204的一个或多个其他位被用于定位该表中的特定项206b。在该例子中，该项提供用于定位正确页的地址，且地址204中的其他位被用于定位页中的特定位置208以执行数据传送。即，项206a中的地址和接收到的PCI地址204的选定的位被用于提供直接可用于访问系统存储器的地址。例如，从项206b中的地址的高阶位（例如，在4k页例子中的位63:12）以及来自于接收的PCI地址的选定的低阶位（例如，用于4k的页中的位11:0）的串接（concatenation）而形成直接可使用的地址。
在一个例子中，是操作系统将DMA地址空间分配给特定适配器。这种分配经由注册过程而执行，该注册过程引起用于该适配器的设备表项210的初始化（例如经由受信任软件）。设备表项位于I/O集线器112中的设备表211中。例如，设备表211位于I/O集线器的地址转换和保护单元内。在一个例子中，设备表项210包括多个字段，诸如以下：
格式212：该字段包括多个位以指示各种信息，包括例如：地址转换表中的较高等级表（例如，上述例子中的第一级表）的地址转换格式（包括等级）；
页大小213：该字段指示将被访问的页（或其他存储器单元）的大小；
PCI基地址214和PCI界限216：这些值提供了用于定义DMA地址空间并验证接收到的地址（例如，PCI地址）是有效的范围；以及
IOAT（输入/输出地址转换）指针218：该字段包括指向用于DMA地址空间的地址转换表的最高等级的指针。
在其他的实施例中，DTE（设备表项）可包括更多、更少或不同的信息。
在一个实施例中，使用位于由与适配器有关的PCI功能220发出的请求中的请求者标识符（RID）（及/或通过地址的一部分）来定位将在特定转换中使用的设备表项。该请求者id（例如，16位值，其指定例如总线号、设备号和功能号）以及将被用于访问系统存储器的I/O地址（例如，64位的PCIe地址）包括在请求中。包括RID和I/O地址的该请求经由例如用来提供索引值的交换器114被提供给例如内容可寻址存储器（CAM）230。例如，所述CAM包括多个项，每个项对应于到设备表（DT）中的索引。每个CAM项包括RID的值。如果例如接收到的RID与CAM中的项中包含的值匹配，对应的设备表索引被用于定位设备表项。即，CAM的输出被用于索引到设备表211中以定位设备表项210。如果没有匹配，接收到的包被丢弃，而不对系统存储器进行访问。（在其他实施例中，不需要CAM或其他查找，且RID被用作索引。）
随后，设备表项中的字段被用于确保地址的有效性和地址转换表的配置。例如，由I/O集线器的硬件（例如，地址转换和保护单元）检查请求中的入站地址（inbound address）以确保其位于使用提供该地址的请求的RID定位的设备表项中存储的PCI基地址214和PCI界限216所定义的界限内。这确保了地址位于先前注册的范围内，且地址转换表被有效地为其配置。
根据本发明的一方面，在一个实施例中，为了将I/O地址（即，由适配器或I/O子系统的另一个组件提供的地址）转换为系统存储器地址（即，直接可用于访问系统存储器的地址），初始地，执行注册过程。这种注册过程将特定地址空间注册给特定请求者，诸如特定适配器或特定功能。将参考图3描述该注册过程的概况的一个例子。
初始地，在耦合到系统存储器的中央处理单元之一内执行的操作系统确定适配器将访问的地址空间的大小和位置，步骤300。在一个例子中，地址空间的大小由操作系统设定的PCI基地址和PCI界限确定。操作系统使用一个或多个标准确定基和界限。例如，如果操作系统希望使得PCI地址直接映射到CPU虚拟地址，则基和界限被设置为如此。在又一个例子中，如果想要适配器和/或操作系统映像之间的额外隔离，则选择使用的地址以提供非重叠和不相交的地址空间。所述位置也由操作系统指定，且基于例如适配器的特点。
此后，创建一个或多个地址转换表以涵盖该DMA地址空间，步骤302。作为例子，所述表可与CPU地址转换表兼容，或可提供由输入/输出集线器支持的独特格式。在一个例子中，所述创建包括建立表并将适当的地址放置在表项中。作为一个例子，一个转换表是具有512个64位的项的4k的页表，且每个项包括与分配的地址空间兼容的4k页地址。
此后，为适配器注册DMA地址空间，步骤304，如参考图3B而详细描述的。在该例子中，假设每个适配器有一个PCI功能，且因此，每个适配器有一个请求者ID。例如，响应于操作系统请求，由耦合到系统存储器的中央处理单元执行该逻辑。
初始地，在一个实施例中，选择对应于适配器的请求者ID的可用设备表项，步骤310。即，将使用请求者ID来定位设备表项。
另外，PCI基地址和PCI界限被存储在设备表项中，步骤312。而且，最高等级地址转换表的格式也被存储在设备表项（例如，格式字段）中，步骤314，以及用于指向最高等级地址转换表的输入/输出地址转换（IOAT）指针也被存储在设备表项中，步骤316。这完成了注册过程。
响应于执行注册，DMA地址空间和对应的地址转换表以及设备表项已准备好被使用。参考图4描述关于处理由诸如适配器的请求者发出的访问系统存储器的请求的细节。以下描述的处理由I/O集线器执行。在一个例子中，执行该逻辑的是地址转换和保护单元。在一个实施例中，初始地，DMA请求在输入/输出集线器处被接收，步骤400。例如，PCI功能发出例如经由PCI交换器被转送给PCI集线器的请求。使用请求中的请求者ID，可定位适当的设备表项，步骤402。此后，确定设备表项是否有效，查询404。在一个例子中，通过检查项本身的有效位来确定有效性。该位例如是响应于操作系统的启用功能请求的执行而设置的。如果被启用，该位被设置为例如1（即，有效）；否则，其保留在零（即，无效）。在又一个例子中，注册过程完成时可设置该位。
如果设备表项是无效的，呈现错误，步骤405。否则，进一步确定在请求中提供的PCI地址是否小于存储在设备表项中的PCI基地址，查询406。如果是，则该地址位于有效范围之外并提供错误，步骤407。但是，如果PCI地址大于或等于基地址，则进一步确定PCI地址是否大于设备表项中的PCI界限值，查询408。如果PCI地址大于界限，则再次呈现错误，因为地址位于有效范围外，步骤409。但是，如果地址位于有效范围内，则处理继续。
在一个例子中，在设备表项中提供的格式被用来确定将用于地址转换的PCI地址位，步骤410。例如，如果格式指示上级表是具有4k页的第一级表，则地址的位29:21被用于索引到第一级表中；位20:12被用于索引到页表中；且位11:0被用于索引到4k的页中。使用的位取决于需要多少位来索引到给定大小的页或表中。例如，对于具有字节级寻址的4k页来说，使用12位来寻址4096个字节；而对于具有512个项、每项8个字节的4k页表来说，使用9个位来寻址512个项等。
接下来，PCI集线器取得适当的地址转换表项，步骤412。例如，初始地，使用设备表项的IOAT指针来定位最高级的转换表。随后，使用地址的位（用于有效而不是转换的高阶位之后的那些位；例如，上述例子中的位29:21）来定位表中的特定项。
随后基于例如在设备表项中提供的格式来确定关于定位的地址转换项是否具有正确格式，查询414。例如，将设备表项中的格式与在地址转换项中指示的格式进行比较。如果相等，则设备表项中的格式是有效的。如果不是，提供错误，步骤415；否则，继续处理，确定这是否是最后将被处理的表，查询416。即，确定是否需要其他的地址转换表来获得真实或绝对的地址或者是否已定位最低级表项。这种确定是基于提供的格式和已被处理的表的大小而做出的。如果它不是最后的表，则处理继续到步骤412。否则，I/O集线器继续处理以使能在转换的地址获取或存储数据，步骤418。在一个例子中，I/O集线器将转换的地址转发给存储控制器，其使用该地址在转换的地址指定的DMA位置获取或存储数据。
如上所述，根据本发明的一方面，转换的等级数以及由此执行转换所需要的获取次数减少。这是通过例如在转换期间忽略地址的高阶位且仅使用低阶位来遍历转换表完成的，所述转换表基于例如分配给适配器的DMA地址空间的大小。在以下例子中进一步示出相对于完整地址的部分地址的使用。
初始地，参考图5A，其描述了这样的例子，其中在地址转换/存储器访问中使用整个地址。使用该现有技术，需要六个等级的转换表，包括页表。最高级表的开始（例如，在该例子中是第五级表）由IOAT指针指向，且随后PCI地址的位被用于在表中定位项。每个转换表项指向较低级转换表或页的开始（例如，第五级表中的项指向第四级表的开始等）。
在该例子中，DMA地址空间（DMAAS）是6M的大小，且每个表是4k字节，具有最多512个8字节的项（除了基于地址大小具有128个项的第五级表）。地址是例如64位：FFFF C000 0009 C600。第五级表的开始由IOAT指针指向，且PCI地址的位63:57被用于索引到第五表中以定位第四级表的开始；PCI地址的位56:48被用于索引到第四级表中以定位第三级表的开始；位47:39被用于索引到第三级表中以定位第二级表的开始；位38:30被用于索引到第二级表中以定位第一级表的开始；位29:21被用于索引到第一级表中以定位页表的开始；位20:12被用于索引到页表中以定位页的开始；且位11:0被用于定位4k页中的项。因此，在该例子中，所有的地址位被用于转换/访问。
这与图5B中的例子形成对比，在该例子中地址空间是相同的大小（例如，6M），且地址是相同的，但转换技术在转换中忽略了一些地址位。在该例子中，地址的位63:30在转换中被忽略。IOAT指针指向第一级表的开始，且PCI地址的位29:21被用于索引到第一级表中以定位页表的开始；位20:12被用于索引到适当的页表中以定位页的开始；且位11:0被用于索引到4k的页中。
如图所示，第一级表500包括三个项502，每个项向三个页表504中的一个提供地址。所需要的页表的数量且由此其他级表的数量取决于例如DMA地址空间的大小、转换表的大小以及/或页的大小。在该例子中，DMA地址空间是6M，且每个页表是4k，具有最多512个项。因此，每个页表可映射最多2M的存储器（4k×512个项）。因此，需要三个页表以用于6M的地址空间。第一级表能持有三个项，每个页表一个，且由此，在该例子中不需要更多级的地址转换表。
在进一步的实施例中，可存在用于地址转换的不同格式的地址转换表，且格式可以有变化。因此，用于索引到特定表或页的位可以有各种变化。将参考图5C和5D描述这些例子中的一些。
例如，一种格式是CPU DAT兼容格式，其中转换表与用于CPU DAT转换的转换表兼容。可以有各种CPU DAT兼容格式，其例子将参考图5C来描述。如图所示，作为例子，一种CPU DAT兼容格式是4k页CPU DAT兼容格式550，且另一种格式是1M页CPU DAT兼容格式552。示出的位数量是用于索引到该页或表中（或者以其他方式定位该页或表中的项）的地址位的数量。例如，PCI地址的12位554用作到4k页556中的字节偏移；8位558用作到页表560中的索引；11位562用作到段表564中的索引等。位于指定的地址转换表下的是由该地址转换表支持的地址空间的最大大小。例如，页表560支持1M DMA地址空间；段表564支持2G DMA地址空间等。在该图中，以及在图5D中，K＝千字节，M=兆字节，G=千兆字节，T=百万兆字节，P=拍字节（petabytes），且E=艾字节（exabytes）。
如图所示，随着页大小的增加，转换表的级数降低。例如，对于4k页556，需要页表，但对于1M的页来说不需要。其他例子和变化是可能的。
另一种地址转换格式是I/O扩展地址转换格式，其中使用扩展的地址转换表。在图5D中示出了I/O扩展地址转换格式。例如，示出了以下格式：具有4k页570的4k地址转换表；具有4K页572的1M地址转换表；以及具有1M页574的1M地址转换表。如跟CPU DAT兼容格式一样，列出的位数是用于在特定表中定位项的那些位。例如，在标号576处，12个位是4k页中的偏移。类似地，在标号578，使用9个位来索引到I/O页表中。该I/O页表允许具有2M大小的DMA地址空间。存在许多其他的例子。
在一个特定实施方式中，为了执行DMA地址空间到适配器的注册，使用被称为修改PCI功能控制（MPFC）指令的指令。例如，操作系统确定它希望使用哪种地址转换格式，为该格式建立地址转换表，并随后发出MPFC指令，该格式作为指令的操作数而被包括在其中。在一个例子中，格式和指令的其他操作数包括在（以下描述的）功能信息块中，该功能信息块是指令的操作数。功能信息块随后被用于更新DTE以及可选地在一个实施例中包括适配器的操作参数的功能表项（FTE）。
将参考图6A-9描述涉及该指令的一个实施例，特别是注册过程。参考图6A，修改PCI功能控制指令600包括例如指示修改PCI功能控制指令的操作码602；指定所包括的各种信息所在位置的第一字段604，所述信息是关于操作参数正为其建立的适配器功能的信息；以及指明从其获取PCI功能信息块（FIB）的位置的第二字段606。以下将进一步描述由字段1和2指定的位置的内容。
在一个实施例中，字段1指定包括各种信息的通用寄存器。如图6B所示，寄存器的内容包括例如功能句柄（handle）610，其标识适配器功能的句柄，修改指令是代表该功能执行的；地址空间612，其指定与由功能句柄指定的适配器功能有关的系统存储器中的地址空间；操作控制614，其指定将针对适配器功能而执行的操作；以及状态616，其以预定码提供当完成指令时关于指令的状态。
在一个实施例中，功能句柄包括例如指示句柄是否被使能的使能指示器，标识适配器功能的功能号（这是静态标识符，且可被用于索引到功能表中）；以及实例号，其指定该功能句柄的特定实例。存在用于每个适配器功能的功能句柄，且其用于定位功能表中的功能表项（FTE）。每个功能表项包括操作参数和/与其适配器功能有关的其他信息。作为例子，功能表项包括：
实例号：该字段指示与功能表项有关的适配器功能句柄的特定实例；
设备表项（DTE）索引1…n：存在一个或多个设备表索引，且每个索引是到一个设备表中的索引，用于定位设备表项（DTE）。每个适配器功能有一个或多个设备表项，且每个项包括与其适配器功能有关的信息，包括用于处理适配器功能的请求（例如，DMA请求、MSI请求）的信息以及涉及与适配器功能有关的请求（例如，PCI指令）的信息。每个设备表项与分配给适配器功能的系统存储器内的一个地址空间有关。适配器功能可具有分配给适配器功能的系统存储器内的一个或多个地址空间。
示忙器：该字段指示适配器功能是否忙；
持久错误状态指示器：该字段指示适配器功能是否处于持久错误状态；
恢复启动指示器：该字段指示是否已启动对于适配器功能的恢复；
许可指示器：该字段指示尝试控制适配器功能的操作系统是否有权限这么做；
使能指示器：该字段指示适配器功能是否被使能（例如1=使能，0=禁止）；
请求者标识符（RID）：这是适配器功能的标识符，且包括例如总线号、设备号和功能号。
在一个例子中，该字段用于访问适配器功能的配置空间。（适配器的存储器可被定义为地址空间，包括例如配置空间、I/O空间和/或一个或多个存储器空间。）在一个例子中，可通过在由操作系统（或其他配置）发出到适配器功能的指令中指定配置空间来访问配置空间。在该指令中指定的是到配置空间中的偏移，以及用于定位包括RID的恰当的功能表项的功能句柄。固件接收指令并确定其用于配置空间。因此，它使用RID来生成对I/O集线器的请求，且I/O集线器创建访问适配器的请求。适配器功能的定位是基于RID，且该偏移指定到适配器功能的配置空间中的偏移。
如在此使用的，固件包括例如处理器的微代码、毫代码（millicode）和/或宏代码。它包括例如用于实现更高级机器代码的硬件级指令和/或数据结构。在一个实施例中，它包括例如专有代码，其典型地作为包括可信软件的微代码或特定于底层硬件的微代码而被交付，并控制操作系统访问系统硬件。
基地址寄存器（BAR）（1到n）：该字段包括多个无符号整数，被指定为BAR0-BARn，其与原始指定的适配器功能有关，且其值也被存储在与适配器功能有关的基地址寄存器中。每个BAR指示适配器功能内的存储器空间或I/O空间的开始地址，并也指示地址空间的类型，即，它是例如64或32位的存储空间，或是32位的I/O空间；
在一个例子中，它被用于访问适配器功能的存储空间和/或I/O空间。例如，在访问适配器功能的指令中提供的偏移被添加到与在指令中指定的地址空间有关的基地址寄存器中的值，以获得用于访问适配器功能的地址。在指令中提供的地址空间标识符标识将被访问的适配器功能内的地址空间，以及将被使用的对应的BAR；
大小（Size）1…n：该字段包括多个无符号整数，被指定为SIZE0-SIZEN；大小字段的值，当不是零时，表示每个地址空间的大小，且每个项对应于先前描述的BAR。
以下将描述关于BAR和Size的进一步细节。
1.当BAR没有针对适配器功能而实现时，BAR字段及其对应的大小字段都被存储为零。
2.当BAR字段表示I/O地址空间或者32位存储器地址空间时，对应的大小字段是非零的并表示地址空间的大小。
3.当BAR字段表示64位存储器地址空间时，
a.BARn字段表示最低有效（least significant）的地址位。
b.下一个连续BARn+1字段表示最高有效（most significant）的地址位。
c.对应的SIZEn字段是非零的，并表示地址空间的大小。
d.对应的SIZEn+1字段不是有意义的，且被存储为零。
内部路由信息：该信息被用于执行到适配器的特定路由。作为例子，它包括例如节点、处理器芯片和集线器寻址信息。
状态指示：这提供了关于例如加载/存储操作是否被阻止或适配器是否处于错误状态的指示，以及其他指示。
在一个例子中，示忙器、持久错误状态指示器以及恢复启动指示器基于由固件执行的监督而被设置。而且，许可指示器基于例如策略而被设置；且BAR信息基于在处理器（例如，处理器的固件）的总线行走（bus walk）期间发现的配置信息而被设置。其他字段可基于配置、初始化和/或事件而被设置。在其他实施例中，功能表项可包括更多、更少或不同的信息。包括的信息可取决于由适配器功能支持或使能的操作。
参考图6C，在一个例子中，字段2指示PCI功能信息块（FIB）的逻辑地址620，该PCT功能信息块包括关于有关适配器功能的信息。功能信息块被用于更新设备表项和/或与适配器功能有关的功能表项（或其他位置）。该信息在适配器的初始化和/或配置期间，以及/或者响应于特定事件而被存储在FIB中。
参考图6D描述关于功能信息块（FIB）的进一步细节。在一个实施例中，功能信息块650包括以下字段：
格式651：该字段指定FIB的格式。
拦截控制652：该字段被用来指示特定指令由可调页模式客户（pageable mode guest）进行的客户执行是否导致指令拦截；
错误指示654：该字段包括用于直接存储器访问和适配器中断的错误状态指示。当该位被设置（例如1）时，在执行用于适配器功能的直接存储器访问或适配器拦截时，检测到一个或多个错误；
加载/存储阻止656：该字段指示加载/存储操作是否被阻止；
PCI功能有效658：该字段包括用于适配器功能的使能控制。当该位被设置（例如1）时，适配器功能被认为对于I/O操作而被使能；
地址空间注册660：该字段包括用于适配器功能的直接存储器访问使能控制。当该字段被设置（例如1）时，直接存储访问被使能；
页大小661：该字段指示将被DMA存储器访问所访问的页或其他存储单元的大小；
PCI基地址（PBA）662：该字段是用于分配给适配器功能的系统存储器中的地址空间的基地址。它表示适配器功能被允许使用以直接存储器访问指定的DMA地址空间的最低虚拟地址；
PCI地址界限（PAL）664：该字段表示适配器功能被允许在指定的DMA地址空间内访问的最高虚拟地址；
输入/输出地址转换指针（IOAT）666：输入/输出地址转换指针指定由PCI虚拟地址转换使用的任何转换表中的第一个，或者它可直接指定作为转换结果的存储帧的绝对地址；
中断子类（ISC）668：该字段包括用于针对适配器功能给出适配器中断的中断子类；
中断数（NOI）670：该字段指定针对适配器功能接受的不同的中断代码的数量。该字段也以位定义了由适配器中断位向量地址和适配器中断位向量偏置字段指定的适配器中断位向量的大小；
适配器中断位向量地址（AIBV）672：该字段指定用于适配器功能的适配器中断位向量的地址。该向量在中断处理中使用；
适配器中断位向量偏移674：该字段指定用于适配器功能的第一适配器中断位向量位的偏移；
适配器中断概要位地址（AISB）676：该字段提供指定可选地在中断处理中使用的适配器中断概要位的地址；
适配器中断概要位偏移678：该字段提供到适配器中断概要位向量中的偏移；
功能测量块（FMB）地址680：该字段提供用于收集关于适配器功能的测量的功能测量块的地址；
功能测量块键（key）682：该字段包括访问功能测量块的访问键；
概要位通知控制684：该字段指示是否存在正使用的概要位向量；
指令授权令牌686：该字段用于确定可调页存储模式客户是否被授权执行PCI指令而没有主机干预。
在一个例子中，在中，可调页客户经由开始解释执行（SIE）指令以解释等级2被解释性地执行。例如，逻辑分区（LPAR）管理程序（hypervisor）执行SIE指令以开始物理的、固定的存储器中的逻辑分区。如果是该逻辑分区中的操作系统，它发出SIE指令以在其V=V（虚拟）存储中执行其客户（虚拟）机。因此，LPAR管理程序使用等级1SIE，且管理程序使用等级2SIE；以及
地址转换格式687：该字段指示用于将在转换中使用的最高级转换表的地址转换的所选择的格式（例如，最高级表（例如，段表、区域（region）第三等）的指示）。
在修改PCI功能控制指令中指定的功能信息块被用于修改选择的设备表项、功能表项和/或与在指令中指定的适配器功能有关的其他固件控制。通过修改设备表项、功能表项和/或其他固件控制，为适配器提供某些服务。这些服务包括，例如，适配器中断；地址转换；重置错误状态；重置加载/存储阻止；设置功能测量参数；以及设置拦截控制。
参考图7描述与修改PCI功能控制指令有关的逻辑的一个实施例。在一个例子中，指令由操作系统（或其他配置）发出并由执行操作系统的处理器（例如，固件）执行。在此处的例子中，指令和适配器功能是基于PCI的。但是，在其他实施例中，可使用不同的适配器结构和相应的指令。
在一个例子中，操作系统向指令提供以下操作数（例如，在由指令指定的一个或多个寄存器中）；PCI功能句柄；DMA地址空间标识符；操作控制；以及功能信息块的地址。
参考图7，初始地，确定是否安装了允许修改PCI功能控制指令的工具（facility），查询700。该确定通过例如检查存储在例如控制块中的指示器而做出。如果工具未安装，提供异常条件，步骤702。否则，确定指令是否由可调页存储模式客户（或其他客户）发出，查询704。如果是，主机操作系统将仿真用于该客户的操作，步骤706。
否则，确定一个或多个操作数是否被对准，查询708。例如，确定功能信息块的地址是否是在双字边界。在一个例子中，这是可选的。如果操作数未被对准，则提供异常条件，步骤710。否则，确定功能信息块是否可访问，查询712。如果否，则提供异常条件，步骤714。否则，确定在修改PCI功能控制指令的操作数中提供的句柄是否被使能，查询716。在一个例子中，该确定通过检查句柄中的使能指示器而做出。如果句柄没有被使能，则提供异常条件，步骤718。
如果句柄被使能，则句柄被用于定位功能表项，步骤720。即，至少一部分句柄被用于索引到功能表中以定位对应于适配器功能的功能表项，操作参数将为该适配器功能建立。
确定功能表项是否被发现，查询722。如果否，则提供异常条件，步骤724。否则，如果发出指令的配置是客户，查询726，则提供异常条件（例如拦截到主机），步骤728。如果配置不是客户，则该查询可被忽略，或者如果指定的话，可检查其他授权。
随后确定该功能是否被使能，查询730。在一个例子中，该确定是通过检查功能表项中的使能指示器而做出的。如果它未被使能，则提供异常条件，步骤732。
如果功能被使能，则确定恢复是否是活动的，查询734。如果由功能表项中的恢复指示器确定恢复是活动的，则提供异常条件，步骤736。但是，如果恢复不是活动的，则进一步确定功能是否忙，查询738。该确定是通过查询功能表项中的示忙器而做出的。如果功能忙，则提供忙条件，步骤740。利用该忙条件，可重试该指令，而不是放弃它。
如果功能不忙，则进一步确定功能信息块格式是否有效，查询742。例如，检查FIB的格式字段以确定该格式是否由系统支持。如果它是无效的，则提供异常条件，步骤744。如果功能信息块格式是有效的，则进一步确定在指令的操作数中指定的操作控制是否是有效的，查询746。即，该操作控制是否是用于该指令的指定操作控制中的一个。如果它是无效的，则提供异常条件，步骤748。但是，如果该操作控制是有效的，则继续处理指定的特定操作控制。
可被指定的一种操作控制是在控制用于适配器的地址转换时使用的注册I/O地址转换参数操作。利用该操作，与I/O地址转换有关的PCI功能参数由FIB（其是该指令的操作数）的适合参数设置在DTE、FTE和/或其他位置中。这些参数包括，例如，PCI基地址；PCI地址界限（也被称为PCI界限或界限）；地址转换格式；页大小；以及I/O地址转换指针，它们是该操作的操作数。也存在暗示的操作，包括开始DMA地址（SDMA）以及结束DMA地址（EDMA），其存储在可被执行指令的处理器访问的位置。
参考图8描述建立用于I/O地址转换的操作参数的逻辑的一个实施例。初始地，确定FIB中的PCI基地址是否大于FIB中的PCI界限，查询800。如果基地址和界限的比较指示基地址大于界限，则识别异常条件，步骤802。但是，如果基地址小于或等于界限，则进一步确定地址转换格式和页大小是否有效，查询804。如果它们无效，则提供异常条件，步骤806。但是，如果它们无效，则进一步确定地址空间的大小（基于基地址和界限）是否超过转换能力，查询808。在一个例子中，地址空间的大小与基于上级表的格式可能的最大地址转换能力进行比较。例如，如果上级表是DAT兼容段表，最大转换能力是2千兆字节。
如果地址空间的大小超过转换能力，则提供异常条件，步骤810。否则，进一步确定基地址是否小于开始DMA地址，查询812。如果这样，则提供异常条件，步骤814。否则，进一步确定地址界限是否大于结束DMA地址，查询816。如果是这样，则提供异常条件，步骤818。在一个例子中，开始DMA地址和结束DMA地址是基于全系统策略。
此后，确定是否可获得足够的资源（如果需要任何资源的话）来执行I/O地址转换，查询820。如果否，则提供异常条件，步骤822。否则，进一步确定I/O地址转换参数是否已在FTE和DTE中注册，查询824。这是通过检查FTE/DTE中的参数的值而确定的。例如，如果FTE/DTE中的值是零或另一个定义的值，则还没有执行注册。为了定位FTE，使用在指令中提供的句柄，且为了定位DTE，使用FTE中的设备索引。
如果适配器功能已被注册用于地址转换，则提供异常条件，步骤826。如果否，则确定指定的DMA地址空间是否有效，（即，其是否是DTE为其使能的地址空间），查询828。如果否，则提供异常条件，步骤830。如果所有的检查都成功，则转换参数被放置在设备表项中，并可选地，放置在功能表项中（或其他指定位置），步骤832。例如，与I/O地址转换有关的PCI功能参数从功能信息块被复制并放置在DTE/FTE中。这些参数包括，例如PCI基地址、PCI地址界限、转换格式、页大小以及I/O地址转换指针。该操作使能对指定的DMA地址空间的DMA访问。它使能用于适配器功能的I/O地址转换。
可由修改PCI功能控制指令指定的另一个操作控制是注销I/O地址转换参数操作，其例子将参考图9描述。利用该操作，与I/O地址转换有关的功能参数被重设为零。该操作禁止了对指定的DMA地址空间的DMA访问，并引起用于该DMA地址空间的I/O转换后备缓冲器（translationlookaside buffer）项的清除。它禁止地址转换。
参考图9，在一个实施例中，确定I/O地址转换参数是否未注册，查询900。在一个例子中，该确定是通过检查FTE或DTE中合适的参数的值而做出的。如果这些字段是零或某个指定值，它们未被注册。因此，提供异常条件，步骤902。如果它们被注册，则确定DMA地址空间是否有效，查询904。如果它无效，则提供异常条件，步骤906。如果DMA地址空间有效，则设备表项中以及可选地对应的功能表项中的转换参数被清除，步骤908。
以上详细描述的是用于将适配器提供的输入/输出地址转换为系统存储器地址的高效机制。在一个例子中，使用完整PCI地址（例如，整个64位的地址）来访问存储器；但是，地址转换查找通过仅使用地址的一部分以用于转换而被最小化。尽管使用完全地址提供了额外的保护，仅使用例如低阶位以用于转换通过更少的转换查找等级，而允许更高效的转换。这允许在使用可与操作系统虚拟地址共存或相同的地址时的操作系统灵活性。而且，其允许CPU地址转换表由适配器共享，同时允许I/O减少需要扫描的表的数量。而且，在允许不同的适配器和/或操作系统使用分离的地址空间范围时，提供了额外的保护。
在此描述的实施例中，适配器是PCI适配器。如在此使用的，PCI指根据由外围组件互连特别兴趣组（PCI-SIG）定义的基于PCI的规范而实现的任何适配器，包括但不限于PCI或PCIe。在一个特定例子中，快速外围组件互连（PCIe）是组件级互连标准，其定义了用于I/O适配器和主机系统之间的事务的双向通信协议。根据用于PCIe总线上的传输的PCIe标准，PCIe通信被封装在包中。源于I/O适配器且止于主机系统的事务被称为上行事务。源于主机系统且止于I/O适配器的事务被称为下行事务。PCIe拓扑基于成对（例如，一个上行链路，一个下行链路）的点对点单向链路以形成PCIe总线。PCIe标准由PCI-SIG维护并公布。
所属技术领域的技术人员知道，本发明可以实现为系统、方法或计算机程序产品。因此，本公开可以具体实现为以下形式，即：可以是完全的硬件、也可以是完全的软件（包括固件、驻留软件、微代码等），还可以是硬件和软件结合的形式，本文一般称为“电路”、“模块”或“系统”。此外，在一些实施例中，本发明还可以实现为在一个或多个计算机可读介质中的计算机程序产品的形式，该计算机可读介质中包含计算机可读的程序代码。
可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子（非穷举的列表）包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器（RAM）、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
现在参考图10，在一个例子中，计算机程序产品1000包括，例如，一个或多个计算机可读存储介质1002，在其上存储有计算机可读的程序代码装置或逻辑1004，以提供并方便本发明的一个或多个方面。
体现在计算机可读介质上的程序代码可以用任何适当的介质传输，所述介质包括但不限于：无线、有线、光缆、RF等，或上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。
本文中将参照本发明实施例的方法、装置（系统）和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，这些计算机程序指令通过计算机或其它可编程数据处理装置执行，产生了实现流程图和/或框图中的方框中规定的功能/操作的装置。
也可以把这些计算机程序指令存储在能使得计算机或其它可编程数据处理装置以特定方式工作的计算机可读介质中，这样，存储在计算机可读介质中的指令就产生出一个包括实现流程图和/或框图中的方框中规定的功能/操作的指令装置(instruction  means)的制造品（manufacture）。
也可以把计算机程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机或其它可编程装置上执行的指令能够提供实现流程图和/或框图中的方框中规定的功能/操作的过程。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
除了上述，本发明的一个或多个方面可由服务提供商提供、许诺（offer）、部署、管理、服务等，该服务提供商提供用户环境的管理。例如，服务提供商可创建、维持、支持等计算机代码和/或计算机基础设施，其为一个或多个用户执行本发明的一个或多个方面。反过来，服务提供商可例如根据预订和/或费用协议从用户接受付费。额外地或可替换地，服务提供商可从向一个或多个第三方销售广告内容接受付费。
在本发明的一个方面，可部署用于执行本发明的一个或多个方面的应用。作为一个例子，部署应用包括提供计算机基础设施，其可操作以执行本发明的一个或多个方面。
作为本发明的又一个方面，可部署计算基础设施，其包括将计算机可读代码集成到计算机系统，其中与计算系统结合的代码能够执行本发明的一个或多个方面。
作为本发明的再一个方面，可提供用于集成计算基础设施包括将计算机可读码集成到计算机系统的过程。计算机系统包括计算机可读介质，其中计算机介质包括本发明的一个或多个方面。与计算机系统结合的代码能够执行本发明的一个或多个方面。
尽管以上描述了各种实施例，这些仅是例子。例如，其他体系结构的计算环境可包含并使用本发明的一个或多个方面。作为例子，除了 服务器之外的服务器，诸如由国际商业机器公司提供的Power Systems服务器或其他服务器，或其他公司的服务器，可包括、使用和/或受益于本发明的一个或多个方面。而且，尽管在此示出的例子中，适配器和PCI集线器被认为是服务器的一部分，在其他实施例中，它们不是必须被认为是服务器的一部分，而是可被简单地认为是耦合到计算环境的系统存储器和/或其他组件。计算环境不需要是服务器。而且，尽管描述了转换表，可使用任何数据结构，且术语表将包括所有这样的数据结构。而且，尽管适配器是基于PCI的，可与其他适配器或其他I/O组件一起使用本发明的一个或多个方面。适配器和PCI适配器仅仅是例子。而且，可使用其他大小的地址空间、地址表和/或页，而不脱离本发明的范围。而且，DTE可包括更多、更少或不同的信息。进一步地，可使用本发明的一个或多个方面转换其他类型的地址。许多其他变化是可能的。
而且，其他类型的计算环境可受益于本发明的一个或多个方面。作为例子，可使用适于存储和/或执行程序代码的数据处理系统，其包括至少两个通过系统总线直接或间接耦合到存储元件的处理器。存储器元件包括，例如，在程序代码的实际执行期间使用的本地存储器、大容量存储器以及高速缓冲存储器，其提供至少一些程序代码的临时存储，以便减少在执行期间必须从大容量存储器取回代码的次数。
输入/输出或I/O设备（包括但不限于键盘、显示器、指点设备、DASD、磁带、CD、DVD、拇指驱动器（thumb drive）以及其他的存储介质等）可直接或通过介于其间的I/O控制器被耦合到系统。网络适配器也可被耦合到系统以使得数据处理系统能够通过介于其间的私有或公共网络而耦合到其他的数据处理系统或远程打印机或存储设备。调制解调器、电缆调制解调器和以太网卡仅是一些可获得的网络适配器类型。
参考图11，其描述了实施本发明的一个或多个方面的主机计算机系统5000的代表性组件。代表性主机计算机5000包括与计算机存储器（即，中央存储器）5002通信的一个或多个CPU 5001，以及到存储介质设备5011和网络5010的I/O接口，以用于与其他计算机或SAN等通信。CPU 5001符合具有架构指令集和架构功能的架构。CPU 5001可具有动态地址转换（DAT）5003，其用于将程序地址（虚拟地址）转变为存储器的真实地址。DAT典型地包括用于高速缓存转换的转换后备缓冲器（TLB）5007，这样稍后对计算机存储器5002块的访问不需要地址转换的延迟。典型地，高速缓存5009被使用在计算机存储器5002和处理器5001之间。高速缓存5009可以是分层的，具有可被多于一个的CPU获得的大高速缓存，以及大高速缓存和每个CPU之间的较小、较快（较低级）的高速缓存。在一些实施方式中，较低级的高速缓存被拆分以为指令获取和数据访问提供单独的低级高速缓存。在一个实施例中，由指令获取单元5004经由高速缓存5009从存储器5002获取指令。指令在指令解码单元5006中被解码，且（在一些实施例中与其他指令一起）被发送到一个或多个指令执行单元5008。典型地，使用若干执行单元5008，例如算术执行单元、浮点执行单元和分支指令执行单元。指令被执行单元执行，如需要，从指令指定的寄存器或存储器访问操作数。如果将从存储器5002访问（加载或存储）操作数，加载/存储单元5005典型地在被执行的指令的控制下处理该访问。指令可在硬件电路或内部微代码（固件）中或其组合中被执行。
需注意的是，计算机系统包括本地（或主）存储器中的信息，以及寻址、保护以及引用和改变记录。寻址的一些方面包括地址格式、地址空间的概念、地址的各种类型和其中一种类型的地址被转换为另一种类型的地址的方式。一些主存储器包括永久分配的存储位置。主存储器向系统提供直接可被寻址的快速访问的数据存储。数据和程序在可被处理之前都将（从输入设备）被加载到主存储器。
主存储器可包括一个或多个更小、更快速访问的缓冲存储器，有时候被称为高速缓存。高速缓存典型地与CPU或I/O处理器物理地关联。物理结构以及不同存储介质的使用的效果，除了在性能上，通常不会被程序观察到。
可维护用于指令和数据操作数的单独的高速缓存。高速缓存中的信息可被维护为相邻的字节，所述字节位于被称为高速缓存块或高速缓存线（或简称为线）的整数界限上。模型可提供EXTRACT CACHE ATTRIBUTE（提取高速缓存属性）指令，其返回高速缓存线的字节大小。模型也可提供PREFETCH DATA（预取数据）和PREFETCH DATA RELATIVELONG（预取较长数据）指令，其实现存储到数据或指令高速缓存中的预取，或数据从高速缓存的释放。
存储器被视为位的长水平串。对于大部分操作来说，以从左到右的顺序进行对存储器的访问。位串被细分为八个位的单位。八位单位被称为字节，其是所有信息格式的基本构件。存储器中的每个字节位置由唯一的非负整数标识，该非负整数是该字节位置的地址，或简称为字节地址。相邻的字节位置具有连续的地址，在左边从0开始且以从左到右的顺序进行。地址是无符号二进制整数，且是24、31或64位。
信息一次一个字节或一组字节地在存储器和CPU或通道子系统之间传递。除非另有指定，例如在中，存储器中的一组字节由该组的最左边的字节寻址。组中的字节的数量可由将被执行的操作暗示或显式地指定。当在CPU操作中使用时，一组字节被称为字段。在字节的每个组内，例如在中，位以从左到右的顺序被编号。在中，最左边的位有时候被称为“高阶”位且最右边的位被称为“低阶”位。但是，位数不是存储器地址。仅字节可被寻址。为了操作存储器中的字节的单个位，访问整个字节。字节上的位从左到右被编号为0到7（例如在中）。对于24位地址，地址中的位被编号为8-31或40-63，对于31位地址，编号为1-31或33-63，对于64位地址，编号为0-63。在多个字节的任何其他的固定长度的格式中，构成格式的位从0开始被连续编号。为了错误检测，且优选地为了校正，一个或多个校验位可与每一个字节或一组字节一起被传递。这样的校验位由机器自动生成且不能被程序直接控制。存储容量以字节的数量来表示。当存储器操作数字段的长度由指令的操作码暗示时，字段被称为具有固定长度，其可以是一个、两个、四个、八个或十六个字节。可为某些指令暗示更大的字段。当存储器操作数字段的长度没有被暗示，而是被显式地表示时，该字段被称为具有可变长度。可变长度的操作数可以一个字节的增量（或者对于一些指令，以两个字节倍数或其他倍数）在长度上可变。当信息被放在存储器中时，仅替换被包括在指定的字段中的那些字节位置的内容，即使到存储器的物理路径的宽度可能大于正被存储的字段的长度。
某些信息单元位于存储器中的整数界限上。对于信息单元，当其存储器地址是以字节表示的单元长度的倍数时，界限被称为是整数的。特殊的名称被给予整数界限上的2、4、8和16字节的字段。半字是两字节边界上的一组两个连续的字节，且是指令的基本构件。字是四字节边界上的一组四个连续的字节。双字是八字节边界上一组八个连续的字节。四倍长字（quadword）是16字节边界上的一组16个连续的字节。当存储器地址指定半字、字、双字和四倍长字时，地址的二进制表示分别包括一个、两个、三个或四个最右边的零位。指令将位于二字节整数边界上。大多数指令的存储器操作数不具有界限对准要求。
在为指令和数据操作数实现单独的高速缓存的设备上，如果程序在高速缓存线中存储且指令被随后从该高速缓存线获取，可经历显著的延迟，不管该存储是否改变随后被获取的指令。
在一个实施例中，本发明可被软件（有时候被称为许可的内部代码、固件、微代码、毫代码、微微代码（pico-code）等，其任何一个都将符合本发明）实施。参考图11，体现本发明的软件程序代码可典型地由主系统5000的处理器5001从长期存储介质设备5011（诸如CD-ROM驱动器、磁带驱动或硬盘驱动器）访问。软件程序代码可体现在与数据处理系统一起使用的各种已知介质（诸如软磁盘、硬盘驱动或CD-ROM）中的任何一个上。代码可在这样的介质上被分发，或可从一个计算机系统的计算机存储器5002或存储设备通过网络5010被分发给其他计算机系统的用户，以由这样的其他系统的用户使用。
软件程序代码包括操作系统，其控制各种计算机组件和一个或多个应用程序的功能和交互。程序代码通常可从存储介质设备5011调页到相对更高速的计算机存储器5002，在此它对于处理器5001是可用的。用于在存储器中、物理介质上体现软件程序代码和/或经由网络分发软件代码的技术和方法是熟知的，且不会在此被进一步讨论。当程序代码被创建并存储在有形介质（包括但不限于电子存储模块（RAM）、闪存、光盘（CD）、DVD、磁带等）上时，其经常被称为“计算机程序产品”。计算机程序产品介质典型地可由优选地位于计算机系统中的处理电路读取以由处理电路执行。
图12示出了可在其中实施本发明的代表性工作站或服务器硬件系统。图12的系统5020包括代表性基本计算机系统（base computer system）5021，诸如个人计算机、工作站或服务器，包括可选的外围设备。根据已知技术，基本计算机系统5021包括一个或多个处理器5026以及被用于连接并使能处理器5026和系统5021的其他组件之间的通信的总线。总线将处理器5026连接到存储器5025以及可包括例如硬盘驱动器（例如，包括磁介质、CD、DVD和闪存中的任何一个）或磁带驱动器的长期存储器5027。系统5021也可包括用户接口适配器，其经由总线将微处理器5026连接到一个或多个接口设备，诸如键盘5024、鼠标5023、打印机/扫描仪5030和/或其他接口设备，其可以是任何用户接口设备，诸如触摸敏感屏、数字化输入垫（digitized entry pad）等。总线也可经由显示适配器将诸如LCD屏幕或监视器的显示设备5022连接到微处理器5026。
系统5021可通过能与网络5029通信5028的网络适配器与其他计算机或计算机网络通信。示例性网络适配器是通信通道、令牌环网、以太网或调制解调器。或者，系统5021可使用诸如CDPD（蜂窝数字分组数据）卡的无线接口来通信。系统5021可与局域网（LAN）或广域网（WAN）中的这样的其他计算机关联，或系统5021可以是与另一个计算机的客户机/服务器安排中的客户机等。所有这些配置以及合适的通信硬件和软件在本领域中是已知的。
图13示出了其中可实施本发明的数据处理网络5040。数据处理网络5040可包括多个单独的网络，诸如无线网和有线网，其每个可包括多个单独的工作站5041、5042、5043、5044。此外，本领域技术人员将理解，可包括一个或多个LAN，其中LAN可包括多个耦合到主处理机的智能工作站。
仍然参考图13，网络也可包括大型计算机或服务器，诸如网关计算机（客户机服务器5046）或应用服务器（远程服务器5048，其可访问数据储存库，且也可直接从工作站5045被访问）。网关计算机5046用作到每个单独网络的进入点。当将一个联网协议连接到另一个时，需要网关。网关5046可通过通信链路优选地耦合到另一个网络（例如因特网5047）。也可使用通信链路将网关5046直接耦合到一个或多个工作站5041、5042、5043、5044。可以利用可从国际商业机器公司获得的IBM eServerTM 服务器来实现网关计算机。
同时参考图12和13，可体现本发明的软件编程代码可被系统5020的处理器5026从诸如CD-ROM驱动器或硬盘驱动器的长期存储介质5027访问。软件编程代码可被体现在与数据处理系统一起使用的各种已知介质（诸如软盘、硬盘驱动器或CD-ROM）中的任一个上。代码可在这样的介质上被分发，或从一个计算机系统的存储器或存储设备通过网络被分发到其他计算机系统的用户5050、5051，以供这样的其他系统的用户使用。
或者，编程代码可体现在存储器5025中，且由处理器5026使用处理器总线访问。这样的编程代码包括操作系统，其控制各种计算机组件和一个或多个应用程序5032的功能和交互。程序代码通常从存储介质5027调页到高速存储器5025，在此它可用于由处理器5026进行处理。用于在存储器中、在物理介质上体现软件编程代码和/或经由网络分发软件代码的技术和方法是公知的，不会在此进一步讨论。程序代码，当其被创建且在有形介质（包括但不限于电子存储模块（RAM）、闪存、光盘（CD）、DVD、磁带等）上存储时，通常被称为“计算机程序产品”。计算机程序产品介质典型地可以被优选地位于计算机系统中的处理电路读取以由处理电路执行。
最容易被处理器使用的高速缓存（通常比处理器的其他高速缓存更快更小）是最低级（L1或级别1）高速缓存，且主存储（主存储器）是最高级高速缓存（如果有三个级别的话是L3）。最低级高速缓存经常被分为保持将被执行的机器指令的指令缓存（I-高速缓存），和保持数据操作数的数据高速缓存（D-高速缓存）。
参考图14，为处理器5026示出了示例性处理器实施例。典型地，使用一个或多个级别的高速缓存5053来缓冲存储器块，以便改善处理器性能。高速缓存5053是高速缓冲器，其保持很可能被使用的存储器数据的高速缓存线。典型的高速缓存线是64、128或256字节的存储器数据。通常使用单独的高速缓存以用于缓存指令而不是缓存数据。高速缓存一致性（存储器和高速缓存中的线的副本的同步）通常由本领域中熟知的各种“窥探”算法提供。处理器系统的主存储器5025通常被称为高速缓存。在具有4个级别的高速缓存5053的处理器系统中，主存储器5025有时候被称为级别5（L5）高速缓存，因为它典型地更快，且仅保持可被计算机系统使用的非易失性存储器（DASD、磁带等）的一部分。主存储器5025可“高速缓存”由操作系统向主存储器5025调页入或从其调页出的数据页。
程序计数器（指令计数器）5061保持跟踪将被执行的当前指令的地址。处理器中的程序计数器是64位的，且可被截短为31或24位以支持先前的寻址界限。程序计数器典型地体现在计算机的PSW（程序状态字）中，这样它可在上下文转换中持续。因此，具有程序计数器值的进行中的程序可被例如操作系统中断（从程序环境到操作系统环境的上下文转换）。当程序不活动时，程序的PSW维持程序计数器值，且在操作系统执行时，操作系统的（PSW中的）程序计数器被使用。典型地，程序计数器以等于当前指令的字节数的量增量。RISC（精简指令集计算）指令典型地是固定长度，而CISC（复杂指令集计算）指令典型地是可变长度。的指令是具有长度为2、4或6字节的CISC指令。程序计数器5061被例如上下文转换操作或分支指令的分支采取操作修改。在上下文转换操作中，当前的程序计数器值与关于正被执行的程序的其他状态信息（诸如条件码）一起被保存在程序状态字中，且新程序计数器值被载入并指向将被执行的新程序模块的指令。执行分支采取操作，以通过将分支指令的结果加载到程序计数器5061中而允许程序进行决定或在程序内循环。
典型地，使用指令获取单元5055代表处理器5026获取指令。获取单元可获取“下一序列指令”、分支采取指令的目标指令或上下文转换后的程序的第一指令。现在的指令获取单元通常使用预取技术基于被预取的指令将被使用的可能性来推测性地预取指令。例如，获取单元可获取16字节的指令，其包括下一顺序指令以及进一步的顺序指令的额外字节。
获取的指令随后被处理器5026执行。在一实施例中，获取的指令被传递给获取单元的分派单元5056。分派单元解码指令并将关于解码的指令的信息转送给合适的单元5057、5058、5060。执行单元5057将典型地从指令获取单元5055接收关于解码的算术指令的信息，并将根据指令的操作码对操作数执行算术操作。优选地从存储器5025、架构寄存器5059或从正被执行的指令的立即字段（immediate field）向执行单元5057提供操作数。执行的结果，当被存储时，被存储在存储器5025、寄存器5059或其他机器硬件（诸如控制寄存器、PSW寄存器等）中。
处理器5026典型地具有一个或多个用于执行指令的功能的单元5057、5058、5060。参考图15A，执行单元5057可通过接口逻辑5071与架构通用寄存器5059、解码/分派单元5056、加载存储单元5060和其他5065处理器单元通信。执行单元5057可使用几个寄存器电路5067、5068、5069来保持算术逻辑单元（ALU）5066将操作的信息。ALU执行诸如加减乘除的算术操作，以及诸如和、或以及异或（XOR）、旋转和移位的逻辑运算。优选地，ALU支持依赖于设计的专门操作。其他电路可提供其他架构工具5072，例如包括条件码和恢复支持逻辑。典型地，ALU操作的结果被保持在输出寄存电路5070中，该输出寄存器电路可将结果转送到多种其他处理功能。有许多处理器单元安排，本说明书仅旨在提供对一个实施例的代表性理解。
例如，ADD指令将在具有算术和逻辑功能的执行单元5057中被执行，而例如浮点指令将在具有专用浮点能力的浮点执行中被执行。优选地，执行单元通过在操作数上执行操作码定义的功能在由指令标识的操作数上操作。例如，ADD指令可被执行单元5057在由指令的寄存器字段标识的两个寄存器5059中发现的操作数上执行。
执行单元5057对两个操作数执行算术加法，并在第三操作数中存储结果，其中第三操作数可以是第三寄存器或两个源寄存器中的一个。执行单元优选地利用算术逻辑单元（ALU）5066，其能执行多种逻辑功能，诸如移位、旋转、和、或、异或，以及多种代数函数，包括加减乘除中的任何一个。有些ALU 5066被设计为用于标量运算，有些用于浮点。根据架构，数据可以是大端（big endien）（其中最低有效字节位于最高字节地址）或小端（little endien）（其中最低有效字节位于最低字节地址）。IBM是大端。根据架构，带符号字段可以是符号和幅度、1的补码或2的补码。2的补码数是有利的，其在于ALU不需要设计减法能力，因为不管是2的补码中的负值还是正值，都仅要求ALU中的加法。数字通常以速记描述，其中12位的字段定义了4096字节块的地址，且通常被描述为例如4Kbyte（千字节）块。
参考图15B，用于执行分支指令的分支指令信息典型地被发送到分支单元5058，该分支单元经常使用诸如分支历史表5082的分支预测算法，在其他条件运算完成前预测分支结果。在条件运算完成前，当前分支指令的目标将被获取并推测性地执行。当条件运算完成时，基于条件运算的条件和推测的结果，推测性执行的分支指令或被完成或被丢弃。典型的分支指令可测试条件码，以及如果条件码满足分支指令的分支要求，分支到目标地址，分支地址可基于若干数被计算，所述数包括例如在寄存器字段或是指令的立即字段中找到的数。分支单元5058可利用具有多个输入寄存器电路5075、5076、5077和一个输出寄存器电路5080的ALU 5074。分支单元5058可与例如通用寄存器5059、解码分派单元5056或其他电路5073通信。
一组指令的执行可由于多个原因中断，所述原因包括例如由操作系统发起的上下文转换、引起上下文转换的程序异常或错误、引起上下文转换的I/O中断信号或多个程序（在多线程环境中）的多线程活动。优选地，上下文转换动作保存关于当前执行的程序的状态信息，且随后加载关于正被调用的另一个程序的状态信息。状态信息可被存储在例如硬件寄存器或存储器中。状态信息优选地包括指向将被执行的下一个指令的程序计数器值、条件码、存储器转换信息和架构寄存器内容。上下文转换活动可被硬件电路、应用程序、操作系统程序或固件代码（微代码、微微代码或许可内部码（LIC））单独地或其组合实现。
处理器根据指令定义的方法而访问操作数。指令可使用指令的一部分的值提供立即操作数，可提供一个或多个寄存器字段，其显式地指向通用寄存器或专用寄存器（例如浮点寄存器）。指令可利用由操作码字段确定的暗示的寄存器作为操作数。指令可利用用于操作数的存储器位置。可由寄存器、立即字段或寄存器和立即字段的组合提供操作数的存储器位置，如由长位移工具（facility）所例示的，其中该指令定义了基寄存器、索引寄存器和立即字段（位移字段），它们加到一起，以提供例如存储器中的操作数的地址。除非另外指明，此处的位置典型地意味着主存储器（主存储设备）中的位置。
参考图15C，处理器使用加载/存储单元5060访问存储器。加载/存储单元5060可以通过获取存储器5053中的目标操作数的地址并将操作数加载到寄存器5059或其他存储器5053位置中，来执行加载操作，或可以通过获取存储器5053中的目标操作数的地址并将从寄存器5059或另一个存储器5053位置获得的数据存储在存储器5053中的目标操作数位置，来执行存储操作。加载/存储单元5060可以是推测性的，且可以以相对于指令顺序来说无序的顺序访问存储器，但是加载/存储单元5060将向程序维持指令按顺序执行的外观。加载/存储单元5060可与通用寄存器5059、解密/分派单元5056、高速缓存/存储器接口5053或其他元件5083通信，且包括各种寄存器电路、ALU 5085和控制逻辑5090以计算存储器地址并提供流水线顺序以使操作保持次序。一些操作可不按顺序，但加载/存储单元提供功能以使不按顺序执行的操作对程序看起来如已按顺序执行一样，如本领域所熟知的。
优选地，应用程序“看到的”地址通常被称为虚拟地址。虚拟地址有时候被称为“逻辑地址”和“有效地址”。这些虚拟地址之所以虚拟，在于它们由多种动态地址转换（DAT）技术中的一种重定向到物理存储器位置，所述动态地址转换技术包括但不限于简单地给用偏移值给虚拟地址加前缀、经由一个或多个转换表转换虚拟地址，所述转换表优选地包括至少一个段表和一个页表（单独地或组合地），优选地，段表具有指向页表的项。在中，提供转换分级结构，包括区域第一表、区域第二表、区域第三表、段表和可选的页表。地址转换的性能通常通过利用转换后备缓冲器（TLB）被改善，该转换后备缓冲器包括将虚拟地址映射到相关的物理存储位置的项。当DAT使用转换表转换虚拟地址时，创建项。于是，虚拟地址的随后使用可利用快的TLB的项，而不是慢的顺序转换表访问。TLB内容可由包括LRU（最少最近使用）的多个替换算法来管理。
在处理器是多处理器系统的处理器的情况下，每个处理器具有保持共享资源的责任，所述共享资源诸如I/O、高速缓存、TLB和存储器，它们互锁以实现一致性。典型地，“窥探”技术将被用于维持高速缓存一致性。在窥探环境中，每个高速缓存线可被标记为正处于共享状态、独占状态、改变状态、无效状态等中的一个，以便有助于共享。
I/O单元5054（图14）向处理器提供用于附加到例如包括磁带、盘、打印机、显示器和网络的外围设备的装置。I/O单元通常由软件驱动器向计算机程序呈现。在诸如来自的的大型计算机中，通道适配器和开放系统适配器是提供操作系统和外围设备之间的通信的大型计算机的I/O单元。
而且，其他类型的计算环境可受益于本发明的一个或多个方面。作为例子，环境可包括仿真器（例如，软件或其他仿真机制），其中特定架构（包括例如指令执行、诸如地址转换的架构功能、以及架构寄存器）或其子集被仿真（例如，在具有处理器和存储器的本机计算机系统中）。在这样的环境中，仿真器的一个或多个仿真功能可实施本发明的一个或多个方面，即使执行仿真器的计算机可具有与正被仿真的能力不同的架构。作为一个例子，在仿真模式中，解码正被仿真的特定指令或操作，且建立合适的仿真功能以实施单个指令或操作。
在仿真环境中，主计算机包括例如存储器以存储指令和数据；指令获取单元以从存储器获取指令，且可选地，提供用于获取的指令的本地缓冲；指令解码单元以接收获取的指令并确定已被获取的指令的类型；以及指令执行单元以执行该指令。执行可包括将数据从存储器加载到寄存器；从寄存器将数据存储回存储器；或执行如由解码单元确定的某些类型的算术或逻辑运算。在一个例子中，每个单元在软件中实现。例如，被所述单元执行的操作被实现为仿真器软件中的一个或多个子例程。
更具体地，在大型计算机中，程序员（通常是如今的“C”程序员）一般通过编译器应用使用架构机器指令。存储在存储介质中的这些指令可以在服务器中本机地执行，或在执行其他架构的机器中执行。它们可在现有的和未来的大型计算机服务器以及的其他机器（例如，Power Systems服务器和服务器）中被仿真。它们可在使用由AMDTM等制造的硬件的各种机器上运行Linux的机器中被执行。除了在下的该硬件上执行，Linux也可被用于这样的机器，其使用由TurboHercules（www.trubohercules.com/）、Hercules（www.hercules-390.org/）或FSI（Fundamental Software,Inc）（www.funsoft.com/）（其中一般地执行是处于仿真模式中）提供的仿真。在仿真模式中，仿真软件由本机处理器执行以仿真被仿真处理器的架构。
本机处理器典型地执行仿真软件，其包括固件或本机操作系统，以执行被仿真处理器的仿真程序。仿真软件负责获取并执行被仿真处理器架构的指令。仿真软件维护仿真的程序计数器以保持跟踪指令界限。仿真软件可一次获取一个或多个仿真的机器指令，并将所述一个或多个仿真的机器指令转换为对应的本机机器指令组，以由本机处理器执行。这些转换的指令可被高速缓存，这样可完成更快的转换。仿真软件将维持被仿真的处理器架构的架构规则以保证为被仿真处理器编写的操作系统和应用正确操作。而且，仿真软件将提供由被仿真的处理器架构确定的资源，包括但不限于控制寄存器、通用寄存器、浮点寄存器、例如包括段表和页表的动态地址转换功能、中断机制、上下文转换机制、日中时间（TOD）时钟和到I/O子系统的架构接口，这样被设计为在被仿真处理器上运行的操作系统或应用程序可在具有仿真软件的本机处理器上运行。
解码正被仿真的特定指令，且调用子例程以执行该单个指令的功能。仿真被仿真处理器的功能的仿真软件功能例如在“C”子例程或驱动器中实现，或由提供用于特定硬件的驱动器的其他方法实现，如本领域技术人员在理解优选实施例的描述后将理解的。包括但不限于Beausoleil等人的标题为“Multiprocessor for Hardware Emulation”的美国专利证书号5,551,013；以及Scalzi等人的标题为“Preprocessing of Stored TargetRoutines for Emulating Incompatible Instructions on a Target Processor”的美国专利证书号6,009,261；以及Davidian等人的标题为“Decoding GuestInstruction to Directly Access Emulation Routines that Emulate the GuestInstructions”的美国专利证书号，5,574,873；以及Gorishek等人的标题为“Symmetrical Multiprocessing Bus and Chipset Used for CoprocessorSupport Allowing Non-Native Code to Run in a System”的美国专利证书号6,308,255；以及Lethin等人的标题为“Dynamic Optimizing Object CodeTranslator for Architecture Emulation and Dynamic Optimizing ObjectCode Translation Method”的美国专利证书号6,463,582，；以及Eric Traut的标题为“Method for Emulating Guest Instructions on a Host ComputerThrough Dynamic Recompilation of Host Instructions”的美国专利证书号5,790,825；以及许多其他专利的各种软件和硬件仿真专利示出各种已知的方式来实现针对可为本领域技术人员获得的目标机器对为不同机器进行架构设计的指令格式的仿真。
在图16中，提供了仿真主计算机系统5092的例子，其仿真主架构的主计算机系统5000’。在仿真主计算机系统5092中，主处理器（CPU）5091是仿真主处理器（或虚拟主处理器），并包括具有与主计算机5000’的处理器5091不同的本机指令集架构的仿真处理器5093。仿真主计算机系统5092具有可被仿真处理器5093访问的存储器5094。在示例性实施例中，存储器5094被分区为主计算机存储器5096部分和仿真例程5097部分。根据主计算机架构，主计算机存储器5096对于仿真主计算机5092的程序来说是可用的。仿真处理器5093执行与被仿真处理器5091不同架构的架构指令集的本机指令（即来自仿真程序处理器5097的本机指令），且可通过使用从顺序和访问/解码例程获得的一个或多个指令从主计算机存储器5096中的程序访问用于执行的主机指令，所述顺序和访问/解码例程可解码访问的主机指令，以确定用于仿真被访问的主机指令的功能的本机指令执行例程。被定义用于主计算机系统5000’架构的其他工具可被架构工具例程仿真，所述架构工具例程包括诸如通用寄存器、控制寄存器、动态地址转换和I/O子系统支持和处理器高速缓存等工具。仿真例程也可利用在仿真处理器5093中可获得的功能（诸如通用寄存器和虚拟地址的动态转换）以改善仿真例程的性能。也可提供专用硬件和卸载引擎以辅助处理器5093来仿真主计算机5000’的功能。
在此使用的术语仅是为了描述特定实施例，且不旨在限制本发明。如在此使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚地指明。还将理解，当在说明书中使用时，术语“包括”和/或“包含”指明存在所述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件和/或组件。
所附权利要求书中的所有装置或步骤加功能元件的相应结构、材料、操作以及等价物，如有的话，旨在包括用于结合如特别要求保护的其他所要求保护的元件来执行所述功能的任何结构、材料或操作。呈现本发明的说明是为了示出和描述的作用，但不是穷尽性的或将本发明限制于所公开的形式。许多修改和变化对本领域普通技术人员来说是明显的，且不脱离本发明的范围。选择和描述实施例是为了最佳地解释本发明的原理和实际应用，并使得本领域普通技术人员能针对适于考虑的特定用途的具有各种修改的各种实施例理解本发明。

Claims (18)

1.一种转换计算环境中的地址的方法，所述方法包括：
从适配器获得将被转换的地址，所述地址包括多个位，所述多个位包括第一部分位和第二部分位；
接收指示允许的地址范围的地址范围值；
使用至少第一部分位和所接收的地址范围验证所述地址；以及
将所述地址转换为可在访问计算环境的存储器中使用的存储器地址，该转换忽略第一部分位并使用第二部分位来从一个或多个地址转换表等级获得地址信息以执行转换。
2.如权利要求1所述的方法，其中所述第一部分位包括所述地址的高阶位且所述第二部分位包括所述地址的低阶位，所述低阶位是基于包括所述存储器地址的分配的地址空间的大小而确定的。
3.如权利要求1所述的方法，其中地址转换表的等级数是基于包括所述存储器地址的分配的地址空间的大小、将被用于所述转换的一个或多个地址转换表的大小以及由所述存储器地址访问的存储器单元的大小中的至少一个。
4.如权利要求1所述的方法，其中所述转换包括选择将被用于转换所述地址的地址转换表，所述选择使用在所述转换中使用的设备表项中的指针。
5.如权利要求4所述的方法，其中该方法还包括定位设备表项，所述定位使用发出包括将被转换的地址的请求的适配器的请求者标识符或所述地址的一部分中的至少一个。
6.如权利要求4所述的方法，其中所述方法还包括确定所选择的地址转换表的格式，所述确定使用所述设备表项的格式字段。
7.如权利要求4所述的方法，其中所述地址范围被设备表项的基字段和界限字段中的至少一个定义以验证所述地址。
8.如权利要求7所述的方法，其中验证所述地址包括：
响应于确定所述第一部分位位于地址范围的对应位的范围内而允许执行，其中所述地址范围的对应位不全是‘0’；以及
响应于确定所述第一部分位不位于地址范围的对应位的范围而不允许执行，其中所述地址范围的对应位不全是‘0’。
9.如权利要求1所述的方法，其中所述适配器包括功能，该功能包括外围组件互连功能。
10.一种用于转换计算环境中的地址的计算机系统，所述计算机系统包括：
地址获取器，用于从适配器获得将被转换的地址，所述地址包括多个位，所述多个位包括第一部分位和第二部分位；
接收器，用于接收指示允许的地址范围的地址范围值；
验证器，用于使用至少第一部分位和接收的地址范围验证所述地址；以及
转换器，用于将所述地址转换为可在访问所述计算环境的存储器中使用的存储器地址，所述转换忽略所述第一部分位并使用所述第二部分位来从一个或多个地址转换表等级获取地址信息以执行所述转换。
11.如权利要求10所述的计算机系统，其中所述第一部分位包括所述地址的高阶位，且所述第二部分位包括所述地址的低阶位位，所述低阶位是基于包括所述存储器地址的被分配的地址空间的大小而确定的。
12.如权利要求10所述的计算机系统，其中地址转换表的等级数是基于包括所述存储器地址的分配的地址空间的大小、将在所述转换中使用的一个或多个地址转换表的大小以及由所述存储器地址访问的存储器单元的大小中的至少一个。
13.如权利要求10所述的计算机系统，其中所述转换包括选择将被用于转换所述地址的地址转换表，所述选择使用在所述转换中使用的设备表项中的指针。
14.如权利要求13所述的计算机系统，还包括配置为定位所述设备表项的模块，所述定位使用发出包括将被转换的地址的请求的适配器的请求者标识符或所述地址的一部分中的至少一个。
15.如权利要求13所述的计算机系统，还包括配置为确定选择的地址转换格式的格式的模块，所述确定使用设备表项的格式字段。
16.如权利要求13所述的计算机系统，其中所述地址范围由设备表项的基字段和界限字段中的至少一个定义以验证所述地址。
17.如权利要求16所述的计算机系统，其中验证所述地址包括：
响应于确定所述第一部分位位于地址范围的对应位的范围内而允许执行，其中所述地址范围的对应位不全是‘0’；以及
响应于确定所述第一部分位不位于地址范围的对应位的范围而不允许执行，其中所述地址范围的对应位不全是‘0’。
18.如权利要求10所述的计算机系统，其中所述适配器包括功能，所述功能包括外围组件互连功能。
CN201080066984.3A 2010-06-23 2010-11-08 输入/输出地址到存储器地址的转换 Active CN102906719B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/821,170 US8635430B2 (en) 2010-06-23 2010-06-23 Translation of input/output addresses to memory addresses
US12/821,170 2010-06-23
PCT/EP2010/067043 WO2011160722A1 (en) 2010-06-23 2010-11-08 Translation of input/output addresses to memory addresses

Publications (2)

Publication Number Publication Date
CN102906719A CN102906719A (zh) 2013-01-30
CN102906719B true CN102906719B (zh) 2015-07-08

Family

ID=43805638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080066984.3A Active CN102906719B (zh) 2010-06-23 2010-11-08 输入/输出地址到存储器地址的转换

Country Status (20)

Country Link
US (3) US8635430B2 (zh)
EP (1) EP2430555B1 (zh)
JP (1) JP5636097B2 (zh)
KR (1) KR101455544B1 (zh)
CN (1) CN102906719B (zh)
AU (1) AU2010355813B2 (zh)
BR (1) BR112012033815B1 (zh)
CA (1) CA2800636C (zh)
DK (1) DK2430555T3 (zh)
ES (1) ES2428822T3 (zh)
HK (1) HK1180793A1 (zh)
HR (1) HRP20130820T1 (zh)
MX (1) MX2012014859A (zh)
PL (1) PL2430555T3 (zh)
PT (1) PT2430555E (zh)
RU (1) RU2547705C2 (zh)
SG (1) SG186098A1 (zh)
SI (1) SI2430555T1 (zh)
WO (1) WO2011160722A1 (zh)
ZA (1) ZA201209649B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572635B2 (en) 2010-06-23 2013-10-29 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification
US8650335B2 (en) 2010-06-23 2014-02-11 International Business Machines Corporation Measurement facility for adapter functions
US8639858B2 (en) 2010-06-23 2014-01-28 International Business Machines Corporation Resizing address spaces concurrent to accessing the address spaces
US8626970B2 (en) 2010-06-23 2014-01-07 International Business Machines Corporation Controlling access by a configuration to an adapter function
US9195623B2 (en) 2010-06-23 2015-11-24 International Business Machines Corporation Multiple address spaces per adapter with address translation
US8549182B2 (en) 2010-06-23 2013-10-01 International Business Machines Corporation Store/store block instructions for communicating with adapters
US9213661B2 (en) 2010-06-23 2015-12-15 International Business Machines Corporation Enable/disable adapters of a computing environment
US8621112B2 (en) 2010-06-23 2013-12-31 International Business Machines Corporation Discovery by operating system of information relating to adapter functions accessible to the operating system
US8510599B2 (en) * 2010-06-23 2013-08-13 International Business Machines Corporation Managing processing associated with hardware events
US8635430B2 (en) 2010-06-23 2014-01-21 International Business Machines Corporation Translation of input/output addresses to memory addresses
US8650337B2 (en) 2010-06-23 2014-02-11 International Business Machines Corporation Runtime determination of translation formats for adapter functions
US8468284B2 (en) 2010-06-23 2013-06-18 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification to a guest operating system
US8566480B2 (en) 2010-06-23 2013-10-22 International Business Machines Corporation Load instruction for communicating with adapters
US8615645B2 (en) * 2010-06-23 2013-12-24 International Business Machines Corporation Controlling the selectively setting of operational parameters for an adapter
US9104327B2 (en) * 2011-05-17 2015-08-11 Sandisk Technologies Inc. Fast translation indicator to reduce secondary address table checks in a memory device
US20130132061A1 (en) * 2011-11-18 2013-05-23 Michael J. Rieschl Just-in-time static translation system for emulated computing environments
US9355146B2 (en) 2012-06-29 2016-05-31 International Business Machines Corporation Efficient partitioned joins in a database with column-major layout
US9740624B2 (en) 2012-10-08 2017-08-22 International Business Machines Corporation Selectable address translation mechanisms within a partition
US9348757B2 (en) 2012-10-08 2016-05-24 International Business Machines Corporation System supporting multiple partitions with differing translation formats
US9280488B2 (en) 2012-10-08 2016-03-08 International Business Machines Corporation Asymmetric co-existent address translation structure formats
US9355040B2 (en) 2012-10-08 2016-05-31 International Business Machines Corporation Adjunct component to provide full virtualization using paravirtualized hypervisors
US9355032B2 (en) 2012-10-08 2016-05-31 International Business Machines Corporation Supporting multiple types of guests by a hypervisor
US9600419B2 (en) 2012-10-08 2017-03-21 International Business Machines Corporation Selectable address translation mechanisms
US9647838B2 (en) * 2013-01-25 2017-05-09 Ralph John Hilla Restructuring the computer and its association with the internet
US8806098B1 (en) * 2013-03-15 2014-08-12 Avalanche Technology, Inc. Multi root shared peripheral component interconnect express (PCIe) end point
US9619387B2 (en) * 2014-02-21 2017-04-11 Arm Limited Invalidating stored address translations
US20150261701A1 (en) * 2014-03-14 2015-09-17 International Business Machines Corporation Device table in system memory
US9465768B2 (en) * 2014-03-14 2016-10-11 International Business Machines Corporation PCI function measurement block enhancements
US9824021B2 (en) 2014-03-31 2017-11-21 International Business Machines Corporation Address translation structures to provide separate translations for instruction fetches and data accesses
US9715449B2 (en) * 2014-03-31 2017-07-25 International Business Machines Corporation Hierarchical translation structures providing separate translations for instruction fetches and data accesses
US9734083B2 (en) 2014-03-31 2017-08-15 International Business Machines Corporation Separate memory address translations for instruction fetches and data accesses
WO2015195076A1 (en) 2014-06-16 2015-12-23 Hewlett-Packard Development Company, L.P. Cache coherency for direct memory access operations
US9952980B2 (en) 2015-05-18 2018-04-24 Red Hat Israel, Ltd. Deferring registration for DMA operations
US10055136B2 (en) 2015-07-29 2018-08-21 Red Hat Israel, Ltd. Maintaining guest input/output tables in swappable memory
CN105141429A (zh) * 2015-09-01 2015-12-09 武汉沃思财务外包服务有限公司 用户验证方法、装置和服务器
WO2017095911A1 (en) * 2015-12-01 2017-06-08 Huang Yiren Ronnie Method and apparatus for logically removing defective pages in non-volatile memory storage device
US10114743B2 (en) * 2016-04-06 2018-10-30 Sandisk Technologies Inc. Memory erase management
US10095620B2 (en) * 2016-06-29 2018-10-09 International Business Machines Corporation Computer system including synchronous input/output and hardware assisted purge of address translation cache entries of synchronous input/output transactions
JP2018041204A (ja) 2016-09-06 2018-03-15 東芝メモリ株式会社 メモリ装置及び情報処理システム
US10120813B2 (en) * 2017-03-08 2018-11-06 Arm Limited Address translation
JP2018206084A (ja) * 2017-06-05 2018-12-27 株式会社東芝 データベース管理システムおよびデータベース管理方法
US10387325B2 (en) 2017-11-28 2019-08-20 International Business Machines Corporation Dynamic address translation for a virtual machine
KR102651408B1 (ko) * 2018-02-20 2024-03-26 삼성전자주식회사 스토리지 디바이스 및 스토리지 디바이스의 동작 방법
US10997066B2 (en) 2018-02-20 2021-05-04 Samsung Electronics Co., Ltd. Storage devices that support cached physical address verification and methods of operating same
US11768967B2 (en) 2018-03-15 2023-09-26 Hewlett-Packard Development Company, L.P. Address verification for direct memory access requests
RU2714219C1 (ru) 2018-09-14 2020-02-13 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для планирования передачи операций ввода/вывода
RU2718215C2 (ru) 2018-09-14 2020-03-31 Общество С Ограниченной Ответственностью "Яндекс" Система обработки данных и способ обнаружения затора в системе обработки данных
RU2731321C2 (ru) 2018-09-14 2020-09-01 Общество С Ограниченной Ответственностью "Яндекс" Способ определения потенциальной неисправности запоминающего устройства
RU2721235C2 (ru) 2018-10-09 2020-05-18 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для маршрутизации и выполнения транзакций
RU2714602C1 (ru) 2018-10-09 2020-02-18 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для обработки данных
RU2711348C1 (ru) 2018-10-15 2020-01-16 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для обработки запросов в распределенной базе данных
US20220004856A1 (en) * 2018-11-06 2022-01-06 Genesys Logic, Inc. Multichip system and data processing method adapted to the same for implementing neural network application
RU2714373C1 (ru) * 2018-12-13 2020-02-14 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для планирования выполнения операций ввода/вывода
US11030144B2 (en) * 2018-12-14 2021-06-08 Texas Instruments Incorporated Peripheral component interconnect (PCI) backplane connectivity system on chip (SoC)
RU2749649C2 (ru) 2018-12-21 2021-06-16 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для планирования обработки операций ввода/вывода
RU2720951C1 (ru) 2018-12-29 2020-05-15 Общество С Ограниченной Ответственностью "Яндекс" Способ и распределенная компьютерная система для обработки данных
RU2746042C1 (ru) 2019-02-06 2021-04-06 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для передачи сообщения
US11204752B1 (en) * 2019-06-11 2021-12-21 American Megatrends International, Llc Intelligent migration of firmware configuration settings
US11860792B2 (en) * 2021-05-04 2024-01-02 Red Hat, Inc. Memory access handling for peripheral component interconnect devices
CN117056157B (zh) * 2023-10-11 2024-01-23 沐曦集成电路(上海)有限公司 一种寄存器层次化验证方法、存储介质和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658521B1 (en) * 2000-12-22 2003-12-02 International Business Machines Corporation Method and apparatus for address translation on PCI bus over infiniband network
CN101031893A (zh) * 2004-09-30 2007-09-05 英特尔公司 使用分层转换表对输入/输出设备的地址转换
CN101359315A (zh) * 2007-07-31 2009-02-04 英特尔公司 将输入/输出(i/o)虚拟化操作卸载至处理器

Family Cites Families (245)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976979A (en) 1974-01-02 1976-08-24 Honeywell Information Systems, Inc. Coupler for providing data transfer between host and remote data processing units
US4028668A (en) 1975-12-22 1977-06-07 Honeywell Information Systems, Inc. Apparatus for selectively addressing sections and locations in a device controller's memory
US4323963A (en) 1979-07-13 1982-04-06 Rca Corporation Hardware interpretive mode microprocessor
EP0090804A1 (en) 1981-10-13 1983-10-12 International Business Machines Corporation Method and apparatus for measurements of channel operation
JPS5981724A (ja) 1982-11-02 1984-05-11 Hitachi Electronics Eng Co Ltd Ｄｍａ制御装置アドレス空間の拡張方法
JPS6273347A (ja) * 1985-09-27 1987-04-04 Hitachi Ltd アドレス変換装置
JPS6279557A (ja) 1985-10-03 1987-04-11 Fujitsu Ltd 直接メモリアクセス方式
US5053952A (en) 1987-06-05 1991-10-01 Wisc Technologies, Inc. Stack-memory-based writable instruction set computer having a single data bus
JPH0250744A (ja) * 1988-08-12 1990-02-20 Nec Corp アドレス変換方式
JPH0282343A (ja) 1988-09-20 1990-03-22 Hitachi Ltd マルチプロセッサシステムの割込処理方式
US5282274A (en) 1990-05-24 1994-01-25 International Business Machines Corporation Translation of multiple virtual pages upon a TLB miss
US5170472A (en) 1991-03-28 1992-12-08 International Business Machines Corp. Dynamically changing a system i/o configuration definition
JPH0553973A (ja) 1991-08-28 1993-03-05 Matsushita Electric Ind Co Ltd 情報処理システム
US5465355A (en) 1991-09-04 1995-11-07 International Business Machines Corporation Establishing and restoring paths in a data processing I/O system
JP2664827B2 (ja) 1991-10-07 1997-10-22 日本電信電話株式会社 実時間情報転送制御方法
JPH05165715A (ja) 1991-12-12 1993-07-02 Nec Corp 情報処理装置
JPH0821015B2 (ja) 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5617554A (en) 1992-02-10 1997-04-01 Intel Corporation Physical address size selection and page size selection in an address translator
US5418956A (en) * 1992-02-26 1995-05-23 Microsoft Corporation Method and system for avoiding selector loads
US5600805A (en) 1992-06-15 1997-02-04 International Business Machines Corporation Pass-through for I/O channel subsystem call instructions for accessing shared resources in a computer system having a plurality of operating systems
US5265240A (en) 1992-07-24 1993-11-23 International Business Machines Corporation Channel measurement method and means
US5465332A (en) 1992-09-21 1995-11-07 International Business Machines Corporation Selectable 8/16 bit DMA channels for "ISA" bus
JP2500101B2 (ja) 1992-12-18 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 共用変数の値を更新する方法
WO1994027215A1 (en) 1993-05-07 1994-11-24 Apple Computer, Inc. Method for decoding guest instructions for a host computer
US5535352A (en) 1994-03-24 1996-07-09 Hewlett-Packard Company Access hints for input/output address translation mechanisms
US5551013A (en) 1994-06-03 1996-08-27 International Business Machines Corporation Multiprocessor for hardware emulation
GB2303951B (en) 1994-06-28 1999-04-28 Intel Corp PCI to ISA interrupt protocol converter and selection mechanism
US5748950A (en) 1994-09-20 1998-05-05 Intel Corporation Method and apparatus for providing an optimized compare-and-branch instruction
US5802590A (en) 1994-12-13 1998-09-01 Microsoft Corporation Method and system for providing secure access to computer resources
US5901312A (en) 1994-12-13 1999-05-04 Microsoft Corporation Providing application programs with unmediated access to a contested hardware resource
WO1996023260A1 (de) * 1995-01-27 1996-08-01 Gmd - Forschungszentrum Informationstechnik Gmbh Verfahren zum betreiben einer adressumsetzvorrichtung
JPH08263424A (ja) 1995-03-20 1996-10-11 Fujitsu Ltd コンピュータ装置
DE69601599T2 (de) 1995-06-07 1999-10-14 Ibm Videoverarbeitungseinheit mit Steuerung des Adressierungsmodus
US5790825A (en) 1995-11-08 1998-08-04 Apple Computer, Inc. Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions
US5960213A (en) 1995-12-18 1999-09-28 3D Labs Inc. Ltd Dynamically reconfigurable multi-function PCI adapter device
US5974440A (en) 1996-03-25 1999-10-26 Texas Instruments Incorporated Microprocessor with circuits, systems, and methods for interrupt handling during virtual task operation
US5819053A (en) 1996-06-05 1998-10-06 Compaq Computer Corporation Computer system bus performance monitoring
US5761448A (en) 1996-08-30 1998-06-02 Ncr Corporation Physical-to-logical bus mapping scheme for computer systems having multiple PCI bus configuration
US5838960A (en) 1996-09-26 1998-11-17 Bay Networks, Inc. Apparatus for performing an atomic add instructions
US5826084A (en) 1997-03-25 1998-10-20 Texas Instruments Incorporated Microprocessor with circuits, systems, and methods for selectively bypassing external interrupts past the monitor program during virtual program operation
US6349379B2 (en) 1997-04-30 2002-02-19 Canon Kabushiki Kaisha System for executing instructions having flag for indicating direct or indirect specification of a length of operand data
KR100263672B1 (ko) 1997-05-08 2000-09-01 김영환 가변적인 페이지 크기를 지원하는 어드레스 변환장치
US5914730A (en) 1997-09-09 1999-06-22 Compaq Computer Corp. System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
US6067595A (en) 1997-09-23 2000-05-23 Icore Technologies, Inc. Method and apparatus for enabling high-performance intelligent I/O subsystems using multi-port memories
US5864703A (en) 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US6078970A (en) 1997-10-15 2000-06-20 International Business Machines Corporation System for determining adapter interrupt status where interrupt is sent to host after operating status stored in register is shadowed to host memory
US6009261A (en) 1997-12-16 1999-12-28 International Business Machines Corporation Preprocessing of stored target routines for emulating incompatible instructions on a target processor
US6023736A (en) 1997-12-19 2000-02-08 International Business Machines Corporation System for dynamically configuring I/O device adapters where a function configuration register contains ready/not ready flags corresponding to each I/O device adapter
US6021458A (en) 1998-01-21 2000-02-01 Intel Corporation Method and apparatus for handling multiple level-triggered and edge-triggered interrupts
US6223299B1 (en) 1998-05-04 2001-04-24 International Business Machines Corporation Enhanced error handling for I/O load/store operations to a PCI device via bad parity or zero byte enables
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
US6615305B1 (en) 1998-08-27 2003-09-02 Intel Corporation Interrupt pacing in data transfer unit
US20020147969A1 (en) 1998-10-21 2002-10-10 Richard A. Lethin Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method
US6408347B1 (en) 1998-12-10 2002-06-18 Cisco Technology, Inc. Integrated multi-function adapters using standard interfaces through single a access point
US6519645B2 (en) 1999-02-19 2003-02-11 International Business Machine Corporation Method and apparatus for providing configuration information using a queued direct input-output device
US6349380B1 (en) 1999-03-12 2002-02-19 Intel Corporation Linear address extension and mapping to physical memory using 4 and 8 byte page table entries in a 32-bit microprocessor
US6557035B1 (en) 1999-03-30 2003-04-29 International Business Machines Corporation Rules-based method of and system for optimizing server hardware capacity and performance
US6330656B1 (en) 1999-03-31 2001-12-11 International Business Machines Corporation PCI slot control apparatus with dynamic configuration for partitioned systems
JP2000293476A (ja) 1999-04-09 2000-10-20 Nec Corp Ｐｃｉデバイスへのリソース割当方式及びその方法
US6578191B1 (en) 1999-05-17 2003-06-10 International Business Machines Corporation Method and apparatus for dynamic generation of adapters
US6330647B1 (en) 1999-08-31 2001-12-11 Micron Technology, Inc. Memory bandwidth allocation based on access count priority scheme
US6772097B1 (en) 1999-09-30 2004-08-03 Intel Corporation Retrieving I/O processor performance monitor data
US6493741B1 (en) 1999-10-01 2002-12-10 Compaq Information Technologies Group, L.P. Method and apparatus to quiesce a portion of a simultaneous multithreaded central processing unit
US6970992B2 (en) 1999-10-04 2005-11-29 Intel Corporation Apparatus to map virtual pages to disparate-sized, non-contiguous real pages and methods relating thereto
US6651126B1 (en) 1999-10-29 2003-11-18 Texas Instruments Incorporated Snapshot arbiter mechanism
US7509391B1 (en) 1999-11-23 2009-03-24 Texas Instruments Incorporated Unified memory management system for multi processor heterogeneous architecture
US6529978B1 (en) 2000-02-23 2003-03-04 International Business Machines Corporation Computer input/output (I/O) interface with dynamic I/O adaptor processor bindings
US6963940B1 (en) 2000-03-30 2005-11-08 International Business Machines Corporation Measuring utilization of individual components of channels
US6581130B1 (en) 2000-04-04 2003-06-17 Hewlett Packard Development Company, L.P. Dynamic remapping of address registers for address translation between multiple busses
US6629175B1 (en) 2000-04-14 2003-09-30 International Business Machines Corporation Efficient adapter context switching
US6772264B1 (en) 2000-05-22 2004-08-03 International Business Machines Corporation Enabling a docking station for ISA adapters
US6715011B1 (en) 2000-05-31 2004-03-30 International Business Machines Corporation PCI/PCI-X bus bridge with performance monitor
US6654818B1 (en) 2000-06-22 2003-11-25 International Business Machines Corporation DMA access authorization for 64-bit I/O adapters on PCI bus
US6611883B1 (en) 2000-11-16 2003-08-26 Sun Microsystems, Inc. Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system
US6704831B1 (en) 2000-11-16 2004-03-09 Sun Microsystems, Inc. Method and apparatus for converting address information between PCI bus protocol and a message-passing queue-oriented bus protocol
US6721839B1 (en) 2000-12-27 2004-04-13 International Business Machines Corporation Method of mapping multiple address spaces into single PCI bus
US6938138B2 (en) * 2001-01-11 2005-08-30 International Business Machines Corporation Method and apparatus for managing access to memory
TW499795B (en) 2001-03-19 2002-08-21 Realtek Semiconductor Corp PCI extended function interface and the PCI device using the same
US6792492B1 (en) 2001-04-11 2004-09-14 Novell, Inc. System and method of lowering overhead and latency needed to service operating system interrupts
US6820164B2 (en) 2001-04-17 2004-11-16 International Business Machines Corporation Peripheral component interconnect bus detection in logically partitioned computer system involving authorizing guest operating system to conduct configuration input-output operation with functions of pci devices
US20020161907A1 (en) 2001-04-25 2002-10-31 Avery Moon Adaptive multi-protocol communications system
US6968446B1 (en) 2001-08-09 2005-11-22 Advanced Micro Devices, Inc. Flags handling for system call instructions
US6842870B2 (en) 2001-09-20 2005-01-11 International Business Machines Corporation Method and apparatus for filtering error logs in a logically partitioned data processing system
US6801993B2 (en) 2001-09-28 2004-10-05 International Business Machines Corporation Table offset for shortening translation tables from their beginnings
US20040025166A1 (en) 2002-02-02 2004-02-05 International Business Machines Corporation Server computer and a method for accessing resources from virtual machines of a server computer via a fibre channel
US6901537B2 (en) 2002-02-27 2005-05-31 International Business Machines Corporation Method and apparatus for preventing the propagation of input/output errors in a logical partitioned data processing system
US6907510B2 (en) 2002-04-01 2005-06-14 Intel Corporation Mapping of interconnect configuration space
US7302692B2 (en) 2002-05-31 2007-11-27 International Business Machines Corporation Locally providing globally consistent information to communications layers
US7299266B2 (en) * 2002-09-05 2007-11-20 International Business Machines Corporation Memory management offload for RDMA enabled network adapters
US20040049603A1 (en) 2002-09-05 2004-03-11 International Business Machines Corporation iSCSI driver to adapter interface protocol
US7197585B2 (en) 2002-09-30 2007-03-27 International Business Machines Corporation Method and apparatus for managing the execution of a broadcast instruction on a guest processor
US7054972B2 (en) 2002-12-13 2006-05-30 Lsi Logic Corporation Apparatus and method for dynamically enabling and disabling interrupt coalescing in data processing system
KR100449807B1 (ko) 2002-12-20 2004-09-22 한국전자통신연구원 호스트 버스 인터페이스를 갖는 데이터 전송 프로토콜제어 시스템
US7065598B2 (en) 2002-12-20 2006-06-20 Intel Corporation Method, system, and article of manufacture for adjusting interrupt levels
US20040139305A1 (en) 2003-01-09 2004-07-15 International Business Machines Corporation Hardware-enabled instruction tracing
US20040139304A1 (en) 2003-01-09 2004-07-15 International Business Machines Corporation High speed virtual instruction execution mechanism
JP4256693B2 (ja) 2003-02-18 2009-04-22 株式会社日立製作所 計算機システム、ｉ／ｏデバイス及びｉ／ｏデバイスの仮想共有方法
JP2004248985A (ja) 2003-02-21 2004-09-09 Air Water Inc 注射器およびそれに用いるパッキン
US7073002B2 (en) 2003-03-13 2006-07-04 International Business Machines Corporation Apparatus and method for controlling resource transfers using locks in a logically partitioned computer system
US7107382B2 (en) 2003-04-03 2006-09-12 Emulex Design & Manufacturing Corporation Virtual peripheral component interconnect multiple-function device
US7010633B2 (en) 2003-04-10 2006-03-07 International Business Machines Corporation Apparatus, system and method for controlling access to facilities based on usage classes
US7139940B2 (en) 2003-04-10 2006-11-21 International Business Machines Corporation Method and apparatus for reporting global errors on heterogeneous partitioned systems
US7281075B2 (en) 2003-04-24 2007-10-09 International Business Machines Corporation Virtualization of a global interrupt queue
US7139892B2 (en) * 2003-05-02 2006-11-21 Microsoft Corporation Implementation of memory access control using optimizations
US7177961B2 (en) 2003-05-12 2007-02-13 International Business Machines Corporation Managing access, by operating system images of a computing environment, of input/output resources of the computing environment
US7174550B2 (en) 2003-05-12 2007-02-06 International Business Machines Corporation Sharing communications adapters across a plurality of input/output subsystem images
US6996638B2 (en) 2003-05-12 2006-02-07 International Business Machines Corporation Method, system and program products for enhancing input/output processing for operating system images of a computing environment
US7127599B2 (en) 2003-05-12 2006-10-24 International Business Machines Corporation Managing configurations of input/output system images of an input/output subsystem, wherein a configuration is modified without restarting the input/output subsystem to effect a modification
US7130938B2 (en) 2003-05-12 2006-10-31 International Business Machines Corporation Method, system and program products for identifying communications adapters of a computing environment
US7000036B2 (en) 2003-05-12 2006-02-14 International Business Machines Corporation Extended input/output measurement facilities
US7130949B2 (en) 2003-05-12 2006-10-31 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments
US7290070B2 (en) 2003-05-12 2007-10-30 International Business Machines Corporation Multiple logical input/output subsystem facility
US7134052B2 (en) 2003-05-15 2006-11-07 International Business Machines Corporation Autonomic recovery from hardware errors in an input/output fabric
US6931460B2 (en) 2003-05-19 2005-08-16 Emulex Design & Manufacturing Corporation Dynamically self-adjusting polling mechanism
US7420931B2 (en) 2003-06-05 2008-09-02 Nvidia Corporation Using TCP/IP offload to accelerate packet filtering
US8417852B2 (en) 2003-06-05 2013-04-09 Nvidia Corporation Uploading TCP frame data to user buffers and buffers in system memory
EP1489491A1 (en) 2003-06-19 2004-12-22 Texas Instruments Incorporated Dynamically changing the semantic of an instruction
US7013358B2 (en) 2003-08-09 2006-03-14 Texas Instruments Incorporated System for signaling serialized interrupts using message signaled interrupts
US7979548B2 (en) 2003-09-30 2011-07-12 International Business Machines Corporation Hardware enforcement of logical partitioning of a channel adapter's resources in a system area network
JP2005122640A (ja) 2003-10-20 2005-05-12 Hitachi Ltd サーバシステム及びｉ／ｏスロット共有方法。
US7146482B2 (en) 2003-11-25 2006-12-05 International Business Machines Corporation Memory mapped input/output emulation
US7552436B2 (en) 2003-11-25 2009-06-23 International Business Machines Memory mapped input/output virtualization
US7277968B2 (en) 2004-01-23 2007-10-02 International Business Machines Corporation Managing sets of input/output communications subadapters of an input/output subsystem
US7107384B1 (en) 2004-03-01 2006-09-12 Pericom Semiconductor Corp. Dynamic PCI-bus pre-fetch with separate counters for commands of commands of different data-transfer lengths
JP2005309553A (ja) 2004-04-19 2005-11-04 Hitachi Ltd 計算機
US7530071B2 (en) 2004-04-22 2009-05-05 International Business Machines Corporation Facilitating access to input/output resources via an I/O partition shared by multiple consumer partitions
US7209994B1 (en) 2004-05-11 2007-04-24 Advanced Micro Devices, Inc. Processor that maintains virtual interrupt state and injects virtual interrupts into virtual machine guests
US7941799B2 (en) 2004-05-27 2011-05-10 International Business Machines Corporation Interpreting I/O operation requests from pageable guests without host intervention
US20050289271A1 (en) 2004-06-29 2005-12-29 Martinez Alberto J Circuitry to selectively produce MSI signals
US20060005083A1 (en) 2004-06-30 2006-01-05 International Business Machines Corporation Performance count tracing
US7418572B2 (en) 2004-08-18 2008-08-26 International Business Machines Corporation Pretranslating input/output buffers in environments with multiple page sizes
JP4788124B2 (ja) 2004-09-16 2011-10-05 株式会社日立製作所 データ処理システム
TWI252397B (en) 2004-09-17 2006-04-01 Ind Tech Res Inst Method and apparatus of built-in self-diagnosis and repair in a memory with syndrome identification
US7334107B2 (en) 2004-09-30 2008-02-19 Intel Corporation Caching support for direct memory access address translation
US7340582B2 (en) 2004-09-30 2008-03-04 Intel Corporation Fault processing for direct memory access address translation
US7373446B2 (en) 2004-11-05 2008-05-13 Microsoft Corporation Method and system for dynamically patching an operating system's interrupt mechanism
US7296120B2 (en) 2004-11-18 2007-11-13 International Business Machines Corporation Mechanism that provides efficient multi-word load atomicity
US7188346B2 (en) 2004-11-29 2007-03-06 International Business Machines Corporation Method, system and program product for correlating data between operating environments
US7284112B2 (en) 2005-01-14 2007-10-16 International Business Machines Corporation Multiple page size address translation incorporating page size prediction
US7886086B2 (en) 2005-02-03 2011-02-08 International Business Machines Corporation Method and apparatus for restricting input/output device peer-to-peer operations in a data processing system to improve reliability, availability, and serviceability
US7562366B2 (en) 2005-02-03 2009-07-14 Solarflare Communications, Inc. Transmit completion event batching
US20060195617A1 (en) 2005-02-25 2006-08-31 International Business Machines Corporation Method and system for native virtualization on a partially trusted adapter using adapter bus, device and function number for identification
US7493425B2 (en) 2005-02-25 2009-02-17 International Business Machines Corporation Method, system and program product for differentiating between virtual hosts on bus transactions and associating allowable memory access for an input/output adapter that supports virtualization
US7260664B2 (en) 2005-02-25 2007-08-21 International Business Machines Corporation Interrupt mechanism on an IO adapter that supports virtualization
US7464191B2 (en) 2005-02-25 2008-12-09 International Business Machines Corporation System and method for host initialization for an adapter that supports virtualization
US7475166B2 (en) 2005-02-28 2009-01-06 International Business Machines Corporation Method and system for fully trusted adapter validation of addresses referenced in a virtual host transfer request
US7567567B2 (en) 2005-04-05 2009-07-28 Sun Microsystems, Inc. Network system including packet classification for partitioned resources
US7200704B2 (en) 2005-04-07 2007-04-03 International Business Machines Corporation Virtualization of an I/O adapter port using enablement and activation functions
US7260663B2 (en) 2005-04-07 2007-08-21 International Business Machines Corporation System and method for presenting interrupts
US7478178B2 (en) 2005-04-22 2009-01-13 Sun Microsystems, Inc. Virtualization for device sharing
US7502872B2 (en) * 2005-05-23 2009-03-10 International Bsuiness Machines Corporation Method for out of user space block mode I/O directly between an application instance and an I/O adapter
US7225287B2 (en) 2005-06-01 2007-05-29 Microsoft Corporation Scalable DMA remapping on a computer bus
US20060288130A1 (en) 2005-06-21 2006-12-21 Rajesh Madukkarumukumana Address window support for direct memory access translation
US7631097B2 (en) 2005-07-21 2009-12-08 National Instruments Corporation Method and apparatus for optimizing the responsiveness and throughput of a system performing packetized data transfers using a transfer count mark
US8028154B2 (en) 2005-07-29 2011-09-27 Broadcom Corporation Method and system for reducing instruction storage space for a processor integrated in a network adapter chip
US7657662B2 (en) 2005-08-31 2010-02-02 International Business Machines Corporation Processing user space operations directly between an application instance and an I/O adapter
US7546487B2 (en) 2005-09-15 2009-06-09 Intel Corporation OS and firmware coordinated error handling using transparent firmware intercept and firmware services
US20070073955A1 (en) 2005-09-29 2007-03-29 Joseph Murray Multi-function PCI device
JP5100996B2 (ja) 2005-10-13 2012-12-19 ヤマシンフィルタ株式会社 濾過装置
US7882489B2 (en) 2005-11-22 2011-02-01 International Business Machines Corporation Integrated code generation for adapter-specific property template
US7475183B2 (en) 2005-12-12 2009-01-06 Microsoft Corporation Large page optimizations in a virtual machine environment
US20070136554A1 (en) 2005-12-12 2007-06-14 Giora Biran Memory operations in a virtualized system
US7398343B1 (en) 2006-01-03 2008-07-08 Emc Corporation Interrupt processing system
US7548999B2 (en) 2006-01-17 2009-06-16 Advanced Micro Devices, Inc. Chained hybrid input/output memory management unit
US7653803B2 (en) 2006-01-17 2010-01-26 Globalfoundries Inc. Address translation for input/output (I/O) devices and interrupt remapping for I/O devices in an I/O memory management unit (IOMMU)
US7673116B2 (en) 2006-01-17 2010-03-02 Advanced Micro Devices, Inc. Input/output memory management unit that implements memory attributes based on translation data
US7849232B2 (en) 2006-02-17 2010-12-07 Intel-Ne, Inc. Method and apparatus for using a single multi-function adapter with different operating systems
US7739422B2 (en) 2006-03-21 2010-06-15 International Business Machines Corporation Method to improve system DMA mapping while substantially reducing memory fragmentation
US7412589B2 (en) 2006-03-31 2008-08-12 International Business Machines Corporation Method to detect a stalled instruction stream and serialize micro-operation execution
US8621120B2 (en) 2006-04-17 2013-12-31 International Business Machines Corporation Stalling of DMA operations in order to do memory migration using a migration in progress bit in the translation control entry mechanism
US7613847B2 (en) 2006-05-16 2009-11-03 Hewlett-Packard Development Company, L.P. Partially virtualizing an I/O device for use by virtual machines
US7954099B2 (en) 2006-05-17 2011-05-31 International Business Machines Corporation Demultiplexing grouped events into virtual event queues while in two levels of virtualization
JP4961833B2 (ja) 2006-05-19 2012-06-27 日本電気株式会社 クラスタシステム、負荷分散方法、最適化クライアントプログラム、及び調停サーバプログラム
TW200801952A (en) 2006-06-02 2008-01-01 Via Tech Inc Method for setting up a peripheral component interconnect express (PCIE)
US7571307B2 (en) 2006-07-26 2009-08-04 International Business Machines Corporation Capacity upgrade on-demand for I/O adapters
US7546398B2 (en) 2006-08-01 2009-06-09 International Business Machines Corporation System and method for distributing virtual input/output operations across multiple logical partitions
US7496707B2 (en) 2006-08-22 2009-02-24 International Business Machines Corporation Dynamically scalable queues for performance driven PCI express memory traffic
US8725914B2 (en) 2006-08-28 2014-05-13 International Business Machines Corporation Message signaled interrupt management for a computer input/output fabric incorporating platform independent interrupt manager
US7627723B1 (en) 2006-09-21 2009-12-01 Nvidia Corporation Atomic memory operators in a parallel processor
US20080126652A1 (en) 2006-09-27 2008-05-29 Intel Corporation Managing Interrupts in a Partitioned Platform
US7552298B2 (en) 2006-09-28 2009-06-23 Broadcom Corporation Method and system for deferred pinning of host memory for stateful network interfaces
US9135951B2 (en) 2006-10-10 2015-09-15 Qualcomm Incorporated System and method for dynamic audio buffer management
US20080091868A1 (en) 2006-10-17 2008-04-17 Shay Mizrachi Method and System for Delayed Completion Coalescing
US7587575B2 (en) 2006-10-17 2009-09-08 International Business Machines Corporation Communicating with a memory registration enabled adapter using cached address translations
US20080098197A1 (en) 2006-10-20 2008-04-24 International Business Machines Corporation Method and System For Address Translation With Memory Windows
JP2008123298A (ja) 2006-11-13 2008-05-29 Canon Inc 情報処理方法及びシステム
US7849287B2 (en) 2006-11-13 2010-12-07 Advanced Micro Devices, Inc. Efficiently controlling special memory mapped system accesses
US7624235B2 (en) 2006-11-30 2009-11-24 Apple Inc. Cache used both as cache and staging buffer
US7529860B2 (en) 2006-12-19 2009-05-05 International Business Machines Corporation System and method for configuring an endpoint based on specified valid combinations of functions
US7984454B2 (en) 2006-12-19 2011-07-19 International Business Machines Corporation Migration of single root stateless virtual functions
US20080168208A1 (en) 2007-01-09 2008-07-10 International Business Machines Corporation I/O Adapter LPAR Isolation In A Hypertransport Environment With Assigned Memory Space Indexing a TVT Via Unit IDs
US7617340B2 (en) 2007-01-09 2009-11-10 International Business Machines Corporation I/O adapter LPAR isolation with assigned memory space
JP5119686B2 (ja) 2007-03-06 2013-01-16 日本電気株式会社 情報処理装置および設定方法
EP2075696A3 (en) 2007-05-10 2010-01-27 Texas Instruments Incorporated Interrupt- related circuits, systems and processes
JP5018252B2 (ja) 2007-06-06 2012-09-05 株式会社日立製作所 デバイス割り当て変更方法
US7617345B2 (en) 2007-07-02 2009-11-10 International Business Machines Corporation Prioritization of interrupts in a storage controller based on interrupt control directives received from hosts
US20090024823A1 (en) 2007-07-20 2009-01-22 Wenjeng Ko Overlayed separate dma mapping of adapters
US8127296B2 (en) 2007-09-06 2012-02-28 Dell Products L.P. Virtual machine migration between processors having VM migration registers controlled by firmware to modify the reporting of common processor feature sets to support the migration
US8762999B2 (en) 2007-09-27 2014-06-24 Oracle America, Inc. Guest-initiated resource allocation request based on comparison of host hardware information and projected workload requirement
US8141094B2 (en) 2007-12-03 2012-03-20 International Business Machines Corporation Distribution of resources for I/O virtualized (IOV) adapters and management of the adapters through an IOV management partition via user selection of compatible virtual functions
US7689734B2 (en) 2007-12-18 2010-03-30 International Business Machines Corporation Method for toggling non-adjacent channel identifiers during DMA double buffering operations
US7913030B2 (en) 2007-12-28 2011-03-22 Sandisk Il Ltd. Storage device with transaction logging capability
US8677098B2 (en) * 2008-01-11 2014-03-18 International Business Machines Corporation Dynamic address translation with fetch protection
US8151083B2 (en) 2008-01-11 2012-04-03 International Business Machines Corporation Dynamic address translation with frame management
US8037221B2 (en) 2008-01-16 2011-10-11 International Business Machines Corporation Dynamic allocation of DMA buffers in input/output adaptors
US7996628B2 (en) 2008-02-14 2011-08-09 International Business Machines Corporation Cross adapter shared address translation tables
US8332846B2 (en) 2008-02-28 2012-12-11 Sony Mobile Communications Ab Selective exposure to USB device functionality for a virtual machine by filtering descriptors
JP2009249108A (ja) 2008-04-04 2009-10-29 Mitsubishi Electric Building Techno Service Co Ltd エレベーター押ボタン一体型位置表示器
US20090276774A1 (en) 2008-05-01 2009-11-05 Junji Kinoshita Access control for virtual machines in an information system
US7743189B2 (en) 2008-05-05 2010-06-22 International Business Machines Corporation PCI function south-side data management
US8032680B2 (en) 2008-06-27 2011-10-04 Microsoft Corporation Lazy handling of end of interrupt messages in a virtualized environment
US8359408B2 (en) 2008-06-30 2013-01-22 Intel Corporation Enabling functional dependency in a multi-function device
CN101634975B (zh) 2009-08-20 2011-09-14 广东威创视讯科技股份有限公司 一种实现dma数据传输的方法及装置
JP5266590B2 (ja) 2009-09-18 2013-08-21 株式会社日立製作所 計算機システムの管理方法、計算機システム及びプログラム
US8850166B2 (en) 2010-02-18 2014-09-30 International Business Machines Corporation Load pair disjoint facility and instruction therefore
US20110314263A1 (en) 2010-06-22 2011-12-22 International Business Machines Corporation Instructions for performing an operation on two operands and subsequently storing an original value of operand
US8914619B2 (en) 2010-06-22 2014-12-16 International Business Machines Corporation High-word facility for extending the number of general purpose registers available to instructions
US8683108B2 (en) 2010-06-23 2014-03-25 International Business Machines Corporation Connected input/output hub management
US8549182B2 (en) 2010-06-23 2013-10-01 International Business Machines Corporation Store/store block instructions for communicating with adapters
US9195623B2 (en) 2010-06-23 2015-11-24 International Business Machines Corporation Multiple address spaces per adapter with address translation
US8566480B2 (en) 2010-06-23 2013-10-22 International Business Machines Corporation Load instruction for communicating with adapters
US8650335B2 (en) 2010-06-23 2014-02-11 International Business Machines Corporation Measurement facility for adapter functions
US8504754B2 (en) 2010-06-23 2013-08-06 International Business Machines Corporation Identification of types of sources of adapter interruptions
US8626970B2 (en) 2010-06-23 2014-01-07 International Business Machines Corporation Controlling access by a configuration to an adapter function
US8468284B2 (en) 2010-06-23 2013-06-18 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification to a guest operating system
US8650337B2 (en) 2010-06-23 2014-02-11 International Business Machines Corporation Runtime determination of translation formats for adapter functions
US8417911B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Associating input/output device requests with memory associated with a logical partition
US8615645B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Controlling the selectively setting of operational parameters for an adapter
US8656228B2 (en) 2010-06-23 2014-02-18 International Business Machines Corporation Memory error isolation and recovery in a multiprocessor computer system
US8918573B2 (en) 2010-06-23 2014-12-23 International Business Machines Corporation Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
US8505032B2 (en) 2010-06-23 2013-08-06 International Business Machines Corporation Operating system notification of actions to be taken responsive to adapter events
US8745292B2 (en) 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture
US8510599B2 (en) 2010-06-23 2013-08-13 International Business Machines Corporation Managing processing associated with hardware events
US8615622B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Non-standard I/O adapters in a standardized I/O architecture
US8677180B2 (en) 2010-06-23 2014-03-18 International Business Machines Corporation Switch failover control in a multiprocessor computer system
US8478922B2 (en) 2010-06-23 2013-07-02 International Business Machines Corporation Controlling a rate at which adapter interruption requests are processed
US8635430B2 (en) 2010-06-23 2014-01-21 International Business Machines Corporation Translation of input/output addresses to memory addresses
US8645767B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Scalable I/O adapter function level error detection, isolation, and reporting
US8572635B2 (en) 2010-06-23 2013-10-29 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification
US9342352B2 (en) 2010-06-23 2016-05-17 International Business Machines Corporation Guest access to address spaces of adapter
US8621112B2 (en) 2010-06-23 2013-12-31 International Business Machines Corporation Discovery by operating system of information relating to adapter functions accessible to the operating system
US9213661B2 (en) 2010-06-23 2015-12-15 International Business Machines Corporation Enable/disable adapters of a computing environment
US8639858B2 (en) 2010-06-23 2014-01-28 International Business Machines Corporation Resizing address spaces concurrent to accessing the address spaces
US8645606B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Upbound input/output expansion request and response processing in a PCIe architecture
US9851969B2 (en) 2010-06-24 2017-12-26 International Business Machines Corporation Function virtualization facility for function query of a processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658521B1 (en) * 2000-12-22 2003-12-02 International Business Machines Corporation Method and apparatus for address translation on PCI bus over infiniband network
CN101031893A (zh) * 2004-09-30 2007-09-05 英特尔公司 使用分层转换表对输入/输出设备的地址转换
CN101359315A (zh) * 2007-07-31 2009-02-04 英特尔公司 将输入/输出(i/o)虚拟化操作卸载至处理器

Also Published As

Publication number Publication date
JP5636097B2 (ja) 2014-12-03
US8635430B2 (en) 2014-01-21
US20110320758A1 (en) 2011-12-29
EP2430555B1 (en) 2013-08-28
WO2011160722A1 (en) 2011-12-29
PL2430555T3 (pl) 2013-11-29
HRP20130820T1 (en) 2013-10-11
JP2013537658A (ja) 2013-10-03
CA2800636C (en) 2018-03-13
BR112012033815A2 (pt) 2018-04-17
US9626298B2 (en) 2017-04-18
KR20130048762A (ko) 2013-05-10
US8631222B2 (en) 2014-01-14
CN102906719A (zh) 2013-01-30
KR101455544B1 (ko) 2014-10-27
SI2430555T1 (sl) 2013-10-30
RU2012147515A (ru) 2014-05-20
EP2430555A1 (en) 2012-03-21
DK2430555T3 (da) 2013-09-30
HK1180793A1 (zh) 2013-10-25
US20130067194A1 (en) 2013-03-14
CA2800636A1 (en) 2011-12-29
MX2012014859A (es) 2013-02-01
RU2547705C2 (ru) 2015-04-10
PT2430555E (pt) 2013-10-03
BR112012033815B1 (pt) 2020-11-03
AU2010355813A1 (en) 2012-12-20
ZA201209649B (en) 2014-05-28
US20140129796A1 (en) 2014-05-08
ES2428822T3 (es) 2013-11-11
AU2010355813B2 (en) 2014-05-22
SG186098A1 (en) 2013-01-30

Similar Documents

Publication Publication Date Title
CN102906719B (zh) 输入/输出地址到存储器地址的转换
CN102906721B (zh) 与访问地址空间并行地对地址空间调整大小
CN102947808B (zh) 一种有利于存储器访问的系统及方法
CN102906692B (zh) 修改适配器功能参数的指令的方法和系统
CN102906722B (zh) 将消息信号中断转换为i/o适配器事件通知
CN102906716B (zh) 促进计算环境的系统存储器的管理的方法
CN102906701B (zh) 在计算环境中控制对适配器的访问的方法和系统
CN102906704B (zh) 控制处理适配器中断请求的速率
CN102906705B (zh) 将消息信号中断转换为对客户操作系统的i/o适配器事件通知
CN102906702B (zh) 对适配器的地址空间的访客端访问
CN102918516B (zh) 适配器中断源的类型的标识
CN102906694B (zh) 用于与适配器进行通信的加载指令的方法和系统
CN102906711B (zh) 用于适配器功能的测量工具
CN102906720B (zh) 启用/禁用计算环境的适配器
CN102906707B (zh) 管理与硬件事件关联的处理
CN102906693B (zh) 用于执行用于将数据存储在适配器中的存储指令的方法及系统
KR20170043635A (ko) 독립적인 사용자 및 관리자 도메인을 갖는 메모리 보호 키 아키텍처

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1180793

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1180793

Country of ref document: HK